조합논리회로 설계 및 검증

VHDL_1 마지막 페이지(1.4 Problems)의 5문제 구현

1. 설계 목적과 제출 구성

VHDL로 조합논리회로를 작성하고, Logisim 회로와 같은 이진 입력 결과가 나오는지 검증한다.
모든 회로는 클록이 없는 조합회로다. 출력은 현재 입력에만 의존하며 래치를 사용하지 않는다.
제출물은 src/의 VHDL 6개, logisim/assignment2.circ, 본 보고서와 검증 자료로 구성한다.

문제	요구 동작	VHDL 모듈
1	4입력 AND / OR	and_or4
2	8-to-1 선택기	mux8
3	a,b,c,d,f,g 표시	letters7seg
4	25인 과반수 투표	voting25
5	13비트 1의 개수 + 표시/소등	popcount13_display
보조	0~F 표시 패턴 검증	hex7seg

2. 공통 인터페이스와 설계 선택

7세그먼트 출력 seg(7 downto 0)의 순서는 a,b,c,d,e,f,g,dp다.
각 비트가 1이면 해당 세그먼트가 켜지는 active-high 방식이며 dp는 항상 0이다.
문제 3의 문자 모양은 7세그먼트에서 읽기 쉬운 A,b,C,d,F,G로 정했다.
문제 5의 en=0은 입력에 관계없이 전체 소등, en=1은 1의 개수를 표시한다.
13비트 입력의 1 개수는 0~13이다. 따라서 E(14), F(15)는 실제 입력으로 만들 수 없다.
별도 hex7seg 디코더에서 0~F 전체 표를 검증하여 요구된 확장 표시값도 확인했다.

3. 검증 요약

Questa: 총 27,263개 테스트 통과, 컴파일 및 시뮬레이션 Errors 0 / Warnings 0.
Logisim: 총 27,247개 테스트 통과. 두 구현이 동일한 이진 입력 참조 결과를 만족했다.
25인 투표기는 전체 2^25 조합 대신 모든 찬성 수, 회전 패턴과 난수 입력을 검사했다.

문제 1 | 4입력 AND · OR

입력 a,b,c,d / 출력 out1,out2

1. 논리식과 VHDL 구현

```
out1 <= a and b and c and d;
out2 <= a or b or c or d;
```

AND는 네 입력이 모두 1일 때만 1이다. OR는 한 입력이라도 1이면 1이다.
두 식을 동시 할당문으로 기술하여 두 출력이 독립적으로 계산되도록 했다.

2. 진리표와 관측 결과

입력 조건	AND 예상 / 관측	OR 예상 / 관측
0000	0 / 0	0 / 0
0001~1110 (14개)	0 / 0	1 / 1
1111	1 / 1	1 / 1




그림 1. Logisim의 4입력 AND / OR 회로. 입력은 Poke 도구로 변경한다.

3. 검증

가능한 입력 16개를 모두 검사했다. 두 출력은 모든 조합에서 기대값과 일치했다.

Questa: PASS Q1 / Logisim: Passed 16, Failed 0.

문제 2 | 8-to-1 Multiplexer

입력 d(7 downto 0), s(2 downto 0) / 출력 y

1. 선택 규칙

선택 신호 s를 0~7로 해석하고 y=d(s)를 출력한다. 000은 d(0), 111은 d(7)이다.

선택값을 명시한 with-select 문으로 모든 이진 경우를 정의했다.

선택 비트에 X 또는 Z 등이 포함되면 y는 X로 표시하여 잘못된 선택을 드러낸다.

```
with s select y <=
  d(0) when "000", d(1) when "001",
  d(2) when "010", d(3) when "011",
  d(4) when "100", d(5) when "101",
  d(6) when "110", d(7) when "111",
  'X' when others;
```

2. 선택표

s	y	s	y
000	d(0)	100	d(4)
001	d(1)	101	d(5)
010	d(2)	110	d(6)
011	d(3)	111	d(7)

3. Logisim 구성과 검증

8비트 입력 버스를 Splitter로 나누어 8입력 Multiplexer에 연결했다.

3비트 선택 입력은 Multiplexer의 select 핀에 연결한다. 별도 enable 핀은 사용하지 않는다.

모든 256개 데이터 패턴과 8개 선택값을 조합한 2,048개 경우를 검사했다.

예: d=10000001이면 s=000과 111에서 y=1, 나머지 선택에서는 y=0이다.

Questa: PASS Q2 / Logisim: Passed 2048, Failed 0.

전체 배선은 제출 프로젝트의 Q2_MUX8 회로에서 확인할 수 있다.

문제 3 | 문자 표시

입력 sel(2 downto 0) / 출력 seg(7 downto 0)

1. 문자 선택과 출력 패턴

별도 입력 방식이 지정되지 않아 3비트 선택기로 문자를 고르도록 설계했다.
7세그먼트 글꼴의 한계 때문에 a,b,c,d,f,g를 각각 A,b,C,d,F,G 형태로 표현한다.

sel	문자	seg = abcdefg dp	켜지는 세그먼트
000	A	11101110	a,b,c,e,f,g
001	b	00111110	c,d,e,f,g
010	C	10011100	a,d,e,f
011	d	01111010	b,c,d,e,g
100	F	10001110	a,e,f,g
101	G	10111110	a,c,d,e,f,g
110 / 111	소등	00000000	없음




그림 2. sel=000에서 A를 표시한 실제 Logisim 실행 화면.

2. 구현 및 검증

VHDL은 with-select 룩업, Logisim은 ROM 룩업과 Splitter로 같은 패턴을 출력한다.
8개 선택값을 모두 검사했다. 미사용 코드 110과 111도 소등되는 것을 확인했다.
Questa: PASS Q3 / Logisim: Passed 8, Failed 0.

문제 4 | 25인 투표기

입력 vt(24 downto 0) / 출력 result

1. 과반수 판정

각 비트의 1은 찬성, 0은 반대다. 25명 중 과반수는 13명 이상이다.
입력 벡터를 순회하며 찬성 수를 계산한 뒤 count >= 13이면 result=1을 출력한다.
count는 process 실행마다 0으로 초기화한다. 이전 입력의 찬성 수가 누적되지 않는다.

```
count := 0;
for i in vt'range loop
  if vt(i) = '1' then count := count + 1; end if;
end loop;
-- result = 1 if count >= 13; otherwise 0
```

찬성 수	예상 result	검증 결과
0~12	0	모든 찬성 수 검사 통과
13~25	1	모든 찬성 수 검사 통과




그림 3. BitAdder로 찬성 수를 세고 unsigned 비교기로 count > 12를 판정한다.

2. 경계값 및 표본 검증

0~25의 모든 찬성 수에 대해 연속된 1의 위치를 순환시켰다. 12/13 경계도 포함한다.

seed=20261027의 8,192개 난수를 추가하고 중복을 제거한 총 8,791개 벡터를 검사했다.

Questa: PASS Q4 / Logisim: Passed 8791, Failed 0. 전체 2^25 검사는 수행하지 않았다.

문제 5 | 1의 개수와 표시 제어

입력 vt(12 downto 0), en / 출력 seg(7 downto 0)

1. 개수 계산과 enable

13비트에서 1인 비트의 수를 세고 7세그먼트로 표시한다. en=0이면 전체 소등한다.

en=1일 때 개수 0~9는 숫자, 10~13은 A,b,C,d로 표시한다.

정상 이진 입력의 모든 경로에서 출력을 할당하여 조합회로로 동작하게 했다.

개수	표시	개수	표시
0~9	0~9	10	A
11	b	12	C
13	d	14 / 15	E / F (도달 불가)

2. 실제 실행




그림 4. vt=0, en=1에서 숫자 0을 표시한다. en=0이면 모든 획이 꺼진다.

3. 입력 한계와 검증

13비트의 최대 1 개수는 13이므로 실제 표시 범위는 0~D다.

hex7seg.vhd에는 0~F 전체 표를 별도로 정의하고 E와 F도 디코더 단위로 검사했다.

8,192개 입력과 enable 2개를 모두 조합한 16,384개 경우가 통과했다.

Questa: PASS Q5 / Logisim: Passed 16384, Failed 0. 보조 HEX: 16개 통과.

검증 결과 및 재실행

전체 검증 범위 / 파일 구조 / 실행 방법

1. 검증 결과

대상	Questa 통과	Logisim 통과	범위
Q1	16	16	전체
Q2	2,048	2,048	전체
Q3	8	8	전체
Q4	8,791	8,791	경계/패턴/난수
Q5	16,384	16,384	전체
HEX	16	별도 대상 아님	전체 0~F
합계	27,263	27,247	실패 0

Questa 로그에는 ALL TESTS PASSED와 Errors: 0, Warnings: 0이 기록되어 있다.

Logisim의 테스트 벡터는 각 출력 핀의 실제 계산값을 기대값과 비교한다.

검증은 안정된 이진 입력 기준이다. FPGA 보드 합성·배치·실물 측정은 수행하지 않았다.

2. 실행 방법

Questa: 제출 폴더에서 다음 명령을 실행한다.

```
vsim -c -do tests/simulate.do -l results/questa_results.log
```

Logisim: logisim/assignment2.circ를 열고 Q1~Q5 회로를 더블클릭한다.

Poke(손) 도구로 입력을 변경한다. CLI --test-vector 기능으로 tests/의

해당 문제 벡터를 실행할 수 있다. 자세한 명령은 README.md에 정리했다.

VHDL_ 접두사의 5개 회로는 제출 VHDL 엔티티를 직접 연결한 추가 실행 회로다.

직접 VHDL 실행 시 Questa 경로를 설정하고 Simulate > VHDL Simulation Enabled를 켠다.

자동 검증한 Q1~Q5의 기본 회로는 Questa 연동 없이 Logisim 자체에서 실행된다.

3. 출처와 결론

과제 요구사항: 한양대학교 디지털논리회로설계 VHDL_1, 22쪽 (1.4 Problems).

강의 예제: github.com/lizhuoh9/VHDL_code (입출력 표기와 표시 순서 참고).

이번 구현은 문제 요구에 맞춰 작성했으며 출력 패턴과 경계값을 별도 검증했다.

요구된 5개 조합회로가 정의한 진리표와 동작 조건을 만족함을 확인했다.