


임베디드 시스템

2019년 2학기

오승민 (smoh@kongju.ac.kr)

임베디드 소프트웨어 구조

목차

- ▶ 임베디드 소프트웨어의 개요
 - ▶ 임베디드 운영체제
 - ▶ RTOS 소개
- 

5.1 임베디드 소프트웨어의 개요

- ▶ 임베디드 소프트웨어의 정의
 - 임베디드 시스템 내의 마이크로 프로세서 및 비휘발성 메모리에 내장되어 동작하는 **운영체제, 미들웨어, 응용 프로그램**을 총칭

5.1 임베디드 소프트웨어의 개요

▶ 임베디드 소프트웨어의 비교

〈표 5-1〉 PC와 임베디드 시스템에서의 소프트웨어 비교

SW 항목	PC	임베디드 시스템
OS	Windows	Real-Time OS, Linux
시스템 SW	Windows API	Real-Time OS & Linux API
응용 SW	HDD에서 읽어 옴	메모리에서 읽어 옴
개발 환경	Visual Studio , NET	교차 개발 환경

5.1 임베디드 소프트웨어의 개요

▶ 임베디드 소프트웨어의 특징

- 크기: 상대적으로 작은 메모리 용량에 따라 최대한 작게 만든다.
- 특수성: 그 목적에 맞는 작은 사이즈의 소프트웨어
- 실시간성: 인명이나 돈에 관련되기 때문에 충분한 테스트나 검증 요구
- 오류 처리: 오류발생시 대처방안 강구, 복잡성과 정밀성 요구하기 때문에 어려운 작업

5.1 임베디드 소프트웨어의 개요

▶ 임베디드 소프트웨어의 분류

◦ 시스템 소프트웨어

- 하드웨어 관리, 응용 소프트웨어 실행
- 적응형 RTOS, 메모리 상주 DBMS, 디바이스 드라이버, 저전력 지원
- 가격 경쟁력
- 실시간 처리
- 빠른 부팅속도, 적은 메모리와 같은 하드웨어에도 원활히 동작하는 운영체제

5.1 임베디드 소프트웨어의 개요

▶ 임베디드 소프트웨어의 분류

◦ 임베디드 미들웨어

- JVM, CORBA, COM, 무선 인터넷 플랫폼 (Brew), 각종 통신 프로토콜 관리

◦ 응용 소프트웨어


- 시스템의 용도와 특징을 결정: 사용자에게 유익한 작업
- RAM에 적재 (간혹, ROM 혹은 플래시 메모리에 저장)
 - 전원이 꺼지더라도 재부팅 후 바로 실행가능해야 함.

5.1 임베디드 소프트웨어의 개요


- ▶ 임베디드 소프트웨어의 요구 사항
 - 하드웨어 사양에 최적화
 - 가격, 크기, 소비전력, 신뢰성, 자원관리, 기능 및 성능



문제영역



시스템 분해



시스템 구조

[그림 5-1] 임베디드 소프트웨어 모듈

5.1 임베디드 소프트웨어의 개요

▶ 임베디드 소프트웨어의 요구 사항

◦ 실시간성

- Hard real-time: 제한시간 동안 마치지 못했을 때 치명적인 오류나 엄청난 경제적 손실 (무인 항공기 제어, 항법 시스템)
- Soft real-time: 제한시간 동안 마치지 못했을 때 단순한 오류 발생

◦ 높은 신뢰도

- 소프트웨어의 오동작 및 작동 중지가 허용되지 않는 임베디드 시스템
- 원자력 발전, 항공기 제어, 미사일

5.1 임베디드 소프트웨어의 개요

- ▶ 임베디드 소프트웨어의 요구 사항
 - 소형화, 저전력
 - 하드웨어 자원의 제한으로 하드웨어에 최적화된 소프트웨어 기술


5.2 임베디드 운영체제

- ▶ 어떤 소프트웨어 구조가 적합한가?
 - 얼마나 많은 시스템의 응답을 제어해야 하는가?
 - 절대적 응답시간
 - 마이크로프로세서의 속도와 다른 수행 조건들에 의해서도 얼마나 좋은 응답을 얻을 수 있는가?
 - 단순히 응답 시간에 대한 조건이 없고, 절박하지 않은 시스템은 간단히 구성 가능
 - 많은 종류의 이벤트에 대해서 빠르게 반응해야만 하고 다양한 수행 조건, 각기 다른 제한 시간, 다양한 우선순위를 고려해야 하는 시스템은 더 복잡한 구조를 요구

5.2 임베디드 운영체제

▶ 라운드로빈 구조

- No 인터럽트
- FIFO 기법
- Time Slice
- 구현이 쉬우나 많은 문제를 가지고 있음
 - 단순한 시스템에 적합



[그림 5-2] 라운드로빈 구조

5.2 임베디드 운영체제

- ▶ 인터럽트 라운드로빈 구조
 - 라운드로빈 + 인터럽트 루틴
 - 인터럽트 루틴: 매우 급한 하드웨어의 요구 처리, 플래그 설정 (메인 루프에서 정기적으로 플래그 확인)
 - 인터럽트 응답성 향상
 - 메인 루틴보다 높은 우선순위로 처리
 - 모든 태스크가 동일한 우선순위
 - 우선순위 정책
 - SJF (Shortest Job First) / SJN (Shortest Job Next)
 - SRT (Shortest Remaining Time)

5.2 임베디드 운영체제

- 우선순위 정책

- SJF (Shortest Job First) / SJN (Shortest Job Next)



- 응답시간: $(2+6+11+17) / 4 = 9.0$
- $(2+(2+4)+(2+4+5)+(2+4+5+6))/4 = 9.0$
- SRT (Shortest Remaining Time)



도착시간	0	1	2	3
작업	A	B	C	D
CPU 사이클	6	3	1	4

5.2 임베디드 운영체제

- ▶ 펑션 큐 (Function Queue) 스케줄링 구조
 - 함수 포인터를 메인 함수가 선택하여 호출할 수 있도록 함수 포인터의 큐에 삽입
 - 사용하려는 목적에 맞는 우선순위 정책에 의해 루틴 호출
 - 좀 더 빠른 응답을 필요로 하는 루틴 먼저
 - 다만, 낮은 우선순위 함수는 실행조차 되지 않을 수도 있음

5.2 임베디드 운영체제

▶ RTOS 구조

- 인터럽트 루틴이 가장 먼저 처리되나, 태스크 코드에게 수행할 일이 있다는 시그널을 전송
- 시그널 교환은 RTOS가 처리
- 다양한 서브루틴에 대한 정보를 가지고 있고, 어떤 순간에 가장 긴급한 서브루틴 수행
- 다른 서브루틴 수행하기 위해 현재 처리중인 서브루틴 일시 정지 가능

5.2 임베디드 운영체제

〈표 5-2〉 임베디드 운영체제 종류

종류	우선 순위 사용 가능 여부	최악의 경우 테스트 코드의 응답 시간	코드를 수정 시 응답의 안정성	복잡도
라운드로빈 ¹⁾	불가능	모든 태스크 코드의 합	좋지 않음	매우 단순
인터럽트 라운드로빈	우선순위를 갖는 인 터럽트 루틴과, 모두 같은 우선 순위를 갖는 태스크 코드	모든 태스크 코드의 수행 시간 + 인터럽트 루틴 수 행 시간	인터럽트 루틴을 위 해서는 좋음, 태스 크 코드를 위해서는 좋지 않음	인터럽트 루틴과 태 스크 코드 간의 공 유 데이터 문제를 처리해야 함
평선큐 ²⁾ 스케줄링	우선순위를 갖는 인 터럽트 루틴과, 우 선순위를 갖는 태스 크 코드	가장 긴 함수의 수 행 시간 + 인터럽트 루틴 수 행 시간	상대적으로 좋음	공유 데이터 문제를 처리해야 하고, 함수 큐를 다루는 코드를 작성해야 함
RTOS (Real Time OS)	우선순위를 갖는 인 터럽트 루틴과, 우 선순위를 갖는 태스 크 코드	응답 지연 시간이 없음 + 인터럽트 루틴 수 행 시간	매우 좋음	소프트웨어 구조

〈자료 출처: 입문자를 위한 임베디드 시스템, 사이텍 미디어〉

5.3 RTOS 소개

▶ RTOS의 특징

- 응용 프로그램과 RTOS를 결합 (PC에서는 별도로 작동)
- 애플리케이션으로부터 운영체제를 완벽히 보호하지 못한다.
 - 예) PC 운영체제는 시스템 함수로 넘겨주는 포인터의 유효성을 검사하지만, RTOS는 생략한다 (더 나은 성능을 위해서)
- 반드시 필요로 하는 서비스만 포함시킨다.

5.3 RTOS 소개

▶ RTOS의 등장 배경

- 기존 Embedded System: OS가 필요없이 순차적인 프로그램 위주 + 약간의 interrupt 처리
- 최근, multimedia 기반의 embedded system에서는 할 일이 늘어나고 복잡해지면서 OS 개념이 필요로 하고 embedded system 특성상 Real-time 요소도 요구

▶ RTOS의 차별성


- Task scheduling, Task communication, Task synchronization, memory management, interrupt service, I/O driver, timer

5.3 RTOS 소개

- ▶ 일반 운영체제와 다른 점
 - 효율성 vs. 속도
 - 메모리 낭비 vs. 시간 제약
 - 공정성 vs. 불공정성

5.3 RTOS 소개


- ▶ RTOS 표준화 작업
 - POSIX 1003.4



[그림 5-3] POSIX의 아키텍처


5.3 RTOS 소개

- ▶ RTOS 표준화 작업
 - TRON



[그림 5-4] POSIX와 T-Kernel 프로그래밍과의 관계

5.3 RTOS 소개



[그림 5-5] TRON 로드맵

(출처: 손병희저, 유비쿼터스 개론, ITC출판사)


중앙 처리 장치

Contents

학습목표

- 컴퓨터 프로세서의 기본 구조와 명령 실행 과정을 이해한다.
- ALU 구조를 이해하고 프로세서에서의 산술 및 논리 연산을 학습한다.
- 프로세서 내의 레지스터의 종류와 용도를 이해한다.
- 프로세서 명령어 형식의 종류를 구분하고 명령의 동작을 이해한다.
- 명령의 주소 지정 방식을 이해하고 동작 원리를 학습한다.

내용

- 01 프로세서 구성과 동작
 - 02 산술 논리 연산 장치
 - 03 레지스터
 - 04 컴퓨터 명령어
 - 05 주소 지정 방식
 - 06 CISC와 RISC
- 

01 프로세서 구성과 동작

1 컴퓨터 기본 구조와 프로세서

- 컴퓨터의 3가지 핵심 장치 : 프로세서(Processor, CPU), 메모리, 입출력장치
- 버스(Bus) : 장치간에 주소, 데이터, 제어 신호를 전송하기 위한 연결 통로(연결선)




그림 4-1 폰 노이만 컴퓨터의 기본 구조

01 프로세서 구성과 동작

- **버스(Bus)** : 장치간에 주소, 데이터, 제어 신호를 전송하기 위한 연결 통로(연결선)
 - **내부버스(internal bus)** : 프로세서 내부의 장치 연결
 - **시스템 버스(system bus)** : 핵심 장치 및 주변장치 연결




그림 4-2 버스 기반 컴퓨터 구조

2 프로세서 구성 요소


❖ 프로세서 3가지 구성 필수 구성요소

- 산술 논리 연산 장치(Arithmetic Logic Unit, ALU) : 산술 및 논리 연산 등 기본 연산을 수행
- 제어 장치 (Control Unit, CU) : 메모리에서 명령어를 가져와 해독하고 실행에 필요한 장치들을 제어하는 신호를 발생
- 레지스터 세트(register set) : 프로세서 내에 존재하는 용량은 작지만 매우 빠른 메모리, ALU의 연산과 관련된 데이터를 일시 저장하거나 특정 제어 정보 저장
 - 목적에 따라 특수 레지스터와 범용 레지스터로 분류
- 현재는 온칩 캐시(on-chip cache), 비디오 컨트롤러(video controller), 실수보조연산 프로세서(FPU) 등 다양한 장치 포함

01 프로세서 구성과 동작

3 프로세서 기본 구조

- 레지스터 세트(일반적으로 1~32개)
- ALU
- CU
- 이들 장치를 연결하는 버스로 구성



MAR Memory Address Register: 메모리 주소 레지스터

PC Program Counter: 프로그램 카운터

CU Control Unit: 제어 장치

AC Accumulator: 누산기

MBR(MDR) Memory Buffer(Data) Register: 메모리 버퍼(데이터) 레지스터

IR Instruction Register: 명령 레지스터

ALU Arithmetic Logic Unit: 산술 논리 연산 장치

그림 4-3 프로세서 기본 구조

01 프로세서 구성과 동작

❖ ALU

- 덧셈, 뺄셈 등 연산을 수행하고, 그 결과를 **누산기**(Accumulator, AC)에 저장

❖ 프로세서 명령 분류

레지스터-메모리 명령	<ul style="list-style-type: none">• 메모리 워드를 레지스터로 가져올(LOAD) 때• 레지스터의 데이터를 메모리에 다시 저장(STORE)할 때
레지스터-레지스터 명령	<ul style="list-style-type: none">• 레지스터에서 오퍼랜드 2개를 ALU의 입력 레지스터로 가져와 덧셈 또는 논리 AND 같은 몇 가지 연산을 수행하고• 그 결과를 레지스터 중 하나에 다시 저장

4 프로세서 명령 실행

- 프로세서는 각 명령을 더 작은 **마이크로 명령**(microinstruction)들로 나누어 실행
 - 1단계** 다음에 실행할 명령어를 메모리에서 읽어 명령 레지스터(IR)로 가져온다.
 - 2단계** 프로그램 카운터(PC)는 그 다음 명령어의 주소로 변경된다.
 - 3단계** 방금 가져온 명령어를 해독(decode)하고 유형을 결정한다.
 - 4단계** 명령어가 메모리에 있는 데이터를 사용하는 경우 그 위치를 결정한다.
 - 5단계** 필요한 경우 데이터를 레지스터로 가져온다.
 - 6단계** 명령어를 실행한다.
 - 7단계** 1단계로 이동하여 다음 명령어 실행을 시작한다.
- 이 단계를 요약하면 **인출**(fetch)-**해독**(decode)-**실행**(execute) 사이클로 구성 - 주 사이클(main cycle)

01 프로세서 구성과 동작

❖ 해독기(microprogrammed control) : 하드웨어를 소프트웨어로 대체

- 고가의 고성능 컴퓨터는 하드웨어 추가 비용이 크게 부담되지 않아 저가 컴퓨터보다 많은 명령어를 갖게 됨
- 고가인 고성능 컴퓨터의 복잡한 명령어를 저가 컴퓨터에서 실행할 수 있게 하기 위함
- 모리스 윌크스(Maurice Wilkes)가 제안(1951년)
 - 1957년 SDSAC 1.5에 적용
- 1970년대 설계된 거의 모든 컴퓨터가 해독기를 기반
 - Cray-1 같은 매우 고가의 고성능 모델을 제외하고는 1970년대 후반에 해독기를 운영하는 프로세서가 보편적으로 보급
 - 복잡한 명령어에 대한 비용 절감, 훨씬 더 복잡한 명령어 연구
- 제어 기억 장치(control memory)라는 빠른 읽기 전용 메모리

02 산술 논리 연산 장치

- ❖ **산술 논리 연산 장치(Arithmetic Logic Unit, ALU)** : 산술 연산과 논리 연산
 - 주로 정수 연산을 처리
 - 부동 소수(Floating-point Number) 연산 : FPU(Floating-Point Unit)
 - 최근에는 ALU가 부동 소수 연산까지 처리
- ❖ 산술 연산 : 덧셈, 뺄셈, 곱셈, 나눗셈, 증가, 감소, 보수
- ❖ 논리 연산 : AND, OR, NOT, XOR, 시프트(shift)




그림 4-4 ALU의 동작

1 산술 연산

표 4-1 산술 연산

연산	8비트 연산	
	동작	설명
ADD	$X \leftarrow A + B$	A와 B를 더한다.
SUB	$X \leftarrow A + (\sim B + 1)$	A + (B의 2의 보수)
MUL	$X \leftarrow A * B$	A와 B를 곱한다.
DIV	$X \leftarrow A / B$	A와 B를 나눈다.
INC	$X \leftarrow A + 1$	A를 1 증가시킨다.
DEC	$X \leftarrow A - 1(0xFF)$	A를 1 감소시킨다.
NEG	$X \leftarrow \sim A + 1$	A의 2의 보수다.

❖ Booth Algorithm




그림 4-5 부스 알고리즘 순서도

❖ Booth Algorithm 예 : $(-7) * (+3)$

n	A	Q($q_4q_3q_2q_1$)	q_0	설명
4	0000	0011	0	초기 상태
	0111	0011	0	q_1q_0 이 10이므로 $A=A-M=0000+0111$
3	0011	1001	1	AQ q_0 을 오른쪽 산술 시프트
2	0001	1100	1	q_1q_0 이 11이므로 연산 없이 AQ q_0 을 오른쪽 산술 시프트
	1010	1100	1	q_1q_0 이 01이므로 $A=A+M=0001+1001$
1	1101	0110	0	AQ q_0 를 ASR
0	1110	1011	0	q_1q_0 가 00이므로 연산 없이 AQ q_0 을 오른쪽 산술 시프트

02 산술 논리 연산 장치

❖ Booth Algorithm 예 : $5 * (-4)$

n	A	$Q(q_4q_3q_2q_1)$	q_0	설명
4	0000	1100	0	초기 상태
3	0000	0110	0	q_1q_0 이 00이므로 연산 없이 AQq_0 을 오른쪽 산술 시프트
2	0000	0011	0	q_1q_0 이 00이므로 연산 없이 AQq_0 을 A오른쪽 산술 시프트
1	1011	0011	0	q_1q_0 이 10이므로 $A=A-M=0000+1011$
	1101	1001	1	AQq_0 을 오른쪽 산술 시프트
0	1110	1100	1	q_1q_0 이 11이므로 연산 없이 AQq_0 을 오른쪽 산술 시프트

2 논리 연산과 산술 시프트 연산

표 4-2 논리 연산

연산	8비트 연산	
	동작	설명
AND	$X \leftarrow A \& B$	A와 B를 비트 단위로 AND 연산한다.
OR	$X \leftarrow A B$	A와 B를 비트 단위로 OR 연산한다.
NOT	$X \leftarrow \sim A$	A의 1의 보수를 만든다.
XOR	$X \leftarrow A \wedge B$	A와 B를 비트 단위로 XOR 연산한다.
ASL	$X \leftarrow A \ll n$	왼쪽으로 n비트 시프트(LSL과 같다.)
ASR	$X \leftarrow A \gg n, A[7] \leftarrow A[7]$	오른쪽으로 n비트 시프트(부호 비트는 그대로 유지한다.)
LSL	$X \leftarrow A \ll n$	왼쪽으로 n비트 시프트
LSR	$X \leftarrow A \gg n$	오른쪽으로 n비트 시프트
ROL	$X \leftarrow A \ll 1, A[0] \leftarrow A[7]$	왼쪽으로 1비트 회전 시프트, MSB는 LSB로 시프트
ROR	$X \leftarrow A \gg 1, A[7] \leftarrow A[0]$	오른쪽으로 1비트 회전 시프트, LSB는 MSB로 시프트
ROLC	$X \leftarrow A \ll 1, C \leftarrow A[7], A[0] \leftarrow C$	캐리도 함께 왼쪽으로 1비트 회전 시프트
RORC	$X \leftarrow A \gg 1, C \leftarrow A[0], A[7] \leftarrow C$	캐리도 함께 오른쪽으로 1비트 회전 시프트

02 산술 논리 연산 장치

❖ 논리 연산 예 1 : $A=46=00101110_{(2)}$, $B=-75=10110101_{(2)}$

A AND B		A OR B		A XOR B	
00101110	46	00101110	46	00101110	46
& 10110101	-75	10110101	-75	^ 11111111	-128
00100100	36	10111111	-65	11010001	-47

02 산술 논리 연산 장치

❖ 논리 연산 예 2

A AND B		A OR B	
00101110		00001110	
& 00001111	상위 4비트 삭제	10110000	상위 4비트 값 설정
00001110		10111110	

02 산술 논리 연산 장치

◆ 시프트 연산 예

연산	왼쪽	오른쪽
산술 시프트	<p>MSB LSB</p> <p>ASL [0][0][0][1][0][1][1][0]</p> <p>[0][0][1][0][1][1][0][0] ← 0</p>	<p>MSB LSB</p> <p>ASR [1][0][0][1][0][1][1][0]</p> <p>[1][1][0][0][1][0][1][1]</p>
논리 시프트	<p>MSB LSB</p> <p>LSL [0][0][0][1][0][1][1][0]</p> <p>[0][0][1][0][1][1][0][0] ← 0</p>	<p>MSB LSB</p> <p>LSR [1][0][0][1][0][1][1][0]</p> <p>0 → [0][1][0][0][1][0][1][1]</p>
회전 시프트	<p>MSB LSB</p> <p>ROL [0][0][0][1][0][1][1][0]</p> <p>[0][0][1][0][1][1][0][0]</p>	<p>MSB LSB</p> <p>ROR [1][0][0][1][0][1][1][0]</p> <p>[0][1][0][0][1][0][1][1]</p>
캐리와 함께 회전 시프트	<p>MSB LSB C</p> <p>ROLC [0][0][0][1][0][1][1][0] [0]</p> <p>[0][0][1][0][1][1][0][0] [0]</p>	<p>MSB LSB C</p> <p>RORC [0][0][0][1][0][1][1][0] [1]</p> <p>[1][0][0][0][1][0][1][1] [1]</p>

1 레지스터 동작

- 레지스터는 CPU가 사용하는 데이터와 명령어를 신속하게 읽어 오고 저장하고 전송하는 데 사용
- 레지스터는 메모리 계층의 최상위에 있으며 시스템에서 가장 빠른 메모리
- 매우 단순한 마이크로프로세서는 누산기(AC) 레지스터 1개로만 구성 가능
- 레지스터 용도에 따른 종류
 - 누산기(Accumulator, AC)
 - 프로그램 카운터(Program Counter, PC)
 - 명령 레지스터(Instruction Register, IR)
 - 인덱스 레지스터(Index Register, IX)
 - 스택 포인터(Stack Pointer, SP)
 - 메모리 데이터 레지스터(Memory Data Register : MDR, Memory Buffer Register : MBR)
 - 메모리 주소 레지스터(Memory Address Register, MAR)
- 데이터(범용) 레지스터는 보통 8~32개 정도, 많으면 128개 이상인 경우도 있음
- 특수 레지스터는 8~16개 정도

03 레지스터

❖ 레지스터 동작 개념




그림 4-6 레지스터 동작 개념

2 레지스터 종류

❖ 메모리 주소 레지스터(Memory Address Register, MAR)

- CPU가 읽고 쓰기 위한 데이터의 메모리 주소 저장
- 메모리에 데이터를 저장하거나 읽을 때 필요한 메모리 위치의 주소를 MAR로 전송

❖ 메모리 버퍼 레지스터(Memory Buffer Register, MBR, MDR)

- 메모리에서 데이터를 읽거나 메모리에 저장될 명령의 데이터를 일시적 저장
- 명령어 내용은 명령 레지스터로 전송되고, 데이터 내용은 누산기 또는 I/O 레지스터로 전송

❖ 입출력 주소 레지스터(I/O Address Register, I/O AR)

- 특정 I/O 장치의 주소를 지정하는 데 사용

❖ 입출력 버퍼 레지스터(I/O Buffer Register, I/O BR)

- I/O 모듈과 프로세서 간에 데이터를 교환하는 데 사용

03 레지스터

❖ 프로그램 카운터(PC)

- 명령 포인터 레지스터라고도 하며, 실행을 위해 인출(fetch)할 다음 명령의 주소를 저장하는데 사용
- 명령어가 인출되면 PC 값이 단위 길이(명령 크기)만큼 증가
- 항상 가져올 다음 명령의 주소 유지

❖ 명령 레지스터(Instruction Register, IR)

- 주기억 장치에서 인출한 명령어 저장
- 제어 장치는 IR에서 명령어를 읽어 와서 해독하고 명령을 수행하기 위해 컴퓨터의 각 장치에 제어 신호 전송

❖ 누산기(ACcumulator register, AC)

- ALU 내부에 위치하며, ALU의 산술 연산과 논리 연산 과정에 사용
- 제어 장치는 주기억 장치에서 인출된 데이터 값을 산술 연산 또는 논리 연산을 위해 누산기에 저장
- 이 레지스터는 연산할 초기 데이터, 중간 결과 및 최종 연산 결과 저장
- 최종 결과는 목적지 레지스터나 MBR을 이용하여 주기억 장치로 전송

03 레지스터

❖ 스택 제어 레지스터(Stack Control Register, Stack Pointer)

- 메모리의 한 블록이며, 데이터는 후입 선출(Last In-First Out, LIFO)로 검색
- 메모리 스택을 관리하는 데 사용
- 크기는 2 또는 4바이트

❖ 플래그 레지스터(Flag Register, FR)

- CPU가 작동하는 동안 특정 조건의 발생을 표시하는 데 사용
- 1바이트 또는 2바이트인 특수 목적 레지스터
- 예를 들어 산술 연산 또는 비교 결과로 제로 값이 누산기에 입력되면 제로 플래그를 1로 설정
- 상태 레지스터(Status Register, SR), 프로그램 상태 워드(Program Status Word, PSW)라고도 함

❖ 데이터 레지스터(Data Register, 범용 레지스터)

- CPU내의 데이터를 일시적으로 저장하기 위한 레지스터
- 고정 소수, 부동 소수로 구분하여 따로 저장하는 경우도 있으며,
- 어떤 프로세서는 상수 0 또는 1을 저장할 수 있도록 하는 레지스터도 있다.

03 레지스터

❖ 인텔 x86 레지스터 종류




그림 4-7 인텔 x86 레지스터 종류

3 레지스터 전송(LOAD, STORE, MOVE 명령 등)

- 3가지 레지스터 전송 명령 : LOAD, STORE, MOVE

LOAD	• 주기억 장치에서 레지스터로 데이터를 읽음
STORE	• 레지스터에서 주기억 장치로 데이터를 저장
MOVE	• 레지스터에서 레지스터로 데이터를 이동

- 인텔 프로세서는 이 세 가지를 MOVE 명령으로 모두 처리한다.
- MOVE 명령어를 사용하여 데이터 교환이나 데이터형 변환이 가능하다.

03 레지스터

❖ 데이터 교환

- MOVE 명령을 세 번 사용하여 두 오퍼랜드를 교환할 수 있다.
- 바이트 교환을 이용하여 빅 엔디안을 리틀 엔디안으로 또는 그 반대로 만들 수 있다.

❖ 데이터형 변환

- 크기가 작은 레지스터에 저장된 정수를 큰 레지스터로 이동하여 데이터형을 변환한다.
- 8비트→16비트, 16비트→32비트, 32비트→64비트 등





그림 4-8 부호 확장

1 명령어 형식

- 연산 코드(opcode), 오퍼랜드(operand), 피연산자 위치, 연산 결과의 저장 위치 등 여러 가지 정보로 구성

❖ 0-주소 명령어


- 연산에 필요한 오퍼랜드 및 결과의 저장 장소가 묵시적으로 지정된 경우 : 스택(stack)을 갖는 구조(PUSH, POP)
- 스택 구조 컴퓨터에서 수식 계산 : 역 표현 (reverse polish)



(a) 0-주소 명령어



(b) 1-주소 명령어



(c) 2-주소 명령어




(d) 3-주소 명령어

그림 4-9 명령어 형식

❖ 1-주소 명령어

- 연산 대상이 되는 2개 중 하나만 표현하고 나머지 하나는 묵시적으로 지정: 누산기(AC)
- 기억 장치 내의 데이터와 AC 내의 데이터로 연산
- 연산 결과는 AC에 저장
- 다음은 기억 장치 X번지의 내용과 누산기의 내용을 더하여 결과를 다시 누산기에 저장
$$\text{ADD } X \quad ; \text{AC} \leftarrow \text{AC} + \text{M}[X]$$
- 오퍼랜드 필드의 모든 비트가 주소 지정에 사용: 보다 넓은 영역의 주소 지정
- 명령워드 : 16비트, Opcode: 5비트, 오퍼랜드(addr): 11비트 \rightarrow 32($=2^5$)가지의 연산 가능, 2048($=2^{11}$)개 주소 지정 가능




(b) 1-주소 명령어

❖ 2-주소 명령어

- 연산에 필요한 두 오퍼랜드 중 하나가 결과 값 저장
- 레지스터 R1과 R2의 내용을 더하고 그 결과를 레지스터 R1에 저장
- R1 레지스터의 기존 내용은 지워짐

ADD R1, R2 ; $R1 \leftarrow R1 + R2$



(c) 2-주소 명령어

❖ 3-주소 명령어

- 연산에 필요한 오퍼랜드 2개와 결과 값의 저장 장소가 모두 다름
- 레지스터 R2와 R3의 내용을 더하고 그 결과 값을 레지스터 R1에 저장하는 명령어다.
- 연산 후에도 입력 데이터 보존
- 프로그램이 짧아짐
- 명령어 해독 과정이 복잡해짐

ADD R1, R2, R3 ; $R1 \leftarrow R2 + R3$



(d) 3-주소 명령어

04 컴퓨터 명령어

❖ 0-주소, 1-주소, 2-주소, 3-주소 명령을 사용하여 $Z=(B+C) \times A$ 를 구현한 예

- 니모닉(mnemonic)

ADD : 덧셈

MUL : 곱셈

MOV : 데이터 이동(레지스터와 기억 장치 간)

LOAD : 기억 장치에서 데이터를 읽어 누산기에 저장

STOR : AC의 내용을 기억 장치에 저장

0-주소	1-주소	2-주소	3-주소
PUSH B	LOAD B	MOV R1, B	ADD R1, B, C
PUSH C	ADD C	ADD R1, C	MUL Z, A, R1
ADD	MUL A	MUL R1, A	
PUSH A	STOR Z	MOV Z, R1	
MUL			
POP Z			

2 명령어 형식 설계 기준명령어 형식

1. 첫 번째 설계 기준 : 명령어 길이

- 메모리 공간 차지 비율 감소
- 명령어 길이를 최소화하려면 명령어 해독과 실행 시간에 비중을 둬
- 짧은 명령어는 더 빠른 프로세서를 의미: 최신 프로세서는 동시에 여러 개의 명령을 실행하므로 클럭 주기당 명령어를 여러 개 가져오는 것이 중요

2. 두 번째 설계 기준 : 명령어 형식의 공간

- 2^n 개를 연산하는 시스템에서 모든 명령어가 n 비트보다 크다.
- 향후 명령어 세트에 추가할 수 있도록 opcode를 위한 공간을 남겨 두지 않음

3. 세 번째 설계 기준 : 주소 필드의 비트 수

- 8비트 문자를 사용하고, 주기억 장치가 2^{32} 개
- 메모리의 기본 단위
 - 4바이트(32비트)로 해야 한다고 주장하는 팀 : 0, 1, 2, 3, ..., 4,294,967,295인 2^{32} 바이트 메모리 제안
 - 30비트로 해야 한다고 주장하는 팀: 0, 1, 2, 3, ..., 1,073,741,823인 2^{30} 워드 메모리 제안

3 확장 opcode

- ❖ 8비트 연산 코드와 24비트 주소를 가진 32비트 명령어
 - 이 명령어는 연산 $2^8(=256)$ 개와 주소 지정 $2^{24}(=16\text{M})$ 개 메모리
- ❖ 7비트 연산 코드와 25비트 주소를 가진 32비트 명령어
 - 명령어 개수는 절반인 128개이지만 메모리는 2배인 $2^{25}(=32\text{M})$ 개
- ❖ 9비트 연산 코드와 23비트 주소일 때
 - 명령어 개수는 2배(256), 주소는 절반인 $2^{23}(=8\text{M})$ 개 메모리

04 컴퓨터 명령어

❖ 명령어 길이 16비트, 오퍼랜드 4비트 시스템

- 모든 산술 연산이 레지스터(따라서 4비트 레지스터 주소) 16개에서 수행되는 시스템
- 한 가지 설계 방법은 4비트 연산 코드와 오퍼랜드가 3개 있는 3-주소 명령어를 16개 가지는 것




그림 4-10 3-주소 명령어 구조

04 컴퓨터 명령어

1. 3-주소 명령어는 14개, 2-주소 명령어는 30개, 1-주소 명령어는 31개, 0-주소 명령어는 16개가 필요하다면
 - [그림 4-11]과 같이 3-주소 명령어로 opcode 0~13을 사용
2. opcode 14~15를 다르게 해석
 - opcode 14와 opcode 15는 opcode 비트가 12~15(4비트)가 아닌 8~15(8비트)를 의미
 - 비트 0~3과 비트 4~7은 오퍼랜드(주소)를 2개 지정
 - 2-주소 명령어 30개는 왼쪽 4비트가 1110일 때, 비트 8~11은 0000에서 1111까지의 숫자를 지정하고, 왼쪽 4비트가 1111일 때는 비트 8~11은 0000에서 1101까지의 숫자 지정

3. 가장 왼쪽 4비트가 1111이고, 비트 8~11이 1110 또는 1111인 1주소 명령어
 - 비트 4~15가 opcode(12비트)임
 - 12비트인 opcode가 32개가 가능하지만 12비트 모두가 1인 1111 1111 1111은 또 다른 명령어로 지정
4. 상위 12비트가 모두 1인 명령어 16개를 0-주소 명령어로 지정 ⇨ 이 방법에서는 opcode가 계속해서 길어짐
 - 3-주소 명령어는 4비트 opcode
 - 2-주소 명령어는 8비트 opcode
 - 1-주소 명령어는 12비트 opcode
 - 0-주소 명령어는 16비트 opcode

04 컴퓨터 명령어




그림 4-11 명령어 설계의 예

04 컴퓨터 명령어

- 확장 opcode는 opcode 공간과 다른 정보 공간 간의 균형을 보여 줌
- opcode를 확장하는 것이 예처럼 명확하고 규칙적이지 않음
- 다양한 크기의 opcode를 사용하는 기능은 두 가지 방법 중 하나로 활용
 - 첫째, 명령어 길이를 일정하게 유지 가능
 - 둘째, 일반 명령어는 가장 짧은 opcode를, 잘 사용되지 않는 명령어는 가장 긴 opcode를 선택
- 장점 : 평균 명령어 길이 최소화
- 단점 : 다양한 크기의 명령어를 초래하여 신속한 해독이 불가하거나 또 다른 역효과

4 코어 i7 명령어 형식

- 코어 i7 명령어 형식은 매우 복잡하고 불규칙
- 가변 길이 필드가 최대 6개 있으며 그 중 5개는 선택적
- CPU 구조가 여러 세대에 걸쳐 발전했고 초기의 잘못된 선택 때문
- 이전 버전과 호환성 고려로 되돌릴 수 없는 결과 발생




그림 4-12 코어 i7 명령어 형식

5 명령어 종류

□ ISA(Instruction Set Architecture) 컴퓨터의 명령어 : 6개의 그룹

- 컴퓨터에는 이전 모델과 호환성을 위해 추가된 몇 가지 특이한 명령어
- 설계자의 좋은 아이디어 추가
- 특정 기관에서 비용을 지불하고 명령어 추가

1. 데이터 이동 명령
2. 2항 연산
3. 단항 연산
4. 비교와 조건 분기 명령
5. 프로시저 호출 명령
6. 루프 제어 명령

□ 데이터 이동 명령

- 가장 기본이 되는 작업 : 원본과 동일한 새로운 객체를 만드는 복사
- 원래 위치에 그대로 두고 다른 장소에 복사본 생성

❖ 데이터를 복사하는 이유

1. 변수에 값 할당 : $A=B$ 는 메모리 주소 B의 값(데이터)을 A 장소로 복사한다는 의미다.
2. 데이터의 효율적인 액세스 및 사용: 메모리와 레지스터 간에 데이터를 이동하여 프로그램 실행을 효율적으로 수행하기 위해서다.
 - LOAD 명령 : 메모리에서 레지스터로 이동
 - STORE 명령 : 레지스터에서 메모리로 이동
 - MOVE 명령 : 하나의 레지스터에서 다른 레지스터로 이동단, 메모리 간 이동은 일반적으로 사용하지 않음

□ 2항 연산

- 2항 연산은 오퍼랜드 2개를 결합하여 결과 생성
- 산술 연산(덧셈, 뺄셈, 곱셈, 나눗셈) 및 논리 연산(AND, OR, XOR, NOR, NAND 등)

❖ AND 연산

- 워드에서 특정 비트를 추출하는 용도로 사용
- 예를 들어 8비트 문자가 4개 저장된 32비트 워드에서 3번째 문자(11010110) 만 남기고 나머지 세 문자를 제거하고 오른쪽으로 8비트 시프트
 - 먼저 3번째 문자(11010110)를 추출: 마스크 상수와 AND 연산
 - 단어의 오른쪽 끝에 추출할 문자를 분리: 오른쪽으로 8비트 시프트

10110011	11000101	11010110	10000101	A
00000000	00000000	11111111	00000000	B (마스크)
00000000	00000000	11010110	00000000	A AND B
00000000	00000000	00000000	11000101	A >> 8

04 컴퓨터 명령어

- OR를 마스크 연산과 함께 사용하여 원하는 위치에 값 교체 : 예를 들어 상위 24비트는 그대로 두고 하위 8비트 변경
 - 필요 없는 8비트를 마스크 처리하여 없애고 새 문자를 OR 연산

10111110	11100011	10101010	01010101	A
11111111	11111111	11111111	00000000	B (마스크)
10111110	11100011	10101010	00000000	A AND B
00000000	00000000	00000000	10001110	C
10111110	11100011	10101010	10001110	(A AND B) OR C

- AND 연산은 1을 제거하는 마스크 연산
- OR 연산은 1을 삽입하는 연산
- XOR 연산은 대칭적이며, 어떤 값을 1로 XOR하면 반대(대칭) 값을 생성
 - 0과 1에 대칭적이라는 것은 때로 유용: 의사 난수 생성에 사용

□ 단항 연산

- 단항 연산 : 오퍼랜드가 1개, 결과도 1개
- 2항 연산보다 명령이 짧지만, 명령에 다른 정보를 지정해야 할 때가 많음

❖ 시프트(shift)

- 비트를 왼쪽이나 오른쪽으로 이동하는 작업
- 워드의 끝부분에서 비트 손실 발생

❖ 회전(rotation)

- 한쪽 끝에서 밀린 비트가 다른 쪽 끝에서 다시 나타나는 이동
- 시프트와 회전의 차이

00000000	00000000	00000000	01110011	A
00000000	00000000	00000000	00011100	A를 오른쪽으로 2비트 시프트
11000000	00000000	00000000	00011100	A를 오른쪽으로 2비트 회전

❖ 오른쪽 시프트는 흔히 부호와 함께 수행

- 즉, 워드의 MSB 부호는 그대로 유지한 채 오른쪽으로 시프트
- 특히 음수인 경우 그대로 음수 유지
- 2비트 오른쪽 시프트 예

11111001	11100011	01101011	10110000	A
00111110	01111000	11011010	11011100	A를 부호 없이 2비트 오른쪽 시프트
11111110	01111000	11011010	11011100	A를 부호와 같이 2비트 오른쪽으로 시프트

❖ 시프트의 중요한 용도

- 2의 제곱수를 곱하는 것과 나누는 것
- 양의 정수가 왼쪽으로 k 비트 시프트되었을 때 오버플로가 발생하지 않았다면 원래 수에 2^k 을 곱한 것
- 양의 정수를 오른쪽으로 k 비트 시프트했을 때 결과는 원래 수를 2^k 로 나눈 것

❖ 시프트는 특정 산술 연산의 속도를 높이는 데 사용

- 예를 들어 어떤 양의 정수 n 에 대해 $24 \times n$ 을 계산
- $24 \times n = (16 + 8) \times n = 24 \times n + 23 \times n$ 이므로,
- n 을 4비트 왼쪽으로 시프트하면 $16 \times n$ 이 되고,
- n 을 왼쪽으로 3비트 시프트하면 $8 \times n$
- 두 값의 합이 $24 \times n$
- 시프트 두 번 과 덧셈으로 계산되므로 곱셈보다 빠름

❖ 음수를 시프트하면 다른 결과가 됨

- -1의 2의 보수: 부호 확장을 사용하여 오른쪽으로 6비트 시프트하면 그대로 -1

11111111	11111111	11111111	11111111	2의 보수로 표시된 -1
11111111	11111111	11111111	11111111	-1을 오른쪽을 6비트 시프트 = -1

- -1은 더 이상 오른쪽으로 시프트할 수 없음
- 왼쪽 시프트는 한 비트씩 이동할 때마다 2를 곱한 결과

❖ 회전 연산은 워드의 모든 비트 테스트할 경우

- 한 번에 1비트씩 워드를 회전하면 각 비트를 MSB에 순서대로 배치하여 쉽게 테스트 가능
- 모든 비트가 테스트된 후에는 워드가 원래 값으로 복원
- 또는 레지스터 값을 직렬화할 때도 유용함

❖ 다른 단항 연산은 INC(1 증가), DEC(1 감소), NEG(2의 보수), NOT(비트 반전) 등

- NEG는 비트를 반전한 후 1을 더한 2의 보수
- NOT은 단순한 비트 반전으로 1의 보수

□ 비교와 조건 분기 명령

❖ 조건이 충족되면 특정 메모리 주소로 분기

- 검사에 사용되는 일반적인 방법 : 특정 비트가 0인지 확인
- 음수인지 알아보기 위해 부호 비트 검사 : 1이면 분기

❖ 상태 코드 비트

- 특정 조건 표시

❖ 오버플로 비트:

- 산술 연산의 결과 데이터가 표현 범위를 벗어났을 때 1로 설정
- 오버플로 발생 : 에러 루틴 및 수정 조치

❖ 캐리 비트

- 맨 왼쪽 비트에서 데이터가 넘칠 때 세트
- 가장 왼쪽 비트의 캐리는 정상 연산에서도 발생하므로 오버플로와 혼동하면 안됨
- 다중 비트 연산: 정수가 워드 2개 이상으로 표현되는 경우 연산을 수행하려면 캐리 비트 점검

❖ 0 검사

- 루프 및 기타 여러 용도 유용
- 1이 하나라도 들어 있는지를 나타내는 비트를 제공하기 위해 OR 회로를 사용
- Z 비트는 ALU의 모든 출력 비트를 OR한 후 반전

❖ 두 수의 비교

- 두 워드나 문자 비교: 같은지, 아닌지 또는 그렇지 않은 경우 어떤 단어가 더 큰지 확인
- 정렬(sorting)할 때 중요
- 주소 3개 필요 : 2개는 데이터 항목, 1개는 조건이 참일 경우 분기할 주소
- 두 정수가 같은지 비교하려면 XOR 사용
- 어떤 수가 큰지 작은지를 비교: 뺄셈을 사용 가능하지만, 아주 큰 양수와 음수를 비교할 때 두 수를 뺄셈하면 그 결과는 오버플로됨
- 비교 명령 : 테스트 충족 여부 결정 및 오버플로가 발생하지 않는 정확한 답 반환 해야 함

□ 프로시저 호출(procedure call) 명령

- 특정 작업을 수행하는 명령 그룹: 프로그램 내 어디서든 호출 가능
- 어셈블리에서는 서브루틴(subroutine), C 언어에서는 함수(function), 자바에서는 메서드(method)라고 함
- 프로시저가 작업을 완료하면 호출 명령 바로 다음 명령으로 복귀
 - 복귀 주소를 프로시저에 전송하거나 복귀할 때 찾을 수 있도록 어딘가에 저장
 - 복귀 주소: 메모리, 레지스터, 스택 세 군데에 배치 가능
 - 프로시저는 여러 번 호출 가능하므로 프로시저 여러 개가 직접 또는 간접적으로 다중 호출되어도 프로그램이 정상 순서로 수행되어야 함
 - 프로시저를 반복할 경우, 복귀 주소를 호출할 때마다 다른 위치에 두어야 함
 - 프로시저 호출 명령이 복귀 주소와 함께하는 가장 좋은 방법은 스택
 - 프로시저가 끝나면 스택에서 반환 주소를 꺼내 프로그램 카운터 저장
 - 프로시저가 자기 자신 호출 기능 : 재귀(recursion), 스택을 사용하면 재귀 기능 정상 동작
 - 복귀 주소는 이전 복귀 주소가 파손되지 않도록 자동 저장

□ 루프 제어 명령

- 명령 그룹을 정해진 횟수만큼 실행해야 하는 경우
- 루프(loop)를 통해 매번 일정하게 증가 시 또는 감소시키는 카운터 소유
 - 루프를 반복할 때마다 종료 조건을 만족하는지 검사
 - 보통 루프 밖에서 카운터를 초기화한 후 루프 코드 실행 시작
 - 루프의 마지막 명령에서 카운터 업데이트
 - 종료 조건을 아직 만족하지 않으면 루프의 첫 번째 명령으로 분기
 - 반면 종료 조건이 만족되면 루프 종료, 루프를 벗어난 첫 번째 명령이 실행

□ 루프 제어 명령

- 종점 테스트(test-at-the-end 또는 post-test)
 - 조건이 루프의 끝에서 이루어지므로 루프가 무조건 한 번 이상 실행
- 종료 검사를 사전에 수행하도록 루프 구성: 루프의 시작 시점에서 검사
 - 처음부터 조건 만족 : 루프에 포함된 내용을 한 번도 실행하지 않음
- C 언어의 for 처럼 정해진 횟수만큼 반복 루프 가능
- 모든 루프는 한 가지로 표현 가능
 - 용도에 맞는 형태로 사용

□ 입출력 명령

- 입출력 장치 다양한 만큼 입출력 명령도 다양
- 개인용 컴퓨터 : 세 가지 입출력 방식 사용
 - 프로그래밍에 의한 입출력
 - 인터럽트 구동interrupt-driven 입출력
 - DMA 입출력

❖ 프로그래밍에 의한 입출력

- 가장 단순함
- 임베디드 시스템 또는 실시간 시스템 같은 저사양 마이크로프로세서에서 일반적으로 사용
- 주요 단점 : 장치가 준비되기를 기다리는 긴 시간을 CPU가 낭비하게 됨
 - 사용 대기(busy waiting)라 함
 - CPU가 할 일이 하나밖에 없다면 문제되지 않음
 - 단, 여러 개의 이벤트 동시 모니터링할 경우 낭비되므로 다른 입출력 방법이 적용

❖ 인터럽트 구동 입출력

- 프로세서가 입출력 장치에 작업을 지시하고 완료되면 인터럽트를 생성하도록 명령
- 장치 레지스터에 인터럽트 활성화 비트를 설정 : 입출력이 완료되면 하드웨어가 신호를 제공하도록 요청
- 프로그래밍 입출력보다 개선: 완벽하지 않음
 - 전송된 모든 문자에 인터럽트가 필요하므로 처리 비용이 많이 듦
 - 인터럽트의 많은 부분을 제거하는 방법이 요구됨

❖ DMA(Direct Memory Access) 입출력

- 버스에 직접 액세스할 수 있는 방법: 시스템에 DMA 제어기 추가
- DMA 칩은 내부에 레지스터 최소 4개 보유 : 프로세서에서 실행되는 소프트웨어로 로드 가능
 1. 첫 번째는 읽거나 쓸 메모리 주소 포함
 2. 두 번째는 얼마나 많은 바이트(또는 워드)가 전송되는지 계산
 3. 세 번째는 사용할 장치 번호 또는 입출력 공간 주소를 지정
 4. 네 번째는 입출력 장치에서 데이터를 읽거나 쓰는 여부를 지정
- 프로세서 입출력의 부담을 크게 덜어 줌 : 여전히 완전히 자유롭지 못함
- 디스크 같은 고속 장치가 DMA로 실행되는 경우 메모리 참조 및 장치 참조를 위한 버스 사이클이 많이 필요: 이 사이클 동안 CPU는 대기(입출력 장치는 종종 지연을 용인할 수 없으므로 DMA는 항상 CPU보다 높은 버스 우선순위를 가짐)
- **사이클 스틸링**(cycle stealing) : DMA 제어기가 CPU에서 버스 사이클을 제거
 - 사이클 스틸링으로 인한 이득이 인터럽트로 인한 손실 보다 큼

1 즉시 주소 지정(immediate addressing mode, 즉시 주소 지정)

- 오퍼랜드를 지정하는 가장 간단한 방법
 - 명령어 자체에 오퍼랜드를 포함
 - 오퍼랜드가 포함되어 명령어가 인출될 때 오퍼랜드도 자동으로 인출
 - 즉시(즉치) 오퍼랜드 : 즉시 사용 가능
- 레지스터 R1에 상수 4를 저장하는 즉시 주소 지정 명령어의 예

MOVE	R1	4
------	----	---

그림 4-13 즉시 주소 지정

- 장점 : 오퍼랜드를 인출을 위한 메모리 참조가 필요 없음
- 단점 : 상수만 가능, 상수 값의 크기가 필드 크기로 제한
- 작은 값의 정수를 지정하는 데 많이 사용

2 직접 주소 지정(direct addressing mode)

- 메모리에 위치한 오퍼랜드의 전체 주소 지정
- 직접 주소 지정도 즉시 주소 지정처럼 사용 제한
 - 명령어는 항상 정확히 동일한 메모리 위치 액세스
 - 값이 변할 수는 있지만 위치는 변할 수 없음
 - 컴파일할 때 알려진 주소의 전역 변수에 액세스하는 데만 사용 가능




그림 4-14 직접 주소 지정

3 레지스터 주소 지정(register addressing mode)

- 직접 주소 지정과 개념은 같고 그 위치가 메모리 대신 레지스터
- 가장 일반적인 주소 지정 방식:
 - 레지스터는 액세스가 빠르고 주소가 짧기 때문
 - 대부분의 컴파일러는 루프 인덱스처럼 가장 자주 액세스할 변수를 레지스터에 넣기 위해 많은 노력을 기울임
- 많은 프로세서에서 사용
- RISC 등에서는 LOAD, STORE 명령을 제외하고 대부분의 명령어에서 레지스터 주소 지정 방식만 사용
- LOAD나 STORE 명령어
 - 한 오퍼랜드는 레지스터고,
다른 한 오퍼랜드는 메모리 주소




그림 4-15 레지스터 주소 지정

4 레지스터 간접 주소 지정(register indirect addressing mode)

- 직접 주소를 명령어에는 포함하지 않음
 - 메모리의 주소는 레지스터에 저장: 포인터(pointer)
 - 레지스터 간접 주소 지정의 가장 큰 장점 : 명령어에 전체 메모리 주소가 없어도 메모리 참조가능




그림 4-16 레지스터 간접 주소 지정

❖ 레지스터 R1에 있는 요소의 합계 계산 예

요소가 100개인 1차원 정수 배열의 요소를 단계별로 설명하는 루프를 생각해 보자. 루프 외부에서는 R2 같은 다른 레지스터를 배열의 첫 번째 요소를 가리키도록 설정할 수 있으며 다른 레지스터, 예를 들어 R3은 배열을 벗어나는 첫 번째 주소를 가리키도록 설정할 수 있다. 배열이 4바이트(32비트 정수)인 정수 100개가 있는 경우 배열이 A에서 시작하면 배열을 벗어나는 첫 번째 주소는 $A+400$ 이 된다. 이 계산을 수행하는 일반적인 어셈블리 코드는 다음과 같다.

❖ 여러 주소 지정 방식 사용

- 첫 번째 명령어에서 오퍼랜드(목적지) 하나는 레지스터 주소 지정이고, 다른 오퍼랜드는 즉시 주소 지정(상수)
- 두 번째 명령어는 A의 주소를 R2에 저장
- 세 번째 명령어는 배열 A를 벗어나 나타나는 첫 번째 워드 주소

❖ 레지스터 R1에 있는 요소의 합계 계산 예

	MOVE R1, 0	; 계산 결과가 저장될 R1에 초깃값 0 저장
	MOVE R2, A	; R2는 배열 A의 주소
	MOVE R3, A+400	; R3은 배열 A를 벗어나는 첫 번째 주소
LOOP:	ADD R1, (R2)	; R2를 이용하여 간접 주소를 지정하고 피연산자를 가져옴
	ADD R2, 4	; R2 레지스터를 4만큼 증가시킴(4바이트), 바이트 단위 주소 지정
	CMP R2, R3	; R2와 R3를 비교, 즉 끝에 도달했는가를 판단하기 위함
	BLT LOOP	; R2<R3이면 LOOP로 가서 반복함

- 특이한 점 : 루프 자체에 메모리 주소가 포함되지 않음
- 네 번째 명령어 : 레지스터 주소 지정과 레지스터 간접 주소 지정
- 다섯 번째 명령어 : 레지스터 주소 지정과 즉시 주소 지정을
- 여섯 번째 명령어 : 둘 다 레지스터 주소 지정
- BLT(Branch Less Than) : 메모리 주소를 사용 가능하지만, BLT 명령어 자체에 상대적인 8비트 변위로 분기할 주소를 지정할 때가 많음
- 메모리 주소의 사용을 완전히 피함으로써 짧고 빠른 루프 가능

5 변위 주소 지정(displacement addressing mode)

- 특정 레지스터에 저장된 주소에 변위(offset: 오프셋)을 더해 실제 오퍼랜드가 저장된 메모리 위치 지정
- 특정 레지스터가 무엇인지에 따라 여러 주소 지정 방식 가능
- 예 : 인덱스 주소 지정 방식은 인덱스 레지스터가 되고, 상대 주소 지정 방식에서는 PC가 특정 레지스터로 지정




그림 4-17 변위 주소 지정

□ 인덱스 주소 지정(indexed addressing mode)

- 레지스터(명시적 또는 암시적)에 일정한 변위를 더해 메모리 주소 참조
- 특정 레지스터가 무엇인지에 따라 여러 주소 지정 방식 가능
- 예 : 인덱스 주소 지정 방식은 인덱스 레지스터가 되고, 상대 주소 지정 방식에서는 PC가 특정 레지스터로 지정

	MOVE R1, 0	; R1은 합이 저장될 장소이며, 초깃값으로 0을 설정
	MOVE R2, 0	; R2는 배열 A의 인덱스 i가 저장될 장소이며, 4씩 증가됨
	MOVE R3, 400	; R3 400이 될 때까지 4씩 증가함
LOOP:	ADD R1, A(R2)	; $R1 = R1 + A[i]$
	ADD R2, 4	; $i = i + 4$ (워드 크기 = 4bytes)
	CMP R2, R3	; 100개 모두 계산되었는지 비교
	BLT LOOP	

05 주소 지정 방식

- 프로그램의 알고리즘 : 단순하며 3개의 레지스터 필요
 - ❶ R1 : A의 누적 합계가 저장된다.
 - ❷ R2 : 인덱스 레지스터로 배열의 i를 저장한다.
 - ❸ R3 : 상수 400
- 명령어 루프에 4개 실행
 - 소스 값의 계산은 인덱스 주소지정 사용
 - 배열 A의 인덱스가 저장된 인덱스 레지스터 R2와 상수(0~400)가 더해져 메모리를 참조(A(R2))하는 데 사용
 - 덧셈 연산은 메모리 이용 : 사용자가 볼 수 있는 레지스터에는 저장되지 않음

MOV R1, A(R2)

05 주소 지정 방식

- R1이 목적지인 레지스터 주소 지정
- 소스는 R2가 인덱스 레지스터이고, A가 변위인 인덱스 주소 지정




그림 4-18 인덱스 주소 지정

□ 상대 주소 지정(relative addressing mode)

- PC 레지스터 사용
- 현재 프로그램 코드가 실행되고 있는 위치에서 앞 또는 뒤로 일정한 변위만큼 떨어진 곳의 데이터 지정




그림 4-19 상대 주소 지정

□ 베이스 주소 지정(base addressing mode)

- 인텔 프로세서에는 세그먼트 레지스터가 6개 있음
- 이 중 하나를 베이스 레지스터로 하고 이 레지스터에 변위를 더해 실제 오퍼랜드가 있는 위치를 찾는 방식
- SS(stack segment): 스택 데이터가 저장되어 있는 스택 위치에 대한 포인터
- CS(code segment): 프로그램 코드가 저장되어 있는 시작 위치에 대한 포인터
- DS(data segment): 데이터 영역에 대한 시작 포인터
- ES, FS, GS: 엑스트라 세그먼트(extra segment)에 대한 포인터
 - 엑스트라 세그먼트는 데이터 세그먼트의 확장 영역

05 주소 지정 방식

- 이 레지스터 중 하나를 베이스로 사용하여 실제 오퍼랜드 위치 지정
 - 데이터 세그먼트를 베이스로 사용: 오프셋 200만큼 떨어진 주소 25600에서 오퍼랜드 위치함




그림 4-20 베이스 주소 지정

6 간접 주소 지정(indirect addressing mode)

- 메모리 참조가 두 번 이상 일어나는 경우
- 데이터를 가져오는 데 많은 시간 소요
- 프로세서와 주기억 장치간의 속도 차가 많은 현재의 프로세서의 경우
 - 오퍼랜드를 인출하는 데 오래 걸리므로 전체 프로그램의 수행 시간은 길어짐
 - 현재는 간접 주소 지정을 지원하는 프로세서는 거의 없음




그림 4-21 간접 주소 지정

7 묵시적 주소 지정(implied addressing mode)

- 오퍼랜드의 소스나 목적지를 명시하지 않음
- 암묵적으로 그 위치를 알 수 있는 주소 지정 방식
- 예를 들어 서브루틴에서 호출한 프로그램으로 복귀할 때 사용하는 RET 명령
 - 명령어 뒤에 목적지 주소가 없지만 어디로 복귀할지 자동으로 알 수 있음
- PUSH, POP 등 스택 관련 명령어
 - 스택이라는 목적지나 소스가 생략
 - PUSH R1 : 레지스터 R1의 값을 스택에 저장
 - POP : 스택의 TOP에 있는 값을 AC로 인출
- 누산기를 소스나 목적지로 사용하는 경우도 생략 가능

8 코어 i7의 주소 지정 방식

- 즉시, 직접, 레지스터, 레지스터 간접, 인덱싱 및 배열 요소 주소 지정을 위한 특수 모드가 있음

표 4-3 코어 i7 32비트 주소 지정 방식, M[x]는 주소 x의 메모리 워드

R/M \ MOD	00	01	10	11
000	M[EAX]	M[EAX+OFFSET8]	M[EAX+OFFSET32]	EAX 또는 AL
001	M[ECX]	M[ECX+OFFSET8]	M[ECX+OFFSET32]	ECX 또는 CL
010	M[EDX]	M[EDX+OFFSET8]	M[EDX+OFFSET32]	EDX 또는 DL
011	M[EBX]	M[EBX+OFFSET8]	M[EBX+OFFSET32]	EBX 또는 BL
100	SIB	SIB with OFFSET8	SIB with OFFSET32	ESP 또는 AH
101	Direct	M[EBP+OFFSET8]	M[EBP+OFFSET32]	EBX 또는 CH
110	M[ESI]	M[ESI+OFFSET8]	M[ESI+OFFSET32]	ESI 또는 DH
111	M[EDI]	M[EDI+OFFSET8]	M[EDI+OFFSET32]	EDI 또는 BH

9 실제 프로세서에서 주소 지정 방식

- Core i7, ARM 및 AVR에서 사용되는 주소 지정 방식

표 4-4 주요 프로세서의 주소 지정 방식 비교

주소 지정 방식	X86	ARM	AVR
즉시 주소	○	○	○
직접 주소	○		○
레지스터 주소	○	○	○
레지스터 간접 주소	○	○	○
인덱스 주소	○	○	
베이스-인덱스 주소		○	

❑ CISC(Complex Instruction Set Computer)

❖ 1950년대 초 모리스 윌크스(M. V. Willkes)

- 제어 장치를 소프트웨어적인 방법(마이크로 프로그래밍)으로 구현
- 당시에는 하드웨어가 아닌 소프트웨어적 구성이 사람의 흥미를 끌었으나 빠르고 저렴한 제어 기억 장치가 필요하여 구현의 어려움

❖ 1964년 4월 IBM 시스템/360

- 가장 큰 모델을 제외하고 모두 마이크로 프로그래밍 사용
- CISC(Complex Instruction Set Computer) 프로세서의 제어 장치를 구현하는 데 널리 사용

❖ 1970년대 후반

- 명령어가 매우 복잡한 컴퓨터가 연구
- 인텔 계열 : 계속적인 명령어 추가 - 대표적인 CISC 프로세서

❖ CISC 프로세서

- 해독기 : 기계어를 제어 기억 장치에 저장된 마이크로 명령 루틴으로 실행

❑ RISC(Reduced Instruction Set Computer)

❖ 1980년 버클리 그룹

- 데이비드 패터슨(David Patterson) & 카를로 세퀸(Carlo Sequin)

❖ 마이크로 명령을 사용하지 않는 VLSI CPU 칩 설계

❖ 1981년 스탠포드 대학교: 존 헨네시(John Hennessy)

- MIPS라는 다른 칩 설계&제작
- SPARC 및 MIPS로 각각 발전

❖ 기존 제품과 호환할 필요가 없었으므로 시스템 성능을 극대화할 수 있는 새로운 명령어 세트를 자유롭게 선택

- 초기 : 빠르게 실행할 수 있는 단순 명령이 강조
- 추후에는 빠르게 실행할 수 있는 명령의 설계가 좋은 성능을 보장한다는 것을 깨달음
- 하나의 명령어가 실행되는 데 걸리는 시간보다 초당 얼마나 많은 명령어를 시작할 수 있는지가 더 중요함

❖ RISC 설계 당시 특징

- 상대적으로 적은 개수의 명령어
- 하나의 명령어가 실행되는 데 걸리는 시간보다 초당 얼마나 많은 명령어를 시작할 수 있는지가 더 중요함
- 명령어 개수가 대략 50개
 - 기존 VAX나 대형 IBM 메인 프레임의 명령어 개수인 200~300개보다 훨씬 적음

❖ VAX, 인텔, 대형 IBM 메인 프레임에 반기

- 컴퓨터를 설계하는 가장 좋은 방법은 레지스터 2개를 어떻게든 결합하고
- 명령어를 적게 하여
- 결과를 레지스터에 다시 저장하는 것
- 반기의 근거 : RISC 시스템은 선호할 가치가 있음
 - CISC가 명령어 1개로 처리하는 일을 RISC는 명령어 4~5개로 처리하더라도 기계어를 마이크로 명령으로 해독하지 않아도 되므로 10배 빠르면 이길 수 있음
 - 주기억 장치의 속도가 제어 기억 장치의 속도와 비슷해짐으로써 CISC의 해독으로 인한 손실이 더 커짐

❖ CISC와 RISC 특징 비교

표 4-5 CISC와 RISC의 특징

CISC	RISC
하드웨어를 강조한다.	소프트웨어를 강조한다.
명령어 크기와 형식이 다양하다.	명령어 크기가 동일하고 형식이 제한적이다.
명령어 형식이 가변적이다.	명령어 형식이 고정적이다.
레지스터가 적다.	레지스터가 많다.
주소 지정 방식이 복잡하고 다양하다.	주소 지정 방식이 단순하고 제한적이다.
마이크로 프로그래밍(CPU)이 복잡하다.	컴파일러가 복잡하다.
프로그램 길이가 짧고 명령어 사이클이 길다.	모든 명령어는 한 사이클에 실행되지만 프로그램의 길이가 길다.
파이프 라인이 어렵다.	파이프 라인이 쉽다.

❖ RISC 기술의 기능적인 이점에도 CISC 시스템을 무너뜨리지는 못한 이유

- 첫째, 이전 버전과 호환성 문제와 소프트웨어에 수십억 달러를 투자한 인텔 계열 회사들 때문
- 둘째, 인텔이 CISC 아키텍처에도 RISC 아이디어를 사용할 수 있었기 때문
 - 인텔 CPU에는 486부터 RISC 코어 포함
 - RISC 코어는 단일 CISC 방식으로 복잡한 명령어를 해석하면서 단일 데이터 경로 사이클에서 가장 단순한(보통 가장 일반적인) 명령어 실행
 - 일반 명령어는 빠르지만 일반적이지 않은 명령어는 느림
 - 하이브리드 방식 : 순수한 RISC 설계만큼 빠르지는 않지만 전반적인 성능 향상 - 기존 소프트웨어를 수정하지 않고 실행
- CISC는 하나의 프로그램에 사용되는 명령어 개수 최소화, 명령어 사이클 개수를 희생하는 접근법
- RISC는 명령어 사이클 개수를 줄이고 프로그램당 명령어 개수에 가치 부여

❖ CISC와 RISC의 비교

표 4-6 CISC와 RISC의 비교

구분	CISC			RISC	
컴퓨터	IBM-360/168	VAX-11/780	Intel 80486	SPARC	MIPS R4000
개발 연도	1973년	1978년	1989년	1987년	1991년
명령어 개수	208개	303개	235개	69개	94개
명령어 크기	2~6바이트	2~57바이트	1~11바이트	4바이트	4바이트
범용 레지스터	16개	16개	8개	40~250개	32개
제어 메모리	420K비트	480K비트	246K비트	-	-
캐시 크기	64K바이트	64K바이트	8K바이트	32K바이트	128K바이트

□ 현대 컴퓨터 시스템의 주요 설계 원칙

- 모든 명령어는 하드웨어가 직접 실행한다.
- 어떤 명령어가 시작되었을 때 최대 효율을 발휘하는가?
- 명령어는 쉽게 해석할 수 있어야 한다.
- 읽기와 쓰기만 메모리를 참조하여야 한다.
- 많은 레지스터를 제공해야 한다.



Thank You

