2021 컴퓨터구조 과제 1

다음의 내용을 위한 보고서를 제출하시오. 보고서 양식은 자유로 하되 반드시 **PDF 파일**로 제출하도록 하시오. 다른 형식으로 제출할 경우 감점(획득한 점소의 5%) 이 있음.

1. 다음의 조합 논리회로를 설계하라. 단, NAND 게이트만을 이용하여 작성하라.

$$F(x, y, z, w) = \sum (0, 2, 4, 7, 8, 10)$$
$$d(x, y, z, w) = \sum (5, 6)$$

- 2. 세개의 입력 X, Y, Z와 한 개의 출력 F를 갖는 조합논리회로를 설계하라. 이 논리회로의 세 입력 중 인접한 입력과 같은 값인 경우에 출력이 1이 되며, 그렇지 않은 조합은 0이 된다. 예를 들어, 입력조합 XYZ=000은 인접한 입력 X와 Y 또는 Y와 Z가 같은 값인 0이므로 출력은 1이된다. 또, 입력조합 XYZ=001은 입력 X와 Y가 같은 값을 가져 출력이 1이된다. 반면, 입력조합 XYZ=010은 입력 X와 Y가 서로 다른 값이고, Y와 Z도 서로 다른 입력값이므로 출력은 0이된다. 단, NAND 게이트만을 이용하여 작성하라.
- 3. 2-비트 이진 다운 카운트를 설계하라. 즉, $11 \longrightarrow 10 \longrightarrow 01 \longrightarrow 00 \longrightarrow \cdots$ 와 같이 카운트된다. 한 개의 외부 입력 x의 값이 1인 경우에 카운트를 하고, 0인 경우에는 카운트를 멈춘다. 이 이진 카운트의 별도 외부 출력은 없으며, 카운트 설계를 위해 D 플립-플롭을 사용한다.
- 4. 2-비트 이진 다운 카운트를 설계하라. 즉, $11 \longrightarrow 10 \longrightarrow 01 \longrightarrow 00 \longrightarrow \cdots$ 와 같이 카운트된다. 한 개의 외부 입력 x의 값이 1인 경우에 카운트를 하고, 0인 경우에는 카운트를 멈춘다. 이 이진 카운트의 별도 외부 출력은 없으며, 카운트 설계를 위해 D 플립-플롭을 사용한다.
- 5. 2-비트 이진 카운트를 설계하라. 한 개의 외부 입력 x의 값이 1인 경우에 카운트를 하고, 0인 경우에는 카운트를 멈춘다. 이 이진 카운트의 별도 외부 출력은 없으며, 카운트 설계를 위해 T 플립-플롭을 사용한다.
- 6. 레지스터의 길이가 16 비트인 시스템에서 아래와 같이 16 비트 값이 저장되어 있는 두 레지스터 R1, R2를 대상으로 덧셈을 했을 때 오버플로가 발생했다면 그 근거를 간단히 설명하고, 그렇지 않다면 덧셈 결과를 적으라. 단, 음수 표현을 위해 2의 보수 표기법을 사용한다고 가정하자.
 - (a) R1=0x7FFF, R2=0x8FFF(2점)
 - (b) R1=0x8000, R2=0xFFFF(2점)
- 7. 십진수 -7.5와 +2.0을 국제표준화기구 IEEE에서 정한 32-비트 표준에 맞게 각각 표현을 하여라.
- 8. 다음 쪽에 제시된 자료는 교재의 'simple computer'의 명령어 사이클을 위한 마이크로연산들을 나타낸 것이다. 레지스터 DR과 PC를 위한 제어 논리회로를 작성하라.

2021 컴퓨터구조 과제 1

```
R T_0 : AR \leftarrow PC
Fetch
                            R T_1 : IR \leftarrow M[AR], PC \leftarrow PC+1
Decode
                            R'T_2: D_0..., D_7 \leftarrow \text{Decode } IR(12-14), AR \leftarrow IR(0-11), I \leftarrow IR(15)
Indirect
                            D_7IT_3:AR-M(AR)
Interrupt:
     T_0' T_1' T_2' (IEN)(FGI+FGO): R \leftarrow 1
                            RT_0: AR \leftarrow 0, TR \leftarrow PC
                            RT_1: M[AR] \leftarrow TR, PC \leftarrow 0
                            RT_2: PC \leftarrow PC+1, IEN \leftarrow 0, R \leftarrow 0, SC \leftarrow 0
Memory-reference:
AND
                            D_0 T_4 : DR \leftarrow M[AR]
                            D_0T_5:AC \leftarrow AC \land DR, SC \leftarrow 0
ADD
                            D_1T_4:DR \leftarrow M[AR]
                            D_1T_2:AC \leftarrow AC+DR, E \leftarrow C_{out}, SC \leftarrow 0
LDA
                            D_2T_4:DR \leftarrow M[AR]
                            D_2T_5:AC \leftarrow DR, SC \leftarrow 0
STA
                            D_1T_4: M[AR] \leftarrow AC, SC \leftarrow 0
BUN
                            D_4T_4:PC \leftarrow AR, SC \leftarrow 0
BSA
                            D_5 T_4 : M[AR] \leftarrow PC, AR \leftarrow AR+1
                            D_5 T_5 : PC \leftarrow AR, SC \leftarrow 0
ISZ
                            D_6 T_4 : DR \leftarrow M[AR]
                            D_6 T_5 : DR \leftarrow DR + 1
                            D_6 T_6 : M[AR] \leftarrow DR, if (DR = 0) then (PC \leftarrow PC + 1), SC \leftarrow 0
Register-reference:
                            D_7I'T_3 = r (common to all register-reference instructions)
                            IR(i) = B_i (i = 0, 1, 2, ..., 11)
                            r:SC \leftarrow 0
                            rB_{11}:AC \leftarrow 0
CLA
                            rB_{10} : E \leftarrow 0
CLE
                            rB_0: AC \leftarrow AC
CMA
                            rB_e : E \leftarrow E
CME
                            rB_r: AC \leftarrow \operatorname{shr} AC, AC(15) \leftarrow E, E \leftarrow AC(0)
CIR
                            rB_0: AC \leftarrow shlAC, AC(0) \leftarrow E, E \leftarrow AC(15)
CIL
                            rB_c: AC \leftarrow AC+1
INC
                            rB_i: If (AC(15)=0) then (PC \leftarrow PC+1)
SPA
                            rB_s: If (AC(15)=1) then (PC \leftarrow PC+1)
SNA
                            rB_i: If (AC=0) then (PC \leftarrow PC+1)
SZA
                            rB_i: If (E=0) then (PC \leftarrow PC+1)
SZE
                            rB_0: S \leftarrow 0
HLT
Input-output:
                            D_7IT_3 = p (common to all input-output instructions)
                            IR(i) = B_i (i = 6, 7, 8, 9, 10, 11)
                           p:SC \leftarrow 0
                           pB_{11}: AC(0-7) \leftarrow INPR, FGI \leftarrow 0
INP
                           pB_{i0}: OUTR \leftarrow AC(0-7), FGO \leftarrow 0
OUT
                           pB_a: If (FGI=1) then (PC \leftarrow PC+1)
SKI
                           pB_s: If (FGO=1) then (PC \leftarrow PC+1)
SKO
                           pB_r : IEN \leftarrow 1
ION
IOF
                           pB_n : IEN \leftarrow 0
```