2010 University/College IC Design Contest

Cell-Based IC Design Category for Graduate Level

Gauss-Seidel Iteration Machine

1.問題描述

請完成一 Gauss-Seidel Iteration Machine(**後文以 GSIM 表示**)的電路設計來求出多元線性聯立方程式(Linear Equation)之解。線性方程式如(1)所示，矩陣 **A**、**B** 為已知之整數值，待求矩陣 **X** 之解。圖一為 GSIM 電路之方塊圖，其功能為：使用本電路將不同矩陣 **B** 的數值按照 $b_1, b_2, \ldots, b_{16}$ (本題 N 值固定為 16)的順序輸入，經過 GSIM 計算後求得矩陣 **X** 的值，再按照 $x_1, x_2, \ldots, x_{16}$ 的順序輸出計算後的結果，其中，矩陣 **B** 的數值為 16bits 整數值，取二的補數(2'S Complement，後文以 2'SC 表示)來表示，矩陣 **X** 的數值為 32bis，其整數與小數各佔 16bits，採 2'SC 表示。有關 GSIM 詳細規格將描述於後。

本電路各輸入輸出信號的功能說明，請參考表一。每個隊伍必須根據下一節所給的設計規格及附錄 A 中的測試樣本完成設計驗證。

$$\text{AX=B} \longrightarrow \begin{bmatrix} a_{11} & a_{12} & \cdots & a_{1N} \\ a_{21} & a_{22} & \cdots & a_{2N} \\ \cdots & \cdots & \cdots & \cdots \\ a_{N1} & a_{N2} & \cdots & a_{NN} \end{bmatrix} \begin{bmatrix} x_1 \\ x_2 \\ \cdots \\ x_N \end{bmatrix} = \begin{bmatrix} b_1 \\ b_2 \\ \cdots \\ b_N \end{bmatrix} \qquad (1)$$



圖一、Gauss-Seidel Iteration Machine 之方塊圖

2.設計規格

2.1 系統方塊圖



圖二、系統方塊圖

2.2 輸入/輸出介面

表一 -輸入/輸出訊號

Signal Name	I/O	Width	Simple Description
clk	I	1	本系統為同步於時脈正緣之同步設計。 (註: Host 端採 clk 正緣時送資料。)
reset	I	1	高位準"非"同步(active high asynchronous)之系統重置信號。
in_en	I	1	資料輸入致能控制訊號。當 Host 端有資料要輸入時，該訊號就會一直維持在 High，直到 Host 端 16 筆資料送完後，該訊號才為 Low。
b_in	I	16	線性方程式(1)式中矩陣 **B** 資料輸入的匯流排。矩陣 **B** 的資料會按照 $b_1, b_2, \ldots, b_{16}$ 的順序輸入，輸入的資料為 16bits 整數，採 2'SC 表示。
x_out	O	32	線性方程式(1)式中矩陣 **X** 資料輸出的匯流排。矩陣 **X** 的資料會按照 $x_1, x_2, \ldots, x_{16}$ 的順序輸出，輸出的資料為 32bits，其整數、小數各佔 16bits，採 2'SC 表示。
out_valid	O	1	輸出資料有效之控制訊號。當為 High 時，表示目前輸出的資料為有效的；反之，當為 Low 時，表示目前輸出資料為無效的，即不被採用。

2.3 系統描述

2.3.1 解多元線性聯立方程式之基本概念

欲求出(1)式之多元線性聯立方程式之解，方法眾多，例如: 利用反矩陣公式、高斯(Gaussian)消去法、Jacobi Iteration、Gauss-Seidel Iteration 等方法求解，前兩種解法只適合小矩陣之計算，速度慢又不適合作硬體，後兩者則是採用疊代的方法，用疊代法不僅可以計算大型矩陣且非常適合作硬體。

2.3.2 Gauss-Seidel Iteration Machine 功能描述

將多元線性聯立方程式(1)式展開後，如(2)式所示。

$$\begin{aligned} a_{11}x_1 + a_{12}x_2 + \cdots + a_{1N}x_N &= b_1 \\ a_{21}x_1 + a_{22}x_2 + \cdots + a_{2N}x_N &= b_2 \\ &\vdots \\ a_{N1}x_1 + a_{N2}x_2 + \cdots + a_{NN}x_N &= b_N \end{aligned} \tag{2}$$

欲求$x_1, x_2, \ldots, x_N$的值，可以將(2)式整理成(3)式，在(3)式中所謂x_2^1是指疊代第一次的 x_2 值，其值可以用等號右邊的式子求得。注意：等號右邊式子，一部分 x 是由該次疊代出之新的 x 值，另外一部分則是由前一次疊代出的 x 值，此乃 Gauss-Seidel Iteration 的特性。由於(3)式只是第一次疊代展開的式子，因此在此所謂的"前一次疊代的 x 值"就是初始值。例如，式中所謂的x_3^0是指x_3在疊代之前所設定的初始值，其餘類似的符號皆依此類推。

$$\begin{aligned} x_1^1 &= \frac{1}{a_{11}}(b_1 - a_{12}x_2^0 - \cdots - a_{1N}x_N^0) \\ x_2^1 &= \frac{1}{a_{22}}(b_2 - a_{21}x_1^1 - a_{23}x_3^0 - \cdots - a_{2N}x_N^0) \\ &\vdots \\ x_N^1 &= \frac{1}{a_{NN}}(b_N - a_{N1}x_1^1 - a_{N2}x_2^1 - \cdots - a_{NN-1}x_{N-1}^1) \end{aligned} \tag{3}$$

事實上，Gauss-Seidel Iteration 就是將(3)式作相同的動作數次的疊代，其行為如(4)式所示，反覆地疊代數次後，即可將所有待求的 x 值收斂在某一個值，該 x 值即為所求，本題就是要參賽者將(4)式實現出來，製作出 GSIM 電路。

$$x_i^{k+1} = \frac{1}{a_{ii}}\left[b_i - \sum_{j=1}^{i-1} a_{ij} x_j^{k+1} - \sum_{j=i+1}^{N} a_{ij} x_j^{k} \right] \qquad (4)$$

註：

1. 矩陣 X 之初值，由參賽者自行決定，例如：$X^0 = \begin{bmatrix} x_1^0 \\ x_2^0 \\ \vdots \\ x_N^0 \end{bmatrix} = \begin{bmatrix} b_1/a_{11} \\ b_2/a_{22} \\ \cdots \\ b_N/a_{NN} \end{bmatrix}$。

2. 輸入訊號 b 格式：

3. 輸出訊號 x 格式：



4. (4)式中的 a_{ij} 的值即為(1)式矩陣 A 的值，該矩陣 A 為固定的整數值，本題主辦單位已規定 N=16，因此矩陣 A 為 16x16 之矩陣，其值如下(5)式所示。

$$A = \begin{bmatrix}
20 & -13 & 6 & -1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\
-13 & 20 & -13 & 6 & -1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\
6 & -13 & 20 & -13 & 6 & -1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\
-1 & 6 & -13 & 20 & -13 & 6 & -1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\
0 & -1 & 6 & -13 & 20 & -13 & 6 & -1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\
0 & 0 & -1 & 6 & -13 & 20 & -13 & 6 & -1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\
0 & 0 & 0 & -1 & 6 & -13 & 20 & -13 & 6 & -1 & 0 & 0 & 0 & 0 & 0 & 0 \\
0 & 0 & 0 & 0 & -1 & 6 & -13 & 20 & -13 & 6 & -1 & 0 & 0 & 0 & 0 & 0 \\
0 & 0 & 0 & 0 & 0 & -1 & 6 & -13 & 20 & -13 & 6 & -1 & 0 & 0 & 0 & 0 \\
0 & 0 & 0 & 0 & 0 & 0 & -1 & 6 & -13 & 20 & -13 & 6 & -1 & 0 & 0 & 0 \\
0 & 0 & 0 & 0 & 0 & 0 & 0 & -1 & 6 & -13 & 20 & -13 & 6 & -1 & 0 & 0 \\
0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & -1 & 6 & -13 & 20 & -13 & 6 & -1 & 0 \\
0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & -1 & 6 & -13 & 20 & -13 & 6 & -1 \\
0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & -1 & 6 & -13 & 20 & -13 & 6 \\
0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & -1 & 6 & -13 & 20 & -13 \\
0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & -1 & 6 & -13 & 20
\end{bmatrix} \qquad (5)$$

當參賽同學設定完初值後，便可開始用(4)式進行 Gauss-Seidel 疊代，整個疊代流程如圖三所示，最後疊代到該 x 值收斂或參賽者滿意的疊代次數(例如: 30 次)後再輸出。



圖三、GSIM 電路疊代流程

2.4 GSIM 電路時序規格



圖四、GSIM 電路時序圖

1. T1 時間點，GSIM 電路初始化，reset 一個 Cycle 的時間。

2. T2 時間點，Host 端開始送出第一筆訊號"b_1"，in_en 在送訊號期間都會維持在 High，直到 Host 端送完 16 筆訊號後(i.e. T3 時間點)，in_en 立即拉為 Low。Host 端沒有送訊號期間，b_in 會一直維持在高阻抗 (High Impedance)，in_en 維持在 Low。注意，Host 端送訊號至 GSIM 電路，其延遲時間固定為 1ns。

3. Host 端花了連續 16 個 Cycle 時間傳送訊號 $b_1, b_2, \ldots, b_{16}$ 後，隨即開始進行 Gauss-Seidel Iteration 運算，Iteration 次數由參賽者自行判斷與決定。

4. T4 時間點，Host 端開始接收 Gauss-Seidel Iteration 運算完之第一筆訊號"x_1"，此時將 out_valid 拉為 High 表示 x_out 輸出之值是有效的(Valid)，直到 T5 時間點，共接收 16 筆資料後，即完成整個模擬。請注意，當 x_out 沒有要作輸出時(i.e. out_valid 為 Low 時)，其值主辦單位並無限定，唯有當 out_valid 為 High 時，Host 端才會抓目前 x_out 的輸出值。

3. Execution

0. Environment

```
// for 0.13um
> source source.cshrc
// for ADFP server
> cb
```

1. RTL Simulation

在 /01_RTL/ 底下執行，可在 01_run 中利用註解選擇執行哪一筆測資。

```
> source 01_run
```

執行後會自動計算 error ratio 以及對應的 ranking，執行時間依 gate-level simulation 為準。

```
-----------------------------------------------------

So Your Error Ratio=  0.000000525964424

-----------------------------------------------------

Your Score Level: A

Congratulations! GSIM's Function Successfully!

-------------------------PASS------------------------

$finish called from file "../00_TB/testfixture1.v", line 220.
$finish at simulation time                 495750
           V C S   S i m u l a t i o n   R e p o r t
Time: 495750 ps
CPU Time:      1.340 seconds;       Data structure size:   2.8Mb
```

2. Synthesis

在 /02_SYN/ 中執行 0.13um 製程的合成

在 /02_SYN_ADFP/ 中執行 N16 製程的合成

GSIM_DC.sdc 僅可修改 clock period 部分

```
> source 02_run
```

Syn.tcl 可自行修改，合成後請確認是否不含 latch 並且 Timing slack ＞0

```
Open
03_run                                                    03_run
==============================================
|          Line            |  full/ parallel  |
==============================================
|          164             |     no/auto      |
==============================================

Inferred memory devices in process
        in routine GSIM line 146 in file
                '../01_RTL/GSIM.v'.
===============================================================================
|    Register Name     |    Type    | Width | Bus | MB | AR | AS | SR | SS | ST |
===============================================================================
|       x_r_reg        | Flip-flop  |  512  |  Y  | N  | Y  | N  | N  | N  | N  |
|       b_r_reg        | Flip-flop  |  256  |  Y  | N  | Y  | N  | N  | N  | N  |
===============================================================================

Inferred memory devices in process
        in routine GSIM line 227 in file
                '../01_RTL/GSIM.v'.
===============================================================================
|    Register Name     |    Type    | Width | Bus | MB | AR | AS | SR | SS | ST |
===============================================================================
|       state_reg      | Flip-flop  |   2   |  Y  | N  | Y  | N  | N  | N  | N  |
|       count_reg      | Flip-flop  |   9   |  Y  | N  | Y  | N  | N  | N  | N  |
===============================================================================
Statistics for MUX_OPs
=====================================================
| block name/line  | Inputs | Outputs | # sel inputs |
=====================================================
|     GSIM/24      |   16   |   32    |      4       |
=====================================================
Presto compilation completed successfully. (GSIM)
Elaborated 1 design.
```

```
clock clk (rise edge)                          1.50       1.50
clock network delay (ideal)                    0.50       2.00
clock uncertainty                             -0.10       1.90
x_r_reg_15__31_/CP (DFCNQD1BWP16P90)           0.00       1.90 r
library setup time                            -0.02       1.88
data required time                                       1.88
-------------------------------------------------------------
data required time                                       1.88
data arrival time                                       -1.88
-------------------------------------------------------------
slack (MET)                                              0.00
```

3. Gate-Level Simulation

/03_GATE/ 底下執行 0.13um 製程的 Gate-Level Simulation

/03_GATE_ADFP/ 底下執行 N16 製程的 Gate-Level Simulation

```
> source 03_run
```

請在 testbench 調整對應 clock period，模擬時務必確認 SDF 有正確 annotate

```
***    tsdf_annotate() version 1.2R
***    SDF file: "../02_SYN_ADFP/GSIM_syn.sdf"
***    Annotation scope: test.GSIM
***    No MTM selection argument specified
***    No SCALE FACTORS argument specified
***    No SCALE TYPE argument specified
***    MTM selection defaulted to "TOOL_CONTROL":
            (+maxdelays compiled, MAXIMUM delays selected)
***    SCALE FACTORS defaulted to "1.0:1.0:1.0":
***    SCALE TYPE defaulted to: "FROM_MTM"
***    Turnoff delay: "FROM_FILE"
***    Approximation (mipd) policy: "MAXIMUM"

***    SDF annotation begin: Thu Apr  2 21:50:21 2026


SDF Info: +pulse_r/100, +pulse_e/100 in effect

       Total errors: 0
       Total warnings: 0
***    SDF annotation completed: Thu Apr  2 21:50:21 2026
```

4.評分標準

RTL(40%) :

(a) 30%: RTL 模擬通過所有測資，且每筆測資誤差值 $E^2 < 0.000001$ (Level A)。

(b) 10%: RTL 模擬通過隱藏測資。

其中誤差值算法如下:

$$E^2 = \sum_{i=1}^{16}[\sum_{j=1}^{16} a_{ij}x_j^M - b_i]^2$$

Synthesis (40%): gate level 模擬通過所有測資，且

(a) 10% : 通過隱藏測資。

(b) 20% : AT score $< 1.0 \times 10^8$ 。

(c) 10% : AT score $< 1.0 \times 10^7$ 。

AT score 算法為 : Total cell area ∗ Total execution time(ns) (tb1 + tb2 + … + tb5)





※ **To obtain the full 40% score for RTL and Synthesis, all hidden testbenches must achieve Rank A. If only some test patterns reach Rank A, the score will be proportionally reduced.**

Ranking (15%): AT ranking with other competitions.

Note that there will be hidden testbenches. Ranking score will be 0% if both public patterns and hidden patterns are not all Rank A.

Report (report.pdf, 5%, limited to five pages):

1. AT score
   - i. Area: total cell area (screenshot)
   - ii. Timing: total execution time (tb1 + tb2 + … + tb5)
2. Design Methodology
   - i. Algorithm, Hardware Architecture….
   - ii. How do you improve your AT score
3. Difference between 0.13μm technology and 16nm ADFP
   - i. Area comparison
   - ii. Timing comparison

iii. Design methodology

4. Any findings and discussions

5.繳交方式

Compress all the files into a tar.gz file and upload it to ADFP server and uploaded report.pdf to NTUCOOL

NTU Cool(only one member of each group needs to upload):

report.pdf

ADFP server :

File name: dsdxx_hw.tar.gz (xx is your group number 00~18)

- ❖ EX: dsd01_hw.tar.gz

The submitted tar.gz file should include the following files:

dsdxx/

GSIM.v

GSIM _syn.v

GSIM _syn.sdf

GSIM_syn.ddc

performance.txt

place your dsdxx_hw.tar.gz in your "Home" folder

Compress command:

```
> tar -zcvf dsdxx_hw.tar.gz dsdxx/
```

Deadline: 2025/05/03 23:59

※Late submission is not allowed