

Software Requirements Specifications (SRS)

For the product

SoC Tracking

DOCUMENT MANAGEMENT

Revision	Date	Description
AA	01/02/2026	Initialisation
AB	31/08/2026	Mise à jour kernel Harris

CITED DOCUMENTS

Reference	Revision	Index	Description

Content

1.	Lexical	3
2.	FPGA image processing	3
2.1.	[PL-IP-000] Source Vidéo mémoire [1]	3
2.2.	[PL-IP-001] Source Vidéo TPG [1]	3
2.3.	[PL-IP-002] Sélection de source vidéo init [1].....	3
2.4.	[PL-IP-003] Sélection de source vidéo à chaud [2]	3
2.5.	[PL-IP-004] Architecture filtre à convolution [1].....	3
2.6.	[PL-IP-005] Standards de transferts [1]	3
2.7.	[PL-IP-006] Filtre gaussien [1]	3
2.8.	[PL-IP-007] Filtre Harris [1]	4
2.9.	[PL-IP-008] Filtre Harris binarisation [1]	4
2.10.	[PL-IP-009] Filtre Harris seuillage paramétrable [1]	4
2.11.	[PL-IP-010] Filtre Harris retour de données [2]	4
2.12.	[PL-DISP-001] Overlay [1]	4
2.13.	[PL-DISP-002] Affichage écran VGA [1].....	5
2.14.	[PL-DISP-003] Mode d'affichage [2]	5
3.	SoC	5
3.1.	[PS-001] Mise en mémoire manuelle pattern [1]	5
3.2.	[PS-002] Mise en mémoire automatique pattern [2]	5
3.3.	[PS-003] Retour de données UART [2].....	5

1. Lexical

Requirement priority levels

- 1: Critical
- 2: Nice to have

2. FPGA image processing

2.1. [PL-IP-000] Source Vidéo mémoire [1]

Le FPGA incorpore un DMA MM2S (Memory Map To Stream) permettant la relecture d'une image de résolution 640 x 480 pixels au format RGB8bits depuis la mémoire externe DDR3 et cela avec une cadence de 60 images par seconde.

2.2. [PL-IP-001] Source Vidéo TPG [1]

Le FPGA incorpore un TPG (Test Pattern Generator) émettant une mire comportant au moins un élément dynamique (élément en mouvement)

2.3. [PL-IP-002] Sélection de source vidéo init [1]

La sélection de source vidéo est faite à l'initialisation du système

2.4. [PL-IP-003] Sélection de source vidéo à chaud [2]

La sélection de source vidéo peut être faite à chaud au moyen d'un registre dédié accessible par la partie PS du SoC.

2.5. [PL-IP-004] Architecture filtre à convolution [1]

Les filtres à convolution devront être implémenté selon l'architecture sliding window telle que représentée ci-dessous :

2.6. [PL-IP-005] Standards de transferts [1]

L'entrée ainsi que la sortie des filtres à convolution sont au standard AXI4S.

2.7. [PL-IP-006] Filtre gaussien [1]

La chaîne de traitement incorpore un premier filtre gaussien dont le kernel est de dimension 3 x 3 et dont les poids sont représentés ci-dessous :

1	2	1
2	4	2
1	2	1

Cet étage de filtre consomme la source vidéo au format 8bits grayscale (Luminance uniquement)

La sortie du filtre sera le résultat de l'opération : $(\sum_{k=0}^n k * p_k)/16$ où p_k est la valeur du pixel dans le voisinage du kernel et k représente le poids associé.

2.8. [PL-IP-007] Filtre Harris [1]

La chaîne de traitement incorpore un second étage de filtre dont le kernel est de dimension 3 x 3 et dont les poids sont représentés ci-dessous :

0	-1	0
-1	4	-1
0	-1	0

La sortie du filtre sera le résultat de l'opération : $\sum_{k=0}^n k * p_k$ où p_k est la valeur du pixel dans le voisinage du kernel et k représente le poids associé.

2.9. [PL-IP-008] Filtre Harris binarisation [1]

La chaîne de traitement incorpore un dernier étage de binarisation produit par seuillage de la sortie du filtre de Harris. La sortie de filtre sera de 0 lorsque la valeur en entrée est inférieure au seuil et de 1 lors la valeur est supérieure ou égale à la valeur de seuil.

2.10. [PL-IP-009] Filtre Harris seuillage paramétrable [1]

La valeur du seuil de l'étage de binarisation est paramétrable à chaud (en fonctionnement) et est accessible par la partie PS du SoC.

2.11. [PL-IP-010] Filtre Harris retour de données [2]

La réponse maximale en sortie du filtre de Harris doit être mise à disposition dans un groupe de registres accessibles par la partie PS du SoC. Cette valeur maximale est mise à jour à chaque image. Le contenu des registres et les offsets associés sont décrits ci-dessous :

Offset	Contenu	Valeur type
0x00	32bits Valeur de réponse maximale	52000
0x04	32bits Coordonnée X	620
0x08	32bits Coordonnée Y	410

2.12. [PL-DISP-001] Overlay [1]

Le flux vidéo brut ainsi que le flux vidéo sortant de la chaîne de traitement peuvent être fusionnés afin de créer un overlay ; si la sortie du filtre de harris vau « 1 » alors la valeur du pixel dans l'image brute est remplacée par une couleur forte (cyan, vert, rouge ect..)



Figure 1 : à gauche flux brut, à droite l'overlay

2.13. [PL-DISP-002] Affichage écran VGA [1]

Le FPGA doit permettre d'afficher un flux vidéo sortant sur un écran compatible VGA 640 x 480 @ 60

2.14. [PL-DISP-003] Mode d'affichage [2]

L'affichage sur écran VGA doit supporter les modes suivants :

Type mode	Affichage
A	Image naturelle sans traitement
B	Image avec overlay Harris

Le mode d'affichage est modifiable à chaud par l'action d'une écriture par la partie PS dans un registre dédié.

3. SoC

3.1. [PS-001] Mise en mémoire manuelle pattern [1]

La mise en mémoire DDR de l'image source est fait à l'initialisation du système par l'outil XSCT via la commande
 mwr x0....0 -file image.bin

3.2. [PS-002] Mise en mémoire automatique pattern [2]

La mise en mémoire DDR de l'image source est fait à l'initialisation du système par relecture d'une carte SD

3.3. [PS-003] Retour de données UART [2]

Les retours de données (cf « Filtre Harris retour de données ») sont faits sur le port UART0 avec un baudrate de 115200. L'affichage doit faire apparaître le score maximal et les coordonnées du score maximal