

Plan de validation IADT - Counter_unit

Christophe Dufaza

Table des matières

Spécifications	2
Interface	2
RTL	2
Inspection	3
I1 Interface	3
I2 Incrémentation modulo K	3
I3 Registre N-bit	3
I4 Remises à zéro synchrone et asynchrone	3
Analyse	4
A1 Synchronisation	4
A2 Forme d'onde	4
A3 Remise à zéro synchrone (restart)	4
Partie 1	5
Partie 2	5
A4 Remise à zéro asynchrone (resetn)	5
Démonstration	6
D1 Comportement par défaut	6
D2 Remise à zéro synchrone	6
D3 Remise à zéro asynchrone	6
Tests	7
T1 Signal end_counter (ILA)	7
T2 Remise à zéro synchrone (ILA)	7
T3 Remise à zéro asynchrone (ILA)	7
T4 Signal end_counter (oscilloscope)	8

Spécifications

L'unité VHDL `Counter_unit` décrit un compteur modulo K :

- $Q_0 = 0$
- $Q_{i+1} = Q_i + 1 \mod K$

Pour un signal d'horloge de période T_{clk} et *duty cycle* 50%:

- La périodicité du compteur sera $T_{modK} = K \times T_{clk}$.
- Il produira en sortie un signal `end_counter` de forme d'onde de fréquence $f_{modK} = \frac{f_{clk}}{K}$ et *duty cycle* $1/K$.

Fig. 1 illustre les pulsations pour un compteur modulo 3 avec $T_{clk} = 10$ ns, et une phase de 5 ns.




Figure 1: Pulsations d'un compteur modulo 3.

Interface

Table 1: Paramètre de l'unité `Counter_unit`.

Générique	Configuration
K	Modulo

Table 2: Ports I/O de l'unité `Counter_unit`.

Port	Type	Signal
<code>clk</code>	I	Horloge f_{clk}
<code>resetn</code>	I	nReset (asynchrone)
<code>restart</code>	I	Remise à zéro (synchrone)
<code>end_counter</code>	O	Signal modulo K f_{modK} , <i>duty cycle</i> $1/K$

RTL

Le compteur modulo K est enregistré (*registered*) dans un registre de largeur (*width*) $N = \lceil \log_2(K) \rceil$.

Fig 2 rappelle la schématique RTL du compteur modulo K .




Figure 2: Description RTL de l'unité `Counter_unit`.

Inspection

I1 Interface

Vérifier l'interface VHDL de l'entité `Counter_unit`:

- paramètre Table 1
- ports I/O Table 2

L'inspection passe si l'interface VHDL de l'entité `Counter_unit` décrit paramètre et ports I/O spécifiés.

I2 Incrémentation modulo K

Vérifier la logique représentant l'incrément modulo K du compteur $Q_i + 1 \bmod K$.

L'inspection passe si l'architecture VHDL de l'entité `Counter_unit` définit un signal combinatoire:

- représentant l'expression $Q = K - 1$, évaluée lors de la mise à jour de Q sur front d'horloge montant
- pilotant le signal de sortie `end_counter`

I3 Registre N-bit

Vérifier la largeur (*width*) du registre mémorisant la valeur du compteur.

L'inspection passe si l'architecture VHDL de l'entité `Counter_unit` enregistre la valeur modulo K du compteur dans un registre de largeur $N = \lceil \log_2(K) \rceil$.

I4 Remises à zéro synchrone et asynchrone

Vérifier les priorités des événements synchrones et asynchrones:

- le signal d'entrée asynchrone `resetn` est *prioritaire* devant le port d'entrée `restart`
- le signal d'entrée synchrone `restart` est *prioritaire* devant l'incrément synchrone du compteur

L'inspection passe si l'architecture VHDL de l'entité `Counter_unit` honore les priorités ci-dessus dans un unique bloc `process(clk, resetn)`.

Analyse

L'analyse vérifiera le comportement simulé du signal de sortie **end_counter**.

Pour ces *testbench* Vivado:

- Simuler un signal d'horloge de 100 MHz ($T_{clk} = 10$ ns), avec une phase ¹ de 5 ns.
- Paramétrer le compteur pour une périodicité de 30 ns, $K = 3$.
- Au delà des chronographes produits, les vérifications sont automatiques (assertions **assert**).

Les *instants* spécifiés dans cette analyse sont des instant *idéaux* de simulation, de durée 1 ns (l'unité temporelle par défaut pour les simulations Vivado est la nanoseconde). Les *testbench* introduiront un délai de 1 ns entre l'incrément du compteur ou sa remise à zéro sur front d'horloge montant et l'observation du signal **end_counter** (simulation A3). De même qu'entre la remise à zéro asynchrone du compteur et l'observation du signal **end_counter** (simulation A4).

A1 Synchronisation

Vérifier la synchronisation du signal **end_counter** avec la phase de l'horloge.

Pour ce *testbench* les signaux de remise à zéro **resetn** et **restart** sont désactivés.

L'analyse passe si la simulation vérifie:

- Le premier front montant du signal **end_counter** apparaît aux deuxième front d'horloge montant, à l'instant $t = 15$ ns
- Le second front montant du signal **end_counter** apparaît trois front montants plus tard, à l'instant $t = 45$ ns




Figure 3: Chronographe A1.

Fig. 3 illustre le comportement attendu.

A2 Forme d'onde

Vérifier la forme d'onde du signal de sortie **end_counter**.

Pour ce *testbench* les signaux de remise à zéro **resetn** et **restart** sont désactivés.

L'analyse passe si la simulation vérifie ²:

- La période du signal **end_counter** est 30 ns
- Le *duty cycle* de la forme d'onde est 30%

Fig. 4 illustre le comportement attendu.

A3 Remise à zéro synchrone (restart)

Vérifier la remise à zéro synchrone du compteur.

Pour ces *testbench* le signal de remise à zéro asynchrone **resetn** est désactivé.

¹Délai avant le premier front d'horloge montant.

²Par exemple en testant le signal **end_counter** toutes les 10 ns sur l'intervalle [15, 75] ns.




Figure 4: Chronographe A2.

Partie 1

Le signal **restart** est initialement désactivé, puis activé pour une durée T_{clk} :

- Lors du front d'horloge montant à $t = 65 \text{ ns}$, signal **end_counter** bas, au 2/3 d'une période

L'analyse passe si la simulation vérifie ¹³:

- En conséquence de l'activation du signal **restart** à $t = 65 \text{ ns}$, le prochain front montant du signal **end_counter** apparaît à $t = 95 \text{ ns}$, et non $t = 75 \text{ ns}$.
- Le signal est alors à nouveau synchronisé tel que $f_{modK} = \frac{f_{clk}}{3}$.




Figure 5: Chronographe A3.

Fig. 5 illustre le comportement attendu.

Partie 2

Le signal **restart** est initialement désactivé, puis activé pour une durée T_{clk} :

- Lors du front d'horloge montant à $t = 45 \text{ ns}$, c'est à dire sur un front montant du signal **end_counter**

L'analyse passe si la simulation vérifie:

- L'activation du signal **restart** sur un front montant du signal **end_counter** n'introduit aucune phase, le prochain front montant apparaît à $t = 75 \text{ ns}$

A4 Remise à zéro asynchrone (resetn)

Vérifier la remise à zéro asynchrone du compteur.

Pour ce *testbench* le signal de remise à zéro synchrone **restart** est désactivé.

Le signal **resetn** est initialement désactivé, puis activé pour une durée $T_{clk}/2$:

- Lors du front d'horloge descendant à $t = 50 \text{ ns}$, signal **end_counter** haut.

L'analyse passe si la simulation vérifie ¹⁴:

- Le signal **end_counter** est bas dès l'activation du signal **resetn** à $t = 50 \text{ ns}$.
- Le front montant suivant du signal **end_counter** apparaît à $t = 65 \text{ ns}$ et non $t = 75 \text{ ns}$.
- Le signal est alors à nouveau synchronisé tel que $f_{modK} = \frac{f_{clk}}{3}$.

Fig. 6 illustre le comportement attendu.

¹³Par exemple en testant le signal **end_counter** toutes les 10 ns sur l'intervalle $[15, 155] \text{ ns}$.

¹⁴Par exemple en testant le signal **end_counter** toutes les 10 ns sur l'intervalle $[15, 125] \text{ ns}$.




Figure 6: Chronographe A4.

Démonstration

La démonstration est effectuée sur carte cible Cora Z7 (xc7z010c1g00-1):

- Signal d'horloge 125 MHz
- Connecter le port d'entrée **resetn** au bouton BTN0
- Connecter le port d'entrée **restart** au bouton BTN1
- Connecter le signal de sortie **end_counter** à un circuit alternant l'état d'une LED

L'unité **Counter_unit** est paramétrée pour une périodicité du compteur $T_{modK} = 1$ seconde, $K = 125.10^6$.

D1 Comportement par défaut

Vérifier le comportement par défaut du circuit.

La démonstration passe si, après synchronisation avec la phase de l'horloge, la LED clignote *manifestement* avec une période de $2 \times T_{modK} = 2$ secondes, et *duty cycle* 50% (LED allumée pendant 1 seconde, éteinte pendant une seconde).

D2 Remise à zéro synchrone

Vérifier le comportement du circuit après remise à zéro synchrone (port d'entrée **restart**) du compteur.

La démonstration passe si:

- Presser puis relâcher le bouton BTN1 lorsque la LED est allumée: la remise à zéro du compteur éteint la LED, puis le clignotement reprend *au plus tard* après 1 seconde (prochain front montant du signal **end_counter**).
- Presser continuellement le bouton BTN1: le compteur est remis à zéro sur chaque front d'horloge montant, la LED demeure éteinte, le clignement reprend lorsque le bouton est relâché.

D3 Remise à zéro asynchrone

Vérifier le comportement du circuit après remise à zéro asynchrone (port d'entrée **resetn**) du compteur.

La démonstration passe si:

- Presser puis relâcher le bouton BTN0 lorsque la LED est allumée: la remise à zéro du compteur éteint la LED, puis le clignotement reprend *au plus tard* après 1 seconde (prochain front montant du signal **end_counter**).
- Presser continuellement le bouton BTN0: le compteur est remis à zéro aussi rapidement que le circuit le permet, la LED demeure éteinte, le clignement reprend lorsque le bouton est relâché.

Tests

Les tests sont effectués sur carte cible Cora Z7 (xc7z010c1g00-1):

- Signal d'horloge 125 MHz.
- Connecter le port d'entrée **resetn** au bouton BTN0.
- Connecter le port d'entrée **restart** au bouton BTN1.
- Connecter le signal de sortie **end_counter** à un circuit alternant l'état d'un port de sortie LED.

T1 Signal **end_counter** (ILA)

L'unité **Counter_unit** est paramétrée avec $K = 3$, pour une périodicité du compteur $T_{modK} = 3 \times T_{clk}$.

Le test est effectué en plaçant une sonde *debug* sur le net **LED_OBUF** connecté au port de sortie LED.

Le test passe si:

- La période du signal instrumenté **LED_OBUF** correspond à $3 \times 2 = 6$ périodes d'horloge.
- Le *duty cycle* du signal instrumenté **LED_OBUF** est 50%: LED allumée pendant 3 périodes d'horloge, éteinte pendant 3 périodes d'horloge.

T2 Remise à zéro synchrone (ILA)

L'unité **Counter_unit** est paramétrée avec $K = 3$, pour une périodicité du compteur $T_{modK} = 3 \times T_{clk}$.

Le test est effectué en plaçant des sondes *debug*:

- sur le net **BTN1_IBUF** connecté au port d'entrée **BTN1**, avec condition de déclenchement **==R** (front montant bouton).
- sur le net **LED_OBUF** connecté au port de sortie LED, avec condition de déclenchement **==1** (LED allumée)

Le *trigger* aura pour condition globale la conjonction (**AND**) des deux conditions ci-dessus (front montant bouton **BTN1** pendant que la LED est allumée).

Configurer le core ILA pour une fenêtre e.g. de 16384 échantillons ⁵ (*Window data depth*).

Activer le *trigger* (*Run trigger for this ILA core*), l'ILA est *waiting for trigger*. Presser puis relâcher le bouton **BTN1** jusqu'à déclenchement du *trigger* (l'ILA est *Idle*).

Le test passe si:

- La remise à zéro du compteur provoque l'extinction de la LED (signal instrumenté **LED_OBUF**).

T3 Remise à zéro asynchrone (ILA)

L'unité **Counter_unit** est paramétrée avec $K = 3$, pour une périodicité du compteur $T_{modK} = 3 \times T_{clk}$.

Le test est effectué en plaçant des sondes *debug*:

- sur le net **BTN0_IBUF** connecté au port d'entrée **BTN0**, avec condition de déclenchement **==R** (front montant bouton).
- sur le net **LED_OBUF** connecté au port de sortie LED, avec condition de déclenchement **==1** (LED allumée)

⁵Une fenêtre élargie facilitera le déclenchement du *trigger*.

Le *trigger* aura pour condition globale la conjonction (**AND**) des deux conditions ci-dessus (front montant bouton BTN0 pendant que la LED est allumée).

Configurer le core ILA pour une fenêtre e.g. de 16384 échantillons.

Activer le *trigger* (*Run trigger for this ILA core*), l'ILA est *waiting for trigger*. Presser et relâcher le bouton BTN0 jusqu'à déclenchement du *trigger* (l'ILA est *Idle*).

Le test passe si:

- La remise à zéro du compteur provoque l'extinction de la LED (signal instrumenté LED_OBUF).

T4 Signal end_counter (oscilloscope)

L'unité Counter_unit est paramétrée avec $K = 125 \cdot 10^6$, pour une périodicité du compteur $T_{modK} = 1$ seconde.

Connecter un canal d'entrée CH de l'oscilloscope au port de sortie LED.

Le test passe si:

- On observe sur le canal CH de l'oscilloscope un signal de fréquence $\frac{f_{modK}}{2} = \frac{1}{2}$ MHz et *duty cycle* 50%.
- Lorsque le signal CH est haut (LED est allumée), presser le bouton BTN1 passe le signal CH à l'état bas (LED éteinte).
- Relâcher le bouton BTN1 restaure le signal de fréquence 0.5 MHz sur le canal CH.