# Micropipeline: Delay

```
room.audience.map(p => self.greet(p))
```

# Package: delayPack

```
package delayPack is
   COMPONENT n_delay
            GENERIC (n : positive := 10);
            PORT ( n_del_in : IN std_logic;
                 n_del_out : OUT std_logic);
   end COMPONENT:
   COMPONENT delay
            PORT ( del_in : IN std_logic;
                  del_out : OUT std_logic);
   end COMPONENT;
   CONSTANT delayTime: time;
end delayPack;
package body delayPack is
   CONSTANT delayTime : time := 1 ns;
end delayPack;
```

# **Entity**

## Architektur: Funktionale Simulation

```
ARCHITECTURE timesim OF n_delay IS
SIGNAL intsig_delay : std_logic_vector(
   n DOWNTO 0);
begin
   gen_delays:
    FOR i IN (n) DOWNTO 1 GENERATE
   delay_instance: delay
     PORT MAP (
         del_in => intsig_delay(i),
         del_out => intsig_delay(i-1)
         ):
    end generate gen_delays;
    intsig_delay(n) <= n_del_in;</pre>
   n_del_out <= intsig_delay(0);</pre>
end timesim;
                                       4日 > 4周 > 4 至 > 4 至 > 一至。
```

#### Architektur: Funktionale Simulation

```
ENTITY delay IS
    PORT (    del_in : IN std_logic;
         del_out : OUT std_logic);
end delay;

ARCHITECTURE arch OF delay IS
begin
    del_out <= del_in AFTER delayTime;
END arch;</pre>
```

#### **Testbench**

```
60 ns 70 ns 80 ns 99 ns 100 ns 110 ns 120 ns 130 ns
```

```
ARCHITECTURE arch of func_tb is
SIGNAL in_sig, out_sig : std_logic;
BEGIN
 delay_instance : n_delay
   PORT MAP (in_sig, out_sig);
   in_sig <= '0',
             '1' after 60 ns,
             '0' after 120 ns;
END arch;
```

#### Problem!

Verzögerung mit after wird wegoptimiert!

#### Idee!

- Verwende anstatt dem für die funktionale Simulation erstellten delay eine Lookup-Table (LUT).
- Wähle die Funktion Buffer, welche nach kurzer Verzögerung das Eingabe - Signal weiterleitet.

#### Es funktioniert!

Verzögerung wird nicht mehr optimiert.

#### Aber!

- ▶ Jeder Synthetisierungsvorgang erzeugt andere Verzögerungszeiten! → PFUI!
- Die Platzierung der Lookup-Tables auf dem Board ist nicht deterministisch.
- ▶ Unterschiede in der Länge der Verbindungsleitungen erzeugen unterschiedliche Verzögerungszeiten.

#### Lösung!

- Relative Location Constraints (RLOC)!
- Erzwinge relative Lage der Komponenten.


```
ARCHITECTURE deterministic OF n_delay IS
SIGNAL intsig_delay : std_logic_vector(
   n DOWNTO 0):
ATTRIBUTE RLOC : string;
ATTRIBUTE syn_hier : string;
ATTRIBUTE syn_hier OF deterministic :
   ARCHITECTURE IS "hard";
ATTRIBUTE xc_use_xmodule: boolean;
ATTRIBUTE xc_use_keep_hierarchy OF deterministic :
   ARCHITECTURE IS true;
```

```
BEGIN n_delay:
FOR i IN (n) DOWNTO 1 GENERATE
 CONSTANT param : natural :=
     ((n-i)) \mod 2;
 CONSTANT row : natural :=
     ((n-i)/4) \mod 2;
 CONSTANT column : natural :=
     (n-i)/4 + (param - row);
 CONSTANT rloc_str : string :=
     "X" & itoa(row) & "Y" & itoa(column);
 ATTRIBUTE RLOC of lut_instance :
     LABEL IS rloc_str;
```

rloc\_str: X0Y0,X0Y1,X0Y0,X0Y1,X1Y0,X1Y1,...

```
BEGIN
  lut_instance: LUT1
   GENERIC MAP (
      INIT => "0000000000000010"
        -- Buffer 10
   PORT MAP (
     0 => intsig_delay(i),
     I0 => intsig_delay(i-1)
     ):
END GENERATE;
intsig_delay(0) <= n_del_in;</pre>
n_del_out <= intsig_delay(n);</pre>
END deterministic;
```

# Timing - Simulation



- 1. Manuelles Platzieren und Verbinden von Elementen
- Sondieren von internen Zuständen an beliebigen Stellen der Schaltung
- 3. Downloaden von generierten Bit-Dateien auf das Gerät
- 4. Kompletter Designvorgang von Hand möglich.

