МГТУ им. Н.Э. Баумана

Дисциплина электроника Лабораторный практикум №7

по теме: «Полевые транзисторы»

Работу выполнил: студентка группы ИУ7-34Б Ильченко Ева

Работу проверил:


Цель практикума

Получить навыки в использовании базовых возможностей программы Microcap и знания при исследовании и настройке усилительных, ключевых и логических устройств на биполярных и полевых транзисторах.


Эксперимент 7

Характеристики полевого транзистора.

В режиме DC определим переходные (зависимость выходного тока от входного напряжения) характеристики полевого транзистора с управляющим n – переходом (nJFET), собрав соответствующую схему



Puc. 1 Схема транзистора для получения переходных характеристик



Puc.2 Настройка DC Analysis




Рис.3 Переходная характеристика

Определим, при каких напряжениях на затворе запирается JFET, для этого возьмем напряжение, которое соответствует току 0.1 от начального тока стока и получим -1.884 В.




Рис.4 Напряжение, при котором запирается транзистор

По передаточной характеристике транзистора с управляющим n – переходом (JFET) определить напряжение отсечки, начальный ток стока и максимальную крутизну транзистора. Сравнить крутизну транзистора с расчетным значением по формуле.

Начальный ток стока из Рис.4 равен 4.192 мА, напряжение отсечки найдём при напряжении, когда ток примерно в 100 раз меньше тока стока и получим -2.416 В




Рис.5 Напряжение, при котором запирается транзистор

Максимальную крутизну транзистора найдём в точках, близких к нулю Smax = dlc/dUзи = 7.891 мкА / 3.432 мВ = 2.30 мА/В






Рис.6 Вычисление максимальной крутизны

Теоретическое максимальное значение крутизны Smax = 2 * Ihaч / Uotc = 2 * 4.192 мA / 2.416 B = <math>3.47 mA/B. Данное значение отличается на (3.47 - 2.30) / 2.30 * 100% = 51% от полученного на графике

Для JFET транзистора выведу выходные характеристики (зависимость выходного тока от выходного напряжения при постоянном напряжении на затворе) используя Vds vs. ld/ - Plot.



Puc.7 Vds vs. Id/ - Plot



Puc.8 Выходная характеристика nJFET

Посчитаю сопротивление стока в рабочей точке: Rd = (Eпит — Upt) / Rd = (10 - 5) / 0.0042 = ~1190 Ом, выбрав рабочую точку посередине нагрузочной прямой




Рис.9 Нагрузочная прямая

Соберу схему усилителя на транзисторе JFET с рассчитанным сопротивлением стока и напряжением затвора Vgs, подам сигнал с амплитудой 0.1 В и с частотой 9 кГц.








Рис.10-11 Схема усилителя


Через Transient Analysis посчитаю каскад усиления, который будет равен 0.5 / 0.02 = 25 (высоту верхней синусоиды делим на высоту нижней)






Puc.12-13 Transient Analysis

В режиме DC определим переходные (зависимость выходного тока от входного напряжения) характеристики pMOS транзистора, собрав соответствующую схему



Puc. 14 Схема транзистора для получения переходных характеристик



Puc.15 Настройка DC Analysis






Рис.16 Переходная характеристика pMOS

Для MOS транзистора выведу выходные характеристики (зависимость выходного тока от выходного напряжения при постоянном напряжении на затворе) используя Vds vs. Id/ - Plot.



Puc.17 Vds vs. Id/ - Plot



Puc.18 Выходная характеристика pMOS

Посчитаю сопротивление стока в рабочей точке: Rd = (Eпит — Upt) / Rd = (20 - 10) / 9 = ~1.1 Ом, выбрав рабочую точку посередине нагрузочной прямой




Рис.19 Нагрузочная прямая

Соберу схему ключа на транзисторе MOS, подам импульс амплитудой Vgs и длительностью 2 мкс, сопротивление было увеличено до 3 Ом для нормальной работы ключа, в данном случае напряжение < 1.5 В соответствует логическому нулю.





Рис. 20 Схема ключа



Puc.21-22 Transient Analysis

Эксперимент 8

Комплементарные схемы. Инвертор на основе КМОП ключа.

Соберу схему КМОП цифрового ключа и подам на вход последовательность прямоугольных импульсов






Рис.23-24 Схема ключа







Puc.25-26 Transient Analysis

Оценю быстродействие данной комплементарной пары, рассчитав задержку Тзад = (t10+t01)/2, где t10 - задержка перехода из 1 в 0; t01 – задержка перехода из 0 в 1 по уровню 0,5.

$$t10 = 2.166 - 2.084 = 82$$
 нс
 $t01 = 1.146 - 1.066 = 80$ нс
Тзад = $(t10+t01)/2 = 81$ нс




Puc.27-28 Расчет t01



Puc.29-30 Расчет t10

Получу переходные характеристики, увеличив напряжение до 10 В







Рис.31-33 Переходные характеристики

Комплементарные схемы функционируют с электрическим напряжением только в моменты переключения, а в статическом состоянии их потребление энергии практически отсутствует. Такие схемы находят широкое применение в мобильных устройствах благодаря своему низкому энергопотреблению, что позволяет интегрировать больше логических элементов на одном чипе. Кроме того, они способны работать в широком диапазоне напряжений и отличаются высокой устойчивостью к внешним помехам.

Соберу стенд для исследования работы логического элемента 2И-НЕ на полевых транзисторах NMOS и PMOS






Рис.34-36 Элемент И-НЕ на полевых транзисторах



Рис.37 Элемент И-НЕ в схемотехнике

Эксперимент 9

Устройство ячейки триггера статической памяти.

Соберу схему учебного триггера на элементах NMOS с последовательностями импульсов на входах S и R. И получу следующие графики

