

# 大规模并行处理器编程

实践导向（第 5 版）

Wen-mei W. Hwu、David B. Kirk、Izzat El Hajj 著

中文学习译稿

非官方个人学习版本

原书版权归 Elsevier Inc. 及相关权利人所有

2026 年 8 月 24 日

# 译稿说明

本译稿以原书第五版为底本，目标是为中文读者提供一份便于阅读、编译和逐章校对的学习材料。它不是出版社授权的中文译本，也不替代原书。

本版本首先验证排版、术语和章节组织方式；正文翻译将按章节逐步完成。原书中的代码标识符、API 名称、公式和参考文献尽量保持原貌，必要时添加译者注。图表在没有适合的可再分发表文件时先以中文概念示意重绘。

# 目录

|                      |           |
|----------------------|-----------|
| <b>译稿说明</b>          | <b>ii</b> |
| <b>第一章 引言</b>        | <b>1</b>  |
| 1.1 异构并行计算           | 1         |
| 1.1.1 多核与众线程路线       | 2         |
| 1.2 为什么需要更高速度或更多并行性? | 6         |
| 1.3 加速真实应用           | 7         |
| 1.4 并行编程中的挑战         | 8         |
| 1.5 相关并行编程接口         | 10        |
| 1.6 总体目标             | 11        |
| 1.7 本书的组织结构          | 12        |
| 参考文献                 | 15        |
| <b>第一部分 基础概念</b>     | <b>16</b> |
| <b>第二章 异构数据并行计算</b>  | <b>17</b> |
| 2.1 数据并行性            | 17        |
| 2.2 CUDA C++ 程序结构    | 19        |
| 2.3 向量加法示例           | 20        |
| 2.4 设备全局内存与数据传送      | 23        |
| 2.5 内核函数与线程          | 27        |
| 2.6 调用内核函数           | 31        |
| 2.7 编译               | 33        |
| 2.8 小结               | 33        |

|                       |           |
|-----------------------|-----------|
| 2.9 练习                | 34        |
| 参考文献                  | 37        |
| <b>第三章 多维网格与数据</b>    | <b>38</b> |
| 3.1 多维网格组织            | 38        |
| 3.2 将线程映射到多维数据        | 41        |
| 3.3 图像模糊——一个更复杂的内核    | 48        |
| 3.4 矩阵乘法              | 51        |
| 3.5 小结                | 55        |
| 练习                    | 55        |
| <b>第四章 计算架构与调度</b>    | <b>57</b> |
| 4.1 现代 GPU 的架构        | 57        |
| 4.2 线程块调度             | 58        |
| 4.3 同步与透明可扩展性         | 59        |
| 4.4 Warp 与 SIMD 硬件    | 62        |
| 4.5 控制流分歧             | 65        |
| 4.6 Warp 调度与延迟容忍      | 67        |
| 4.7 资源划分与占用率          | 69        |
| 4.8 查询设备属性            | 70        |
| 4.9 小结                | 72        |
| 练习                    | 73        |
| 参考文献                  | 75        |
| <b>第五章 内存架构与数据局部性</b> | <b>76</b> |
| 5.1 内存带宽作为性能限制因素      | 76        |
| 5.2 CUDA 内存类型         | 80        |
| 5.3 通过分块减少内存流量        | 83        |
| 5.4 分块矩阵乘法内核          | 85        |
| 5.5 边界检查              | 89        |
| 5.6 内存使用对占用率的影响       | 92        |
| 5.7 小结                | 94        |

|                      |            |
|----------------------|------------|
| 练习                   | 95         |
| 参考文献                 | 97         |
| <b>第六章 性能考量</b>      | <b>98</b>  |
| 6.1 全局内存访问合并         | 98         |
| 6.2 隐藏内存延迟           | 104        |
| 6.3 向量加载与存储          | 108        |
| 6.4 共享内存 bank 冲突     | 109        |
| 6.5 线程粗化             | 111        |
| 6.6 循环展开             | 113        |
| 6.7 双缓冲              | 116        |
| 6.8 优化检查清单           | 117        |
| 6.9 优化策略             | 121        |
| 6.10 小结              | 122        |
| 练习                   | 122        |
| 参考文献                 | 124        |
| <b>第二部分 并行模式</b>     | <b>125</b> |
| <b>第八章 模板计算与线程粗化</b> | <b>126</b> |
| 8.1 背景               | 126        |
| 8.2 并行模板：基本内核        | 129        |
| 8.3 内存带宽考量           | 130        |
| 8.4 模板扫描的共享内存分块      | 131        |
| 8.5 线程粗化             | 133        |
| 8.6 寄存器分块            | 136        |
| 8.7 小结               | 138        |
| 8.8 练习               | 138        |
| <b>术语表（待扩充）</b>      | <b>140</b> |



# 第一章 引言

## 1.1 异构并行计算

从计算诞生之初起，许多高价值应用就要求比计算设备所能提供的更多执行速度和资源。早期应用依靠处理器速度、内存速度和内存容量的提升，来增强应用层面的能力，例如提高天气预报的及时性、工程结构分析的准确性、计算机生成图形的逼真度，以及每秒处理的航班预订数或资金转账数。近年来，深度学习等新应用对执行速度和资源的需求甚至超过了最先进计算设备的供给。这些应用需求在过去五十年中推动了计算设备能力的快速发展，并且在可预见的未来仍将继续推动这种发展。

以单个中央处理器（central processing unit, CPU）为基础、看起来按照顺序执行指令的微处理器，例如 Intel 和 AMD 的 x86 处理器，在 20 世纪 80 年代和 90 年代依靠不断提高的时钟频率和硬件资源，推动了计算应用性能的快速提升和成本的持续下降。在这二十年的增长期内，单 CPU 微处理器把 GFLOPS（giga，即  $10^9$  次浮点运算每秒）带到了桌面计算机，把 TFLOPS（tera，即  $10^{12}$  次浮点运算每秒）带到了数据中心。这种对性能改进的不懈追求，使应用软件能够提供更多功能、更好的用户界面以及更有用的结果。用户一旦习惯了这些改进，就会进一步要求更多改进，从而形成计算机产业的正向（良性）循环。

然而，由于能耗和散热问题，这种发展势头在 2003 年之后放缓了。这些问题限制了时钟频率的提升，也限制了单个 CPU 在保持“按顺序执行指令”这一表象的同时、能够在每个时钟周期内完成的有效工作量。此后，几乎所有微处理器厂商都转向在每个芯片中使用多个物理 CPU（称为处理器核心）来提高处理能力。在这种模型下，传统 CPU 可以看作单核 CPU。要从多个处理器核心中获益，用户必须拥有多个指令序列——它们可以来自同一个应用，也可以来自不同应用——以便在这些处理器核心上同时执行。对于某个应用而言，要想利用多个处理器核心，就必须把其工作划分为多个能够同时在这些核心上执行的指令序列。这种从单 CPU 按顺序执行指令转向多核心并行执行多个指令序列的变化，对软件开发群体产生了深远影响。

传统上，绝大多数软件应用都是顺序程序；处理器的设计思想源自冯·诺伊曼在 1945 年发表的奠基性报告 [1]。人们可以借助程序计数器（program counter，在相关文献中也称 instruction pointer）这一概念，把这些程序的执行理解为沿着程序代码逐

条向前推进。程序计数器保存处理器将要执行的下一条指令的内存地址。应用以这种逐步顺序方式执行指令所形成的指令执行序列，在相关文献中称为执行线程（thread of execution），简称线程。本书后文会更正式地定义线程，并广泛使用这一概念；它的重要性由此可见。

历史上，大多数软件开发者依靠硬件进步——例如更高的时钟频率，以及硬件在幕后同时执行多条指令——来提高顺序应用的速度。随着新一代处理器问世，同一份软件通常会自动运行得更快；计算机用户也习惯了每一代微处理器都能让程序运行得更快。然而，这种预期已经十多年没有成为现实。顺序程序只能运行在某个处理器核心上，而单个核心在不同代际之间已经不再显著变快。随着性能改进停滞，顺序应用开发者无法再仅靠新微处理器的推出，为软件加入新的特性和能力，这也削弱了整个计算机产业的增长机会。

相反，在每一代微处理器上仍能持续获得显著性能提升的，是并行软件：多个执行线程协作完成工作，从而更快地完成任务。并行程序相对于顺序程序的这种优势急剧扩大，被称为“并发革命”[2]。并行编程并非新实践。高性能计算领域已经开发并行程序数十年；这些程序通常运行在规模庞大且价格昂贵的计算机上。只有少数精英应用能够证明使用这类昂贵计算机是合理的，因此并行编程一度只属于少数应用开发者。然而，当所有微处理器都变成并行计算机之后，需要以并行程序形式开发的应用数量急剧增加。软件开发者学习并行编程的需求也随之大幅增长，而这正是本书的重点。

### 1.1.1 多核与众线程路线

自 2003 年以来，半导体产业主要沿着两条微处理器设计路线发展 [3]：多核（multi-core）和众线程（many-thread）。多核路线试图在转向多个核心的同时，保持顺序程序的执行速度。多核处理器最初是双核处理器，之后核心数量随着每一代半导体工艺不断增加。例如，Intel 和 AMD 的多核服务器微处理器可以拥有超过 100 个处理器核心；每个核心都是支持乱序执行和多指令发射、实现完整 x86 指令集的处理器，并支持两个硬件线程的超线程技术，目标是最大化顺序程序的执行速度。另一个例子是 ARM Ampere 多核服务器处理器，最多可拥有 128 个处理器核心。

相比之下，众线程路线更加关注并行应用的执行吞吐量。众线程路线从大量线程起步，之后线程数量也随着每一代产品不断增加。近期的代表是 NVIDIA Hopper H100 图形处理器（graphics processing unit, GPU）：它拥有数十万个线程，这些线程在大量简单的顺序发射流水线上执行。自 2003 年以来，众线程处理器，尤其是 GPU，一直在浮点性能竞赛中领先。截至 2022 年，H100 GPU 的峰值浮点吞吐量为：64 位双精度 34 TFLOPS、32 位单精度 67 TFLOPS，以及 16 位半精度 1979 TFLOPS。相比之下，同年典型服务器级 CPU 的峰值浮点吞吐量只有几 TFLOPS。众线程 GPU 与多核 CPU 之间的峰值浮点计算吞吐量差距在过去几年持续扩大。需要注意的是，



这些数字不一定代表应用速度，而只是芯片中的执行资源在理论上能够支持的原始速度。

多核处理器和众线程处理器之间如此巨大的峰值性能差距，仿佛积累起了很大的“电势”；最终总会有某种变化发生。我们已经到达了这一刻。迄今为止，这种巨大的峰值性能差距已经促使许多应用开发者把软件中计算密集的部分迁移到 GPU 上执行。也许更重要的是，并行执行能力的大幅提升使深度学习等革命性新应用成为可能；这类应用天然由计算密集的部分组成。不出意外，这些计算密集部分也正是并行编程的首要目标：工作越多，就越有机会把工作分配给协作的并行工作者，也就是线程。

为什么众线程 GPU 与多核 CPU 之间会存在如此巨大的峰值性能差距？答案在于这两类处理器截然不同的基本设计理念，如图 1.1 所示。CPU 的设计（图 1.1 中的左侧部分）针对顺序代码性能进行了优化。算术单元和操作数数据传送逻辑经过设计，以尽量降低算术运算的有效延迟，但代价是每个单元占用更多芯片面积和功耗。较大的片上末级缓存用于捕获频繁访问的数据，把一部分长延迟内存访问转化为短延迟缓存访问。复杂的分支预测逻辑和执行控制逻辑则用来缓解条件分支指令带来的延迟。通过降低操作延迟，CPU 硬件降低了每个独立线程的执行延迟。然而，低延迟算术单元、复杂的操作数传送逻辑、大容量缓存和复杂控制逻辑都会消耗芯片面积与功耗；这些资源本可以用来提供更多算术执行单元和内存访问通道。这种设计方法通常称为面向延迟的设计（latency-oriented design）。

另一方面，GPU 的设计理念受到快速增长的电子游戏产业塑造。该产业带来了巨大的经济压力，要求在高级游戏的每一帧画面中完成海量浮点计算和内存访问。这样的需求促使 GPU 厂商设法把尽可能多的芯片面积和功耗预算用于浮点计算与内存访问吞吐量。

图形应用每秒需要完成海量浮点计算，例如视点变换和物体渲染，这一点很直观。此外，每秒进行海量内存访问同样重要，甚至可能更加重要。许多图形应用的速度受限于数据从内存系统送入处理器、以及从处理器送回内存系统的速率。GPU 必须能够在其 DRAM（动态随机存取存储器）与图形帧缓冲区之间搬运极大量数据，因为正是这种数据移动让视频显示对玩家而言丰富而有吸引力。游戏应用通常接受一种较为宽松的内存模型（即各种系统软件、应用和 I/O 设备对于内存访问应如何工作的共同预期），这也让 GPU 更容易支持对内存进行大规模并行访问。

相比之下，通用处理器必须满足传统操作系统、应用和 I/O 设备提出的要求。这些要求使并行内存访问更加困难，也使提高内存访问吞吐量——通常称为内存带宽（memory bandwidth）——更加困难。因此，图形芯片的内存带宽一直约为同时代 CPU 芯片的 10 倍，我们预计在一段时间内 GPU 仍将在内存带宽方面占据优势。

一个重要观察是：从功耗和芯片面积的角度看，降低延迟比提高吞吐量昂贵得多。例如，把算术单元数量加倍，可以把算术吞吐量加倍，代价大致是芯片面积和功耗加倍；但要把算术延迟减半，可能需要把电流加倍，芯片面积增加到两倍以上，功耗增

加到四倍。因此，GPU 的主流方案是优化大量线程的执行吞吐量，而不是降低单个线程的延迟。这种设计方法允许流水化的内存通道和算术操作承受较长延迟，从而节省芯片面积和功耗。内存访问硬件与算术单元所节省下来的面积和功耗，可以让 GPU 设计者在同一芯片上放置更多这样的单元，进而提高总体执行吞吐量。图 1.1 通过视觉方式展示了两设计方法的差异：CPU 设计包含较少但更大的算术单元和较少的内存通道，而 GPU 设计包含更多但更小的算术单元以及更多内存通道。

|       | CPU                            | GPU                           |
|-------|--------------------------------|-------------------------------|
| 设计取向  | 面向延迟：尽量降低单个线程的操作延迟             | 面向吞吐量：最大化大量线程的总体执行吞吐量         |
| 控制逻辑  | 复杂的控制逻辑和分支预测，减少控制与分支延迟         | 控制逻辑相对简化，通过大量可运行线程隐藏延迟        |
| 算术单元  | 较少但较大的算术单元                     | 更多但较小的算术单元                    |
| 缓存层次  | 靠近计算单元的小缓存，以及用于捕获频繁访问数据的较大末级缓存 | 较小的缓存，用于控制带宽需求并减少对 DRAM 的重复访问 |
| 片外内存  | 较少的内存通道连接 DRAM                 | 较多的内存通道连接高带宽 DRAM             |
| 适合的工作 | 一个或少量线程的顺序工作                   | 大量线程可协作的数据并行工作                |

图 1.1: CPU 与 GPU 的基本设计理念（依据原书图 1.1 重绘的概念示意）

GPU 应用软件通常需要使用大量并行线程编写。硬件可以利用大量线程，在其中一些线程等待长延迟内存访问或算术操作时，寻找其他可执行的工作。图 1.1 右侧所示的小型缓存用于控制这些应用的带宽需求，使访问相同内存数据的多个线程不必全部访问 DRAM。这种设计风格通常称为面向吞吐量的设计 (throughput-oriented design)：它允许单个线程可能需要很长时间执行，同时努力最大化大量线程的总体执行吞吐量。

应当明确，GPU 是为并行、面向吞吐量的计算引擎而设计的；对于 CPU 擅长的某些任务，GPU 并不会表现良好。对于只有一个或很少线程的程序，具有更低操作延迟的 CPU 可以获得远高于 GPU 的性能。当程序拥有大量线程时，具有更高执行吞吐量的 GPU 则可以获得远高于 CPU 的性能。因此，应当预期许多应用会同时使用 CPU 和 GPU：在 CPU 上执行应用的顺序部分，在 GPU 上执行数值密集部分。这正是 NVIDIA 于 2007 年引入的 CUDA 编程模型被设计用来支持 CPU-GPU 协同执行应用的原因。

应用开发者选择处理器时，速度也不是唯一的决策因素。其他因素甚至可能更加重要。首先，所选处理器必须在市场上拥有非常广泛的存在，这称为处理器的装机量

(installed base)。原因很简单：只有面对庞大的客户群体，软件开发成本才有充分的经济合理性。运行在市场占有率很小的处理器上的应用不会拥有广泛的客户群体。与通用微处理器相比，传统并行计算系统的市场存在极其有限，这一直是一个主要问题。只有政府和大公司资助的少数精英应用，成功地在这类传统并行计算系统上实现了开发。众线程 GPU 改变了这一点。由于 GPU 在个人计算机市场上非常流行，其出货量已经达到数亿。几乎所有台式 PC 和高端笔记本电脑都配有 GPU。如今已有超过 10 亿个支持 CUDA 的 GPU 在使用。如此庞大的市场存在，使这些 GPU 成为对应用开发者具有经济吸引力的目标。

另一个重要决策因素是实用的形态和易于获得的运行环境。2006 年以前，并行软件应用主要运行在数据中心服务器或部门级集群上，但这类执行环境往往限制了应用的使用。例如，在医学成像应用中，基于 64 节点集群机器发表论文没有问题；但实际临床应用中的 MRI 设备通常由 PC 与专用硬件加速器组合而成。原因很简单：GE 和 Siemens 等制造商不可能向临床场所销售必须配套几机架计算服务器的 MRI 系统，而这样的部署在高校院系环境中却很常见。事实上，美国国立卫生研究院（NIH）曾有一段时间拒绝资助并行编程项目，因为他们认为巨型集群机器无法用于临床环境，并行软件的影响会受到限制。如今，许多公司已经推出配备 GPU 的 MRI 产品，NIH 也在资助 GPU 计算研究。

在 2006 年以前，图形芯片很难使用，因为程序员必须通过相当于图形 API（application programming interface，应用程序接口）的函数访问处理单元，也就是需要使用 OpenGL 或 Direct3D 技术来编程这些芯片。更直白地说，计算必须表达成某种“绘制像素”的函数，才能在早期 GPU 上执行。这种技术称为 GPGPU，即使用图形处理器进行通用编程（General Purpose Programming using a Graphics Processing Unit）。业界更常见的展开是“General-Purpose Computing on Graphics Processing Units”；这里保留原书的表述，并不把两种展开混为一谈。即使有更高层的编程环境，底层代码仍然需要适配为面向像素绘制的 API。这些 API 限制了早期 GPU 实际能够编写的应用类型，因此 GPGPU 没有成为普遍的编程现象。尽管如此，这项技术仍然足够令人兴奋，激励人们完成了一些富有开创性的工作并取得了优秀的研究成果。

2007 年 CUDA 发布后，一切发生了变化 [4]。CUDA 带来的并不只是软件变化，芯片中还增加了额外硬件。NVIDIA 实际上专门划出硅片面积来简化并行编程。在用于并行计算的 G80 及其后继芯片中，GPGPU 程序不再需要经过图形接口，而是由芯片上的新型通用并行编程接口直接处理 CUDA 程序的请求。这个通用编程接口极大扩展了可以在 GPU 上轻松开发的应用类型。此外，其他软件层也全部重新设计，使程序员能够使用熟悉的 C/C++ 编程工具。

虽然 GPU 是异构并行计算中的重要计算设备类型，但异构计算系统还会把其他重要设备用作加速器。例如，现场可编程门阵列（field programmable gate array, FPGA）被广泛用于加速网络应用。本书以 GPU 为学习载体所介绍的技术，同样适用于这类加速器的编程任务。



## 1.2 为什么需要更高速度或更多并行性？

正如第 1.1 节所述，大规模并行编程的主要动机，是让应用在未来几代硬件上继续获得速度提升。在“并行模式”和“高级模式与应用”两部分（第 2、3 部分，即第 7 至第 23 章）中我们会看到，对于适合并行执行的应用，优秀的 GPU 实现相对于单个 CPU 核心上的顺序执行，可以达到超过  $100\times$  的加速比。如果应用包含我们所称的“数据并行性”，仅用几个小时的工作往往就可以获得  $10\times$  的加速。

有人可能会问，为什么应用会继续要求更高的速度？今天的许多应用似乎已经运行得足够快了。尽管当今世界有无数计算应用，未来许多令人兴奋的大众市场应用，实际上就是我们过去称为“超级计算应用”或“超级应用”的东西。

例如，生物学研究界正越来越深入分子层面。显微镜可以说是分子生物学最重要的仪器，过去主要依靠光学或电子仪器。然而，我们可以借助这些仪器进行的分子级观测存在限制。把计算模型纳入进来，模拟底层分子活动，并用传统仪器设置边界条件，可以有效地解决这些限制。借助仿真，我们能够测量比单靠传统仪器所能想象的更多细节，也能检验更多假设。在可预见的未来，仿真会继续受益于计算速度的提升：在可接受的响应时间内，能够建模的生物系统规模会扩大，能够模拟的反应时间也会延长。这些增强将对科学和医学产生巨大影响。

对于视频、音频编码和处理等应用，可以想想我们对数字高清电视（HDTV）相对于旧式 NTSC 电视的满意程度。体验过 HDTV 的细节水平之后，人们很难再回到旧技术。但请考虑 HDTV 所需的全部处理工作：它是高度并行的过程，三维成像和可视化也一样。未来，视图合成、把低分辨率视频以高分辨率显示等新功能，将需要电视设备提供更多计算能力。在消费级产品中，我们正看到越来越多的视频和图像处理应用，用来改善照片和视频的对焦、光照以及其他关键方面。

更高的计算速度还可以带来更好的用户界面。现代智能手机用户享受着更加自然的交互界面，高分辨率触摸屏的显示效果足以媲美大屏电视。毫无疑问，未来版本的这类设备将加入具有三维视角的传感器和显示器、把虚拟空间与物理空间信息结合起来以提高可用性的应用，以及基于语音和计算机视觉的交互界面；这些功能都需要更高的计算速度。

消费电子游戏中也在发生类似的发展。过去，游戏中的驾驶实际上只是预先安排好的一组场景：汽车撞上障碍物后，车辆行驶路线并不会改变，只有游戏分数发生变化；车轮不会弯曲或损坏，无论撞到车轮还是失去一个车轮，驾驶难度都不会改变。随着计算速度提升，游戏可以基于动态仿真，而不再基于预先安排的场景。未来我们可以体验更多这样的真实效果：事故会损坏车轮，在线驾驶体验也会逼真得多。准确建模物理现象的能力已经催生了“数字孪生”概念：物理对象在仿真空间中拥有准确模型，可以以低得多的成本进行充分的压力测试和劣化预测。对物理效应进行逼真的建模和仿真，通常需要极其巨大的计算能力。

计算吞吐量大幅提升所带来的新应用中，一个重要例子是基于人工神经网络的深度学习。尽管神经网络从 20 世纪 70 年代起就一直受到积极研究，但由于训练需要太多带标签数据和太多计算，它们在实际应用中一度效果不佳。互联网的兴起带来了海量带标签的图片，GPU 的兴起则带来了计算吞吐量的跃升。结果，自 2012 年以来，基于神经网络的应用在计算机视觉和自然语言处理领域迅速普及。这种普及彻底改变了计算机视觉和自然语言处理应用，也推动了自动驾驶汽车和家庭助手设备的快速发展。

上述所有新应用都以不同方式、不同层次模拟和/或表示一个物理的、并发的世界，并且需要处理极大量数据。面对如此巨大的数据量，大部分计算都可以在数据的不同部分上并行完成，尽管这些结果最终需要在某个时刻汇合。多数情况下，有效管理数据传送会对并行应用能够达到的速度产生重大影响。少数每天处理这类应用的专家往往熟悉相关技术，但绝大多数应用开发者都能从对这些技术更直观的理解和实践性工作知识中获益。

我们的目标是以直观的方式向应用开发者介绍数据管理技术，而他们的正规教育未必来自计算机科学或计算机工程。我们还希望提供大量实用代码示例和动手练习，帮助读者获得真正可工作的知识；这要求有一种既便于并行实现、又支持恰当管理数据传送的实用编程模型。CUDA 提供了这样的编程模型，并且已经得到庞大开发者社区的充分检验。

## 1.3 加速真实应用

把应用并行化后，能够期待多大的加速比？计算系统  $A$  相对于计算系统  $B$  的应用加速比，定义为应用在  $B$  上的执行时间与在  $A$  上执行同一应用所需时间之比。例如，某应用在系统  $A$  上需要 10 秒，在系统  $B$  上需要 200 秒，那么系统  $A$  相对于系统  $B$  的加速比为

$$\frac{200 \text{ s}}{10 \text{ s}} = 20,$$

即  $20\times$  (20 倍) 加速。

并行计算系统相对于串行计算系统能够达到的加速比，取决于应用中可以并行化的部分。例如，如果应用执行时间中可并行部分占 30%，即使把这部分加速  $100\times$ ，应用总执行时间也最多只能减少 29.7%。换言之，整个应用的加速比只有

$$\frac{1}{1 - 0.297} \approx 1.42 \times .$$

事实上，即使并行部分获得无限大的加速，也只能削减 30% 的执行时间，最高加速比不超过约  $1.43\times$ 。另一方面，如果执行时间的 99% 都属于并行部分，那么将并行部分加速  $100\times$  后，应用执行时间会降至原来的 1.99%，整个应用可以获得  $50\times$  加速。因此，要让大规模并行处理器有效加速应用，应用执行时间的绝大部分必须位于并行

部分。并行执行所能达到的加速水平会受到应用可并行部分大小的严重限制，这一事实称为阿姆达尔定律（Amdahl's Law）[5]。

研究人员已经在某些应用上取得超过  $100\times$  的加速。然而，这通常只有在进行大量优化和调优之后才可能实现，而且往往还需要改进算法，使应用工作量的 99.9% 以上处于并行部分。

应用能够达到的加速水平还取决于从内存读取数据以及向内存写入数据的速度。在实践中，直接对应用进行并行化往往会使内存（DRAM）带宽达到饱和，结果只能获得约  $10\times$  加速。诀窍在于设法绕过内存带宽限制：通过某种变换利用 GPU 上的专用片上内存，大幅减少对 DRAM 的访问。不过，代码还需要继续优化，以应对片上内存容量有限等限制。本书的一个重要目标，就是帮助读者充分理解这些优化方法并熟练掌握它们。

请记住，相对于单核 CPU 执行所得到的加速水平，也可能反映 CPU 是否适合该应用。在某些应用中，CPU 的表现非常好，因此很难再用 GPU 提升性能。大多数应用都有一些部分更适合由 CPU 执行。必须给 CPU 一个公平的机会，并确保代码编写方式能够让 GPU 与 CPU 执行互补，从而正确利用 CPU/GPU 组合的异构并行计算能力。如今，结合多核 CPU 和众核 GPU 的大众市场计算系统，已经把万亿次级（terascale）计算带到了桌面，把百亿亿次级（exascale）计算带到了集群。

图 1.2 展示了典型应用的主要组成部分。真实应用的大量代码往往是顺序的。图中将这些顺序部分画成桃子的“果核区域”：试图对这些部分应用并行计算技术，就像咬桃核一样——感觉并不好！这些部分很难并行化。CPU 往往能够很好地处理它们。好消息是，尽管这些部分可能占据大量代码，却往往只占超级应用执行时间的一小部分。

接下来是我们所谓的“桃肉区域”。这些部分容易并行化，早期图形应用也是如此。在异构计算系统中进行并行编程，可以大幅提升这类应用的速度。如图 1.2 所示，早期 GPGPU 编程接口只覆盖桃肉区域的一小部分，这类似于只能覆盖最令人兴奋的应用中的一小部分。我们将看到，CUDA 编程接口的设计目标是覆盖更多令人兴奋的应用“桃肉”。并行编程模型及其底层硬件仍在快速演进，以便高效并行化应用中越来越大的部分。

## 1.4 并行编程中的挑战

并行编程为什么困难？有人曾说过：如果你不在乎性能，并行编程非常容易；你甚至可以在一小时内写出并行程序。但如果不在乎性能，又何必编写并行程序呢？

本书讨论如何在并行编程中实现高性能所面临的几个挑战。首先，设计出与顺序算法具有相同算法（计算）复杂度的并行算法，可能相当困难。许多并行算法与对应的顺序算法执行相同数量的工作。然而，有些并行算法会做更多工作；事实上，有时

| 应用结构或覆盖范围     | 中文概念示意                                                    |
|---------------|-----------------------------------------------------------|
| 顺序部分 (“桃核”)   | 难以并行化；传统单核 CPU 通常能够很好地处理这部分。它可能占据大量代码，但往往只占超级应用执行时间的一小部分。 |
| 数据并行部分 (“桃肉”) | 容易在数据的不同部分上并行执行，是 GPU 加速最有价值的区域。                          |
| 传统 CPU 覆盖     | 与顺序部分有较大重叠，但对大规模数据并行部分的覆盖有限。                              |
| 早期 GPGPU 覆盖   | 只能覆盖可表达为“绘制像素”的数据并行部分中的一小部分。                              |
| CUDA/GPU 覆盖   | 面向吞吐量的 GPU 和 CUDA 旨在覆盖更大范围的“桃肉”区域。                        |
| 障碍            | 功耗约束使得单核 CPU 难以继续扩展，以覆盖更多数据并行工作。                          |

图 1.2: 顺序部分与数据并行部分的应用结构（依据原书图 1.2 重绘的概念示意）

它们会多做如此多工作，以至于在大规模输入数据集上最终运行得更慢。这尤其令人担忧，因为快速处理大规模输入数据集正是并行编程的重要动机。

例如，许多现实问题最自然的描述方式是数学递推式。把这些问题并行化，通常需要以反直觉的方式思考问题，执行时也可能需要重复工作。有一些重要的算法原语，例如前缀和（prefix sum）或扫描（scan），可以帮助我们问题的顺序递归形式转换为更适合并行的形式。第 11 章将更正式地介绍工作效率（work efficiency）概念，并借助前缀和等重要并行模式，说明如何设计具有与对应顺序算法相同计算复杂度的并行算法，以及其中涉及的方法和权衡。

第二，许多应用的执行速度受内存访问延迟和/或吞吐量限制。我们把这类应用称为内存受限（memory-bound）应用，以区别于计算受限（compute-bound）应用；后者受硬件执行算术运算的速率限制。要让内存受限应用实现高性能并行执行，通常需提高内存访问速度的方法。第 5 章和第 6 章将介绍内存访问优化技术，并在多章并行模式与应用中应用这些技术。

第三，相比对应的顺序程序，并程序的执行速度通常对输入数据特征更加敏感。许多现实应用必须处理特征变化很大的输入，例如不规则或不可预测的数据规模，以及不均匀的数据分布。这些规模和分布上的变化，可能导致分配给并行线程的工作量不均，并显著降低并行执行的有效性。并程序的性能有时会随这些特征发生剧烈变化。我们将在介绍并行模式和应用的章节中，介绍使数据分布更加规整，或针对数据特征调整线程工作分配的技术，以应对这些挑战。

第四，有些应用可以并行化，而且不同线程之间几乎不需要协作。这些应用通常称为易并行应用（embarrassingly parallel）。另一方面，另一些应用要求线程彼此协作，这就需要使用屏障或原子操作等同步操作。同步操作会给应用带来开销，因为线

程常常需要等待其他线程，而不是执行有用工作。本书将始终讨论降低这种同步开销的各种策略。

幸运的是，研究人员过去已经解决了其中许多挑战。不同应用领域之间还存在共同模式，使我们能够把一个领域中得到的解决方案应用到其他领域。这正是本书选择在重要并行计算模式和应用的语境中介绍应对这些挑战的关键技术的主要原因。

## 1.5 相关并行编程接口

过去几十年间，人们已经开发出许多并行编程语言和模型 [6]。应用最广泛的包括：用于共享内存多处理器系统的 OpenMP [7]，以及用于可扩展集群计算的消息传递接口（Message Passing Interface, MPI）[8]。二者都已经成为由主要计算机厂商支持的标准化编程接口。

一个 OpenMP 实现由编译器和运行时系统组成。程序员向 OpenMP 编译器指定有关循环的指令（directive）和编译提示（pragma）。借助这些指令和提示，OpenMP 编译器生成并行代码。运行时系统通过管理并行线程和资源，支持并行代码的执行。OpenMP 最初为 CPU 执行设计，后来扩展到支持 GPU 执行。OpenMP 的主要优点是，它提供编译器自动化和运行时支持，从而把许多并行编程细节抽象掉。这样的自动化和抽象，有助于让应用代码在不同厂商生产的系统之间，以及同一厂商不同代际的系统之间，实现更好的可移植性。我们把这一性质称为性能可移植性（performance portability）。不过，要有效地使用 OpenMP，程序员仍然需要理解涉及的全部并行编程概念。由于 CUDA 让程序员能够显式控制这些并行编程细节，因此即使读者打算把 OpenMP 作为主要编程接口，CUDA 也是很好的学习载体。此外，根据我们的经验，OpenMP 编译器仍在不断发展和改进。许多程序员可能仍需在 OpenMP 编译器能力不足的部分使用 CUDA 风格的接口。

MPI 是一种编程接口：集群中的计算节点不共享内存，所有数据共享和交互都必须通过显式消息传递完成。MPI 已广泛用于高性能计算（high-performance computing, HPC）。使用 MPI 编写的应用已经在超过 100,000 个节点的集群计算系统上成功运行。如今，许多 HPC 集群采用异构 CPU/GPU 节点。由于计算节点之间没有共享内存，把应用移植到 MPI 可能需要相当大的工作量。程序员需要进行域分解，把输入和输出数据划分到各个节点上；还需要根据域分解结果调用消息发送和接收函数，管理节点之间的数据交换。

另一方面，CUDA 为 GPU 内部的并行执行提供了共享内存，可以解决这一困难。CUDA 适合节点内部的编程，但大多数应用开发者仍需要使用 MPI 一类的接口来编程集群层级。随着 MPI 本身逐渐具备 CUDA 感知能力，以及 NCCL 和 NVSHMEM 等其他 API 不断提供支持，CUDA 的多 GPU 编程能力也在增强。因此，在使用多 GPU 节点的现代计算集群中，并程序员必须理解如何在 MPI 等多 GPU 编程模型



的语境下进行 CUDA 编程；第 23 章将介绍这一内容。

2009 年，包括 Apple、Intel、AMD/ATI 和 NVIDIA 在内的多个产业参与者共同开发了一种标准化编程模型，称为开放计算语言（Open Computing Language, OpenCL）[9]。原书正文将其写作“Open Compute Language”；译文采用 OpenCL 的官方展开。与 CUDA 类似，OpenCL 编程模型定义了语言扩展和运行时 API，允许程序员管理大规模并行处理器中的并行性和数据传送。与 CUDA 相比，OpenCL 更多依赖 API，而较少依赖语言扩展。这样，厂商就可以快速调整现有编译器和工具，以处理 OpenCL 程序。

OpenCL 是一种标准化编程模型：使用 OpenCL 开发的应用，无需修改，就能在所有支持 OpenCL 语言扩展和 API 的处理器上正确运行。不过，要在新的处理器上获得高性能，通常仍然需要修改应用。熟悉 OpenCL 和 CUDA 的读者会知道，二者的关键概念和特性非常相似。也就是说，CUDA 程序员只需很少努力就能学会 OpenCL 编程。更重要的是，使用 CUDA 学到的几乎所有技术，都可以轻松应用于 OpenCL 编程。

## 1.6 总体目标

我们的首要目标是教会读者如何编程大规模并行处理器，以实现高性能。因此，本书很大一部分内容都致力于开发高性能并行代码的技术。我们的方法不要求读者具备大量硬件专业知识；不过，读者需要对并行硬件架构有良好的概念性理解，才能推理代码的性能行为。因此，我们会用一些篇幅帮助读者直观理解基本硬件架构特征，并用大量篇幅介绍开发高性能并程序的技术。特别是，我们将重点讨论计算思维（computational thinking）[10] 技术，使读者能够用适合在大规模并行处理器上高性能执行的方式思考问题。

在大多数处理器上进行高性能并行编程，都需要了解硬件的工作方式。要构建工具和机器，使程序员不必了解这些知识就能开发高性能代码，可能还需要很多年。即使有了这样的工具，我们也怀疑了解硬件的程序员会比不了解硬件的人更有效地使用它们。因此，第 4 章将介绍 GPU 架构的基础；在讨论高性能并行编程技术时，我们还会讨论更加专门的架构概念。

我们的第二个目标是教授如何编写功能正确且可靠的并程序；这是并行计算中一个微妙的问题。曾经开发过并行系统的人都知道，实现初始性能还不够，真正的挑战是以一种能够调试代码并支持用户的方式实现性能。CUDA 编程模型鼓励使用简单形式的屏障同步、原子性和内存一致性来管理并行性。此外，它还提供了一组强大的工具，不仅可以调试功能问题，也可以定位性能瓶颈。

我们的第三个目标是让程序能够跨越未来的硬件代际进行扩展：探索并行编程方法，使未来更加并行的机器能够比今天的机器更快地运行代码。我们希望帮助读者掌

握并行编程，使程序能够扩展到新一代机器的性能水平。实现这种可扩展性的关键，是使内存数据访问更加规整和局部化，从而尽量减少关键资源的消耗以及更新数据结构时发生的冲突。因此，开发高性能并行代码的技术，对保证应用在未来的可扩展性同样重要。

要实现这些目标，需要大量技术知识，因此本书会介绍不少并行编程原则和模式[6]。我们不会孤立地教授这些原则和模式，而是把它们放在有用应用的并行化语境中来讲授。当然，我们无法覆盖全部原则和模式，所以选择了最有用且经过充分验证的技术进行详细介绍。事实上，本版显著增加了关于并行模式和应用的章节。现在，让我们快速概览本书其余内容。

## 1.7 本书的组织结构

本书分为三部分。第 1 部分介绍并行编程、数据并行、GPU 以及性能优化的基本概念。这些基础章节为读者成为 GPU 程序员提供必要的知识和技能。第 2 部分介绍基本的并行模式，第 3 部分介绍更高级的并行模式和应用。这两部分会应用第一部分所学的知识和技能，也会在需要时引入其他 GPU 架构特性和优化技术。

第 1 部分“基础概念”包括第 2 至第 6 章。第 2 章介绍数据并行和 CUDA 编程模型，并假设读者此前有 C++ 编程经验。它首先把 CUDA 介绍为 C++ 的一个简单而小型的扩展，用于支持异构 CPU/GPU 计算以及广泛使用的单程序多数据（Single Program Multiple Data, SPMD）并行编程模型。随后，本章介绍以下思考过程：

1. 识别应用程序中需要并行化的部分；
2. 隔离并行代码将使用的数据，并通过 API 函数在并行计算设备上分配内存；
3. 通过 API 函数把数据传送到并行计算设备；
4. 把并行部分开发为由并行线程执行的内核函数；
5. 启动内核函数，让并行线程执行它；
6. 最终通过 API 函数调用把数据传回主机处理器。

我们使用向量加法这一贯穿示例来说明这些概念。第 2 章的目标，是让读者掌握足够的 CUDA 编程模型概念，以便编写简单的并行 CUDA 程序；同时，它也涵盖了基于任何并行编程接口开发并行应用所需的若干基本技能。

第 3 章进一步介绍 CUDA 的并行执行模型，尤其是它如何处理多维数据以及多维线程组织方式。本章提供关于线程创建、组织、资源绑定和数据绑定的足够洞见，使读者能够使用 CUDA 实现复杂计算。

第 4 章介绍 GPU 计算架构，重点讨论计算核心如何组织，以及线程如何被调

度到这些核心上执行。本章还讨论各种架构因素及其对 GPU 上运行代码性能的影响，包括透明可扩展性、SIMD 执行与控制分歧、多线程与延迟容忍度，以及占用率 (occupancy) 等概念。

第 5 章在第 4 章基础上讨论 GPU 的内存架构，以及可用于保存 CUDA 变量、管理数据传送和提高程序执行速度的特殊内存。本章介绍分配和使用这些内存的 CUDA 语言特性。恰当地使用这些内存，可以大幅提高数据访问吞吐量，并帮助缓解内存系统中的流量拥塞。

第 6 章介绍当前 CUDA 硬件中的若干重要性能因素，尤其是理想的线程执行模式和内存访问模式。这些细节构成了程序员推理计算和数据组织决策后果的概念基础。本章最后给出 GPU 程序员经常使用的常见优化策略检查清单，用于优化各种计算模式。在本书接下来的两部分中，我们会反复使用这份检查清单来优化不同的并行模式和应用。

第 2 部分“基本并行模式”包括第 7 至第 15 章。第 7 章介绍卷积，这是一种常用的并行计算模式，源于数字信号处理和计算机视觉，并且需要仔细管理数据访问局部性。我们还借助该模式介绍现代 GPU 中的常量内存和缓存。第 8 章介绍与卷积相似的模板计算，但它源于求解微分方程，并具有为数据访问局部性进一步优化提供独特机会的特征。本章还用来介绍线程与数据的三维组织，并展示第 6 章中针对线程粒度的优化方法。

第 9 章讨论直方图，这是一种广泛用于统计数据分析 and 大规模数据集模式识别的模式。我们还借助该模式介绍原子操作，用于协调对共享数据的并发更新；并介绍私有化 (privatization) 优化，以降低这些操作的开销。第 10 章介绍归约树模式，用于概括一组输入数据；同时用它展示控制分歧和过多屏障同步对性能的影响，以及减轻这些影响的技术。第 11 章介绍前缀和或扫描，这是一种重要的并行计算模式，可以把本质上顺序的计算转换为并行计算；我们也借此介绍并行算法中的工作效率概念。第 12 章以两种形式介绍过滤模式：不稳定过滤（允许改变被过滤元素的原始顺序）和稳定过滤（必须保留原始顺序）。不稳定过滤用于展示线程如何协作以减少原子操作，稳定过滤则展示第 11 章介绍的扫描模式的一个重要应用。第 13 章介绍并行归并，这是分治式工作划分策略中广泛使用的模式；本章还介绍动态输入数据识别与组织。最后，第 14 章介绍 GPU 上的排序，涵盖三种并行排序算法：奇偶排序、归并排序（依赖第 13 章的归并模式）以及基数排序（依赖第 11 章介绍的扫描模式）。第 15 章更深入地重新讨论矩阵乘法，应用第 6 章检查清单中的大量高级优化方法。

#### 1

第 3 部分“高级并行模式与应用”在精神上与第 2 部分类似，但所涵盖的模式更加复杂，通常也包含更多应用背景。因此，这些章节较少侧重介绍新技术或新特性，

---

<sup>1</sup>原书此处把基数排序所依赖的扫描模式标为 Chapter 14；按本书目录和上下文，应为 Chapter 11。译文按语境更正，并保留此译者注。

而更多关注特定应用的考量。对于每个应用，我们首先识别构造并行执行的不同方式，然后分析每种方式的优点和缺点，接着逐步进行实现高性能所需的代码变换。这些章节帮助读者把前面章节的全部材料结合起来，并为读者承担自己的应用开发项目提供支持。

第 3 部分包括第 16 至第 23 章。第 16 章以图处理中的经典 Floyd-Warshall 算法和基因组序列比对中的 Smith-Waterman 算法为贯穿示例，展示动态规划和波前并行。第 17 章介绍稀疏矩阵计算，这一技术广泛用于处理极大规模数据集。本章向读者介绍重新排列数据以实现更高效并行访问的概念，包括数据压缩、填充、排序、转置和规整化。第 18 章介绍图算法，以及如何在 GPU 编程中高效实现图搜索。本章给出并行化图算法的多种策略，并讨论图结构如何影响最佳算法的选择；这些策略建立在直方图和归并等更基本的模式之上。

第 19 章和第 20 章讨论深度学习，它已经成为 GPU 计算中极其重要的领域。第 19 章介绍卷积神经网络的高效实现，利用分块等技术和卷积等模式。第 20 章介绍大语言模型，并讨论在 GPU 上训练和推理这些模型的先进优化方法，例如 KV 缓存和批处理。第 21 章讨论静电势图计算，以及如何利用从散布到聚集的变换来增强并行性、降低同步开销。

第 22 章介绍计算思维，即以更适合高性能计算的方式构造和求解计算问题的艺术。本章讨论如何组织程序的计算任务，使其能够并行执行。我们首先讨论把抽象的、特定于科学问题的概念转化为计算任务的过程；无论开发串行还是并行应用，这是生成高质量应用软件的重要第一步。随后，我们讨论并行算法结构及其对应用性能的影响，并以 CUDA 性能调优经验为基础。虽然我们不深入介绍这些并行编程风格的实现细节，但希望读者能够凭借本书打下的基础，学会使用其中任何一种风格编程。本章最后区分并行化计算的两种广泛策略：以输入为中心和以输出为中心，并回到书中介绍的模式与应用，回顾性地研究每种模式和应用所采用的策略。

第 3 部分的最后一章，即第 23 章，介绍异构集群上的 CUDA 编程，其中每个计算节点都包含 CPU 和 GPU。我们讨论如何在 CUDA 的配合下使用 MPI、NCCL 和 NVSHMEM 三种不同编程模型，把计算分配到集群中的多个 GPU，同时降低通信开销。

虽然本书各章都以 CUDA 为基础，但它们帮助读者建立的是一般并行编程的基础。我们相信，人类从具体示例中学习效果最好：也就是说，必须首先在某个特定编程模型的语境中学习概念；该模型为我们把知识推广到其他编程模型提供坚实立足点。在推广过程中，我们可以借助从 CUDA 示例中获得的具体经验。深入体验 CUDA 也能帮助我们形成成熟的理解，从而学习那些甚至可能与 CUDA 模型无关的概念。

第 24 章将对大规模并行编程作总结并展望未来。我们首先重新审视本书目标，总结各章如何共同帮助实现这些目标；然后预测快速发展的大规模并行计算会使其成为未来十年最令人兴奋的领域之一。

## 参考文献

- [1] J. von Neumann. First draft of a report on the EDVAC. *IEEE Annals of the History of Computing*, 15(4), 1993, 27–75.
- [2] H. Sutter and J. Larus. Software and the concurrency revolution: leveraging the full power of multicore processors demands new tools and new thinking from the software industry. *ACM Queue*, 3(7), 2005, 54–62.
- [3] W.-M. Hwu, K. Keutzer, and T. G. Mattson. The concurrency challenge. *IEEE Design & Test of Computers*, 25(4), 2008, 312–320.
- [4] NVIDIA. *CUDA C++ Programming Guide*, Release 13.0, 2025. <https://docs.nvidia.com/cuda/cuda-c-programming-guide>.
- [5] G. M. Amdahl. Computer architecture and Amdahl’s law. *Computer*, 46(12), 2013, 38–46.
- [6] T. G. Mattson, B. Sanders, and B. Massingill. *Patterns for Parallel Programming*. Pearson Education, 2004.
- [7] OpenMP.org. *OpenMP: The OpenMP API Specification for Parallel Programming*, 2025. <https://www.openmp.org>.
- [8] MPI Forum. *MPI: A Message-Passing Interface Standard*, 1994.
- [9] Khronos OpenCL Working Group. *The OpenCL Specification*, Version 1.0, 2008.
- [10] J. M. Wing. Computational thinking. *Communications of the ACM*, 49(3), 2006, 33–35.

# **第一部分**

## **基础概念**



## 第二章 异构数据并行计算

数据并行性是这样一种现象：要在数据集的不同部分上执行的计算彼此独立，因此可以并行执行。许多应用都具有丰富的数据并行性，适合进行可扩展的并行执行；在这种执行方式下，执行速度会随着系统中执行资源数量的增加而近似成比例地提高。因此，并行程序员有必要熟悉数据并行性的概念，以及用于编写能够利用数据并行性的代码的并行编程语言构造。本章将使用 CUDA C++ 语言构造开发一个简单的数据并程序。

### 2.1 数据并行性

现代软件应用运行缓慢时，问题通常来自数据——需要处理的数据太多。图像处理应用会处理包含数百万乃至数万亿像素的图像或视频；科学应用会用数十亿个网格点模拟流体动力学；分子动力学应用会模拟数千到数十亿个原子之间的相互作用；航空公司排班则必须处理数千个航班、机组和机场登机口。通常，这些像素、粒子、网格点、相互作用、航班等对象在很大程度上可以独立处理。

例如，在图像处理中，把彩色像素转换为灰度只需要该像素的数据；模糊图像时，把每个像素的颜色与附近像素的颜色求平均，只需要一个很小的像素邻域。即使是看起来需要全局信息的操作，例如求图像中所有像素的平均亮度，也可以拆分成许多能够独立执行的较小计算。对不同数据片段进行这种相互独立的求值，就是数据并行性的基础。编写数据并行代码，意味着围绕数据重新组织计算，使得到的独立计算能够并行执行，从而更快——通常是快得多——地完成整体任务。

下面用一个彩色图像转灰度图像的例子说明数据并行性。图 2.1 中的左图是由许多像素组成的彩色图像，每个像素包含红、绿、蓝三个分数值  $(r, g, b)$ ，取值从 0（黑色）到 1（最大强度）。要把彩色图像转换为灰度图像，需要对每个像素应用下面的加权和公式，计算亮度值  $L$ ：

$$L = r \times 0.299 + g \times 0.587 + b \times 0.114. \quad (2.1)$$

**RGB 彩色图像表示**




图 2.1: 彩色图像转换为灰度图像的概念示意（依据原书图 2.1 重绘）

在 RGB 表示中，图像的每个像素都表示为一个  $(r, g, b)$  值元组。一行图像的格式可以写成

$$(r \ g \ b) \ (r \ g \ b) \ \cdots \ (r \ g \ b).$$

每个元组表示红光 (R)、绿光 (G) 和蓝光 (B) 的混合。也就是说，渲染像素时，每个像素的  $r$ 、 $g$  和  $b$  值分别表示红、绿、蓝光源的强度，其中 0 表示暗，1 表示满强度。

如果把输入看作由 RGB 值组成的数组  $I$ ，把输出看作对应的亮度值数组  $O$ ，就能得到图 2.2 所示的简单计算结构。例如， $O[0]$  是按照上面的公式对  $I[0]$  中的 RGB 值求加权和得到的； $O[1]$  由  $I[1]$  中的 RGB 值得到； $O[2]$  由  $I[2]$  中的 RGB 值得到，以此类推。这些逐像素计算彼此没有依赖，全部可以独立执行。显然，彩色转灰度体现了丰富的数据并行性，因为现代图像通常包含数百万个像素。当然，完整应用中的数据并行性可能更加复杂；本书很大一部分内容都致力于教授发现并利用数据并行性所需的“并行思维”。

$$\begin{array}{ccc} I[0] & I[1] & I[2] \\ \downarrow & \downarrow & \downarrow \\ O[0] & O[1] & O[2] \\ \cdots; & \text{每一列都可独立执行} \end{array}$$

图 2.2: 彩色转灰度中的数据并行性：像素可以独立计算（依据原书图 2.2 重绘）

### 数据并行性与任务并行性

数据并行性并不是并行编程中唯一使用的并行性类型。任务并行性也被广泛用于并行编程。任务并行性通常通过对应用进行任务分解来暴露。例如，一个简单应用可能需要执行向量加法和矩阵-向量乘法；这两项工作各自就是一个任务。如果两个任务可以独立执行，就存在任务并行性。I/O 和数据传送也是常见的任务来源。

大型应用通常包含更多相互独立的任务，因此具有更多任务并行性。例如，在分子动力学模拟器中，自然任务可能包括振动力计算、转动力计算、非键合力的邻居识别、非键合力计算，以及速度和位置计算等。

一般而言，数据并行性是并程序获得性能提升的主要来源。面对大规模数据集，通常可以找到充足的数据并行性，从而利用大规模并行处理器，并让应用性能随着每一代拥有更多执行资源的硬件而提升；这种理想性质称为可扩展性（scalability）。不过，任务并行性同样可能在实现性能目标时发挥重要作用。

## 2.2 CUDA C++ 程序结构

下一步是学习如何编写程序，在异构计算系统中利用数据并行性以获得更快的执行速度。为了一般性地说明本书中的算法和技术，我们将使用 CUDA C++ 程序的代码示例。根据我们的经验，基于 CUDA C++ 学到的概念很容易扩展到其他编程语言和平台。

CUDA C++<sup>1</sup> 在流行的 C++ 编程语言基础上，以少量新语法和库函数扩展出面向异构计算系统的能力，使程序员能够针对同时包含 CPU 和 GPU 的系统编程。顾名思义，CUDA C++ 建立在 NVIDIA 的 CUDA 平台之上。CUDA 目前是大规模并行计算中最成熟的框架，已广泛用于高性能计算产业；在最常见的操作系统上，都能找到编译器、调试器和性能分析器等重要工具。

CUDA C++ 程序的结构反映了计算机中主机（host，即 CPU）与一个或多个设备（device，即 GPU）共存的情况。每个 CUDA C++ 源文件都可以混合包含主机代码和设备代码。默认情况下，任何只包含主机代码的传统 C++ 程序也是一个 CUDA C++ 程序；可以在任意源文件中加入设备代码。设备代码由特殊的 CUDA C++ 关键字明确标记，其中包括函数（或称内核，kernel），其代码以数据并行方式执行。

图 2.3 展示了 CUDA C++ 程序的执行过程。执行从主机代码（CPU 串行代码）开始，图中用一条代表线程的弯曲箭头表示。当调用内核——也就是设备代码的一部分（图中的设备并行内核）——时，设备上会启动大量线程执行该内核。一次内核调用所启动的全部线程统称为一个网格（grid）。这些线程是 CUDA 平台中并行执行的主要载体。图 2.3 展示了两个线程网络的执行，每个网格又由多个线程块组成；稍后会讨论网格和线程块的组织方式。当网格中的所有线程执行完毕后，网格终止，执行回到主机，直到再次启动另一个网格。正如图中所暗示的，异构计算应用可以管理 CPU 和 GPU 的重叠执行，从而同时利用二者。

### 线程

线程是现代计算机中处理器执行顺序程序方式的一种简化视图。线程由程序代码、当前正在执行的代码位置，以及变量和数据结构的值组成。从用户角度看，线程的执行是顺序的。程序员可以使用源代码级调试器，逐条

---

<sup>1</sup>本书的代码示例为简洁起见使用 C 风格编程，并在需要时介绍 C++ 特性。不过，读者应当注意，CUDA 编程已经逐渐转向 C++，以支持现代泛型编程和其他面向对象的编程实践。



图 2.3: CUDA 程序的执行过程 (依据原书图 2.3 重绘)

执行语句来监控线程进展，查看下一条将要执行的语句，并在执行推进时检查变量和数据结构的值。

线程已经在编程中使用多年。如果程序员希望应用中启动并行执行，就可以借助线程库或专用语言创建并管理多个线程。在 CUDA 中，每个设备线程的执行同样是顺序的；CUDA 程序通过调用内核函数启动并行执行，底层运行时机制则负责在设备上启动一个线程网格，让线程并行处理数据。

启动一个网格通常会生成大量线程，以利用数据并行性。在彩色转灰度的例子中，可以让每个线程计算输出数组中的一个像素；此时，网格启动所生成的线程数应等于图像中像素的数量。对于大图像，可能会生成数百万个线程。实践中，也可以让每个线程计算多个输出像素，以提高执行和数据访问效率；本书后文会讨论这一点。由于硬件支持高效的线程生成和调度，CUDA 程序员可以假设这些线程只需很少的时钟周期就能生成和调度；传统 CPU 线程的生成和调度通常则需要数千个时钟周期。第 3 章将展示如何实现彩色转灰度和图像模糊内核，本章为简洁起见使用向量加法作为贯穿示例。

### 2.3 向量加法示例

向量加法可以说是最简单的数据并行计算，是顺序编程中“Hello World”的并行对应物。在展示向量加法的内核代码之前，先回顾传统向量加法（主机代码）函数的工作方式会很有帮助。图 2.4 展示了一个由 main 函数和向量加法函数组成的简单 C++ 程序。

在本书的所有示例中，只要需要区分主机数据和设备数据，就会在主机使用的变量名后加上 `_h`，在设备使用的变量名后加上 `_d`，以提醒自己这些变量的预期用途。由于图 2.4 只有主机代码，因此其中只出现带 `_h` 后缀的变量。

假设要相加的向量存放在数组 `A` 和 `B` 中，它们在 `main` 函数中分配并初始化；输出向量存放在数组 `C` 中，该数组也在 `main` 函数中分配。为简洁起见，图中没有展示 `main` 函数如何分配和初始化 `A`、`B`、`C` 的细节。这些数组的指针，以及表示向量长度

的变量  $N$ ，会传给 `vecAdd` 函数。注意，`vecAdd` 的参数带有 `_h` 后缀，以强调它们由主机使用。

```
1 // Compute vector sum C_h = A_h + B_h
2 void vecAdd(float* A_h, float* B_h, float* C_h, int n) {
3     for (int i = 0; i < n; ++i) {
4         C_h[i] = A_h[i] + B_h[i];
5     }
6 }
7 int main() {
8     // Memory allocation for arrays A, B, and C
9     // I/O to read A, B, and N elements each
10    ...
11    vecAdd(A, B, C, N);
12 }
13
```

图 2.4: 一个简单的传统向量加法 C++ 代码示例

### C++ 语言中的指针

图 2.4 中的函数参数  $A$ 、 $B$ 、 $C$  都是指针。在 C 和 C++ 语言中，可以使用指针访问变量和数据结构。浮点变量  $V$  可以声明为：

```
float V;
```

指针变量  $P$  可以声明为：

```
float *P;
```

通过语句  $P = \&V$  把  $V$  的地址赋给  $P$ ，就可以让  $P$  “指向”  $V$ 。 $*P$  成为  $V$  的同义表示。例如， $U = *P$  把  $V$  的值赋给  $U$ ；又如， $*P = 3$  会把  $V$  的值改为 3。

C 或 C++ 程序中的数组可以通过指向其第 0 个元素的指针访问。例如，语句  $P = \&(A[0])$  让  $P$  指向数组  $A$  的第 0 个元素，于是  $P[i]$  就成为  $A[i]$  的同义表示。事实上，数组名  $A$  本身就是指向其第 0 个元素的指针。

在图 2.4 中，调用 `vecAdd` 时把数组名  $A$  作为第一个参数，会让函数的第一个参数 `A_h` 指向  $A$  的第 0 个元素。因此，函数体中的 `A_h[i]` 可以用来访问 `main` 函数中定义的数组  $A$  的  $A[i]$ 。关于 C 语言中指针详细用法的易读解释，可参见文献 [1]。

`vecAdd` 函数使用 `for` 循环遍历向量元素。在第  $i$  次迭代中，输出元素 `C_h[i]` 接收 `A_h[i]` 和 `B_h[i]` 的和。向量长度参数 `n` 用于控制循环，使迭代次数与向量长



度相匹配。函数分别通过指针 `A_h`、`B_h` 和 `C_h` 读取 `A`、`B` 的元素并写入 `C` 的元素。`vecAdd` 返回后，`main` 中的后续语句就可以访问 `C` 的新内容。

在并行执行向量加法的一种直接方法，是修改 `vecAdd` 函数，把计算移到设备上。这种修改后的 `vecAdd` 函数结构如图 2.5 所示。函数的第 1 部分在设备（GPU）内存中分配空间，保存 `A`、`B`、`C` 向量的副本，并把 `A` 和 `B` 向量从主机内存复制到设备内存。第 2 部分调用向量加法内核，在设备上启动一个线程网格。第 3 部分把和向量 `C` 从设备内存复制到主机内存，并释放设备内存中的三个数组。

```

1 void vecAdd(float* A_h, float* B_h, float* C_h, int n) {
2     int size = n * sizeof(float);
3     float *A_d, *B_d, *C_d;
4
5     // Part 1: allocate device memory for A, B, and C and copy the inputs
6     ...
7
8     // Part 2: invoke the kernel to launch a thread grid on the device
9     // and perform the actual vector addition
10    ...
11
12    // Part 3: copy C back from the device and free the device vectors
13    ...
14 }
15

```




图 2.5: 把工作移到设备上的 `vecAdd`（主机代码）函数概要及数据流（依据原书图 2.5 重绘）

修改后的 `vecAdd` 函数本质上是一个外包代理：它把输入数据发送到设备，在设备上启动计算，再从设备收集结果，而且主程序甚至不需要知道向量加法实际上已经在设备上完成。实践中，这种“透明”的外包模型可能非常低效，因为数据需要来回复制。通常会把大型而重要的数据结构保留在设备上，只从主机代码调用操作这些数据结构的设备函数。不过，目前为了介绍 CUDA C++ 程序的基本结构，我们先使用这个简化的透明模型。修改后函数的细节，以及如何组成内核函数，将是本章后续内容。



## 2.4 设备全局内存与数据传送

在当前 CUDA 系统中，设备通常是配有自身动态随机存取存储器 (Dynamic Random-Access Memory, DRAM) 的硬件卡；这块 DRAM 称为设备全局内存 (device global memory)，通常简称全局内存。例如，NVIDIA Hopper H100 GPU 配备 80 GB 或 94 GB 全局内存。称其为“全局”内存，是为了区别于设备上其他同样可以由程序员访问的内存类型。CUDA 内存模型和不同设备内存类型的细节将在第 5 章讨论。

对于向量加法内核，调用内核之前，程序员需要在设备全局内存中分配空间，并把数据从主机内存传送到设备全局内存中的已分配空间。这些活动对应图 2.5 的第 1 部分。设备执行结束后，程序员还需要把输出数据从设备全局内存传回主机内存，并释放不再需要的设备全局内存空间；这些活动对应第 3 部分。CUDA 运行时系统（通常运行在主机上）提供 API 函数，代表程序员完成这些活动。下文简称“从主机向设备传送数据”，指把数据从主机内存复制到设备全局内存；反方向同理。

图 2.5 的第 1 和第 3 部分需要使用 CUDA API 函数，为 *A*、*B*、*C* 分配设备全局内存，把 *A* 和 *B* 从主机传到设备，在向量加法之后把 *C* 从设备传回主机，并释放 *A*、*B*、*C* 所占的设备全局内存。先介绍内存分配和释放函数。

|                           |                                                 |
|---------------------------|-------------------------------------------------|
| <code>cudaMalloc()</code> | 在设备全局内存中分配对象；需要两个参数：指向所分配对象的指针地址，以及以字节数表示的分配大小。 |
| <code>cudaFree()</code>   | 从设备全局内存释放对象；需要一个参数，即待释放对象的指针。                   |

图 2.6: 管理设备全局内存的 CUDA API 函数（依据原书图 2.6 重绘）

图 2.6 展示了分配和释放设备全局内存的两个 API 函数。主机代码可以调用 `cudaMalloc`，为对象分配一段设备全局内存。读者应注意，`cudaMalloc` 与标准 C 运行时库（它也是 C++ 的一部分）中的 `malloc` 函数非常相似。这种相似是有意的：CUDA C++ 只是带有少量扩展的 C++。CUDA C++ 使用标准 C/C++ 运行时库的 `malloc` 函数管理主机内存，并添加 `cudaMalloc` 作为 C++ 运行时库的扩展。尽量保持与原始 C/C++ 运行时库接近的接口，可以减少 C 或 C++ 程序员重新学习这些扩展的时间。

`cudaMalloc` 的第一个参数，是将被设置为指向所分配对象的指针变量的地址。这个地址本身是“指向指针的指针”；由于 API 的形参类型为 `void**`，调用者需要把该地址转换为 `(void**)`。这个内存分配函数是通用函数，不局限于某种对象类型。<sup>2</sup> 无论指针变量是什么类型，这个参数都允许 `cudaMalloc` 把所分配内存的地址写入提供的指针变量。调用内核的主机代码会把这个指针值传给需要访问所分配内存对象的

<sup>2</sup>`cudaMalloc` 通过通用指针交回所分配对象的地址，这会使动态分配的多维数组使用起来更加复杂；第 3 章将讨论这一问题。

内核。第二个参数给出要分配的数据大小，单位是字节；它与 C malloc 函数的大小参数一致。

注意，cudaMalloc 的格式与 C malloc 略有不同。C malloc 返回指向所分配对象的指针，只接收一个指定对象大小的参数；cudaMalloc 则把结果写入第一个参数所指定地址的指针变量。因此，cudaMalloc 接收两个参数。双参数形式使 cudaMalloc 能像其他 CUDA API 函数一样，使用返回值报告错误。

cudaFree 函数与 C free 函数非常相似。它接收一个输入参数，即待释放内存的指针，并从设备内存中释放相应空间。

CUDA C++ 还有更高级的库函数，用于在主机内存和设备内存中分配与释放空间。这些替代方法可以更快地复制数据，或者消除显式复制的需要，让数据按需自动复制。管理设备内存时，这些方法可以为程序提供更好的性能或便利性；第 23 章和附录 C 会讨论其他内存分配形式。

下面用一个简单代码例子说明 cudaMalloc 和 cudaFree 的使用：

```
1 float *A_d;
2 int size = n * sizeof(float);
3 cudaMalloc((void**)&A_d, size);
4 ...
5 cudaFree(A_d);
```

这是图 2.5 示例的延续。为清晰起见，我们在指针变量名后加 \_d，表示它指向设备全局内存中的对象。A\_d 的类型是 float\*，所以它的地址 &A\_d 的类型是 float\*\*；cudaMalloc 的第一个形参类型是 void\*\*，因此代码中的 (void\*\*)&A\_d 把 float\*\* 转换为 void\*\*。cudaMalloc 返回时，A\_d 将指向为向量 A 分配的设备全局内存区域。第二个参数是要分配的区域大小。由于 size 的单位是字节，程序员在确定 size 的值时，需要把数组元素数量换算成字节数。

例如，为包含  $n$  个单精度浮点元素的数组分配空间时，size 等于  $n$  乘以单精度浮点数的大小；当前计算机中该大小通常是 4 字节。因此，size 的值为  $n*4$ 。计算完成后，调用 cudaFree 并把 A\_d 作为参数传入，即可从设备全局内存中释放向量 A 的存储空间。注意，cudaFree 不需要改变 A\_d 的值；它只需使用 A\_d 的值，把已分配内存归还到可用内存池。因此，作为参数传入的只是 A\_d 的值，而不是其地址。

A\_d、B\_d 和 C\_d 中的地址都指向设备全局内存中的位置。这些地址不应在主机代码中解引用，只能用于调用 API 函数和内核函数。在主机代码中解引用设备全局内存指针可能导致异常或其他运行时错误，因为这些地址位于设备全局内存，用户主机代码无法访问。

讨论完 A\_d 指针变量的声明，以及它在 cudaMalloc 和 cudaFree 调用中的用法后，读者应当能够用类似声明为 B\_d、C\_d 的指针变量及相应的 cudaMalloc 调用，补全图 2.5 中 vecAdd 示例的第 1 部分；第 3 部分则可以用针对 B\_d 和 C\_d 的 cudaFree

调用补全。

主机代码为数据对象分配设备全局内存后，就可以请求在主机与设备之间传送数据。这通过调用 CUDA API 函数完成。图 2.7 展示了这样的 API 函数 `cudaMemcpy`。它接收四个参数：第一个参数是待复制数据对象的目标地址；第二个参数是源地址；第三个参数指定复制的字节数；第四个参数表示复制涉及的内存位置：主机到主机、主机到设备、设备到主机或设备到设备。例如，内存复制函数也可以把设备全局内存中的数据从一个位置复制到另一个位置。

---

|                           |                                             |
|---------------------------|---------------------------------------------|
| <code>cudaMemcpy()</code> | 执行内存数据传送，需要四个参数：目标指针、源指针、要复制的字节数，以及传送类型/方向。 |
|---------------------------|---------------------------------------------|

---

图 2.7: 在主机与设备之间传送数据的 CUDA API 函数（依据原书图 2.7 重绘）

`vecAdd` 函数在相加之前调用 `cudaMemcpy`，把 `A_h` 和 `B_h` 所指向的主机数组复制到 `A_d` 和 `B_d` 所指向的设备数组；向量加法完成后，再把 `C_d` 所指向的设备数组复制到 `C_h` 所指向的主机数组。假设 `A_h`、`B_h`、`A_d`、`B_d` 和 `size` 的值都已按前文设置好，三个 `cudaMemcpy` 调用如下：

```
1 cudaMemcpy(A_d, A_h, size, cudaMemcpyHostToDevice);
2 cudaMemcpy(B_d, B_h, size, cudaMemcpyHostToDevice);
3 ...
4 cudaMemcpy(C_h, C_d, size, cudaMemcpyDeviceToHost);
```

`cudaMemcpyHostToDevice` 和 `cudaMemcpyDeviceToHost` 是 CUDA 编程环境能够识别的预定义符号常量。通过正确安排源指针和目标指针，并使用适当的传送类型，同一个 `cudaMemcpy` 函数可以用于两个方向的数据传送。

总的来说，图 2.4 中的 `main` 函数调用同样在主机上执行的 `vecAdd`；图 2.5 概要展示的 `vecAdd` 在设备全局内存中分配空间、请求数据传送，并调用真正执行向量加法的内核。我们把这种用于调用内核的主机代码称为内核调用存根（stub）。图 2.8 给出了更完整版本的 `vecAdd` 函数。

与图 2.5 相比，图 2.8 中的 `vecAdd` 已经完成第 1 和第 3 部分。第 1 部分为 `A_d`、`B_d`、`C_d` 分配设备全局内存，并把 `A_h` 传到 `A_d`、把 `B_h` 传到 `B_d`；这是通过调用 `cudaMalloc` 和 `cudaMemcpy` 完成的。读者可以尝试使用适当的参数值自行编写这些函数调用，并与图 2.8 中的代码比较。第 2 部分调用内核，将在下一小节介绍。第 3 部分把向量和数据从设备传回主机，使 `main` 函数能够使用这些值；这通过调用 `cudaMemcpy` 完成。随后通过调用 `cudaFree` 释放设备全局内存中 `A_d`、`B_d` 和 `C_d` 所占的空间。

## CUDA C++ 程序中的错误检查与处理

```
1 void vecAdd(float* A_h, float* B_h, float* C_h, int n) {  
2     int size = n * sizeof(float);  
3     float *A_d, *B_d, *C_d;  
4  
5     cudaMalloc((void**)&A_d, size);  
6     cudaMalloc((void**)&B_d, size);  
7     cudaMalloc((void**)&C_d, size);  
8  
9     cudaMemcpy(A_d, A_h, size, cudaMemcpyHostToDevice);  
10    cudaMemcpy(B_d, B_h, size, cudaMemcpyHostToDevice);  
11  
12    // The kernel invocation is introduced later  
13    ...  
14  
15    cudaMemcpy(C_h, C_d, size, cudaMemcpyDeviceToHost);  
16  
17    cudaFree(A_d);  
18    cudaFree(B_d);  
19    cudaFree(C_d);  
20 }  
21
```

图 2.8: 更完整版本的 vecAdd 函数

程序检查并处理错误非常重要。良好的错误检查和处理能够在错误发生时捕获它们，并在靠近问题根因的位置发现问题。CUDA API 函数会返回标志，指示其处理请求时是否发生错误；大多数错误来自调用时使用了不恰当的参数值。为简洁起见，本书的示例不展示错误检查代码。例如，图 2.8 中有如下 `cudaMalloc` 调用：

```
cudaMalloc((void **) &A_d, size);
```

实践中，CUDA 程序员会用检查返回错误条件的代码包围该调用，并打印相关错误消息，让用户知道发生了错误。一个简单版本如下：

```
1 cudaError_t err =
2     cudaMalloc((void **) &A_d, size);
3 if (err != cudaSuccess) {
4     printf("%s in %s at line %d \n",
5           cudaGetErrorString(err), __FILE__,
6           __LINE__);
7     exit(EXIT_FAILURE);
8 }
```

这样，如果系统设备内存不足，用户就会得到通知。恰当的错误检查可以节省数小时的调试时间；还可以定义 C++ 宏，使源代码中的检查代码更加简洁。原书示例的条件判断写作 `error`，但前一行声明的是 `err`；此处按上下文改为 `err`。

## 2.5 内核函数与线程

现在可以进一步讨论 CUDA C++ 内核函数，以及调用这些内核函数所产生的效果。在 CUDA 中，内核函数规定了 GPU 线程在并行阶段执行的代码。由于所有线程执行相同的代码，CUDA C++ 编程是著名的单程序多数据（Single-Program Multiple-Data, SPMD）[2] 并行编程风格的一个实例；SPMD 是并行计算系统中常见的编程风格。

当程序的主机代码调用内核时，运行在主机上的 CUDA 运行时系统会启动一个 GPU 线程网格，线程网格按两级层次组织。每个网格都组织为线程块（thread block）数组；为简洁起见，后文也简称为块（block）。同一网格中的所有块大小相同。在当前系统中，每个块最多可以包含 1024 个线程。图 2.9 展示了每个块包含 256 个线程的例子；每个线程用一条弯曲箭头表示，箭头来自一个标有该线程在块内索引编号的方框。

网格中的块数量以及每个块中的线程数量，由主机代码在调用内核时指定。同一个内核可以在主机代码的不同位置以不同的块数和线程数调用。对于给定的线程网



格，每个块中的线程数保存在名为 `blockDim` 的内置变量中。`blockDim` 的类型是一个 C++ 结构体，包含三个无符号整数字段 `x`、`y` 和 `z`，帮助程序员把线程组织成一维、二维或三维数组。一维组织只使用 `x` 字段；二维组织使用 `x` 和 `y` 字段；三维结构则使用全部三个字段。线程组织的维度通常反映数据的维度。由于线程是为并行处理数据而创建的，让线程组织方式反映数据组织方式是自然的。

```

          块 0              块 1              块 N - 1
0, 1, 2, ..., 254, 255  0, 1, 2, ..., 254, 255  0, 1, 2, ..., 254, 255
每个线程执行相同的内核代码：
i = blockDim.x * blockIdx.x + threadIdx.x
C[i] = A[i] + B[i]

```

图 2.9: 网格中的所有线程执行相同的内核代码（依据原书图 2.9 重绘）

## 内置变量

许多编程语言都有内置变量。这些变量具有特殊的含义和用途，通常由运行时系统预先初始化，并且在程序中一般是只读的。程序员不应为了其他目的重新定义这些变量。

在图 2.9 中，由于数据是一维向量，每个线程块都组织为一维线程数组。

每个块中的线程总数由内置变量 `blockDim.x` 给出。在图中，该值为 256。通常建议线程块中的线程总数是 32 的倍数，这是出于硬件效率的考虑；本书后文会再次讨论这一点。

CUDA 内核还可以访问另外两个内置变量 `threadIdx` 和 `blockIdx`，让线程彼此区分，并确定每个线程需要处理的数据区域。`threadIdx` 为每个线程提供块内的唯一坐标。在一维线程组织中只使用 `threadIdx.x`；图 2.9 中每个线程的小阴影方框显示了它的 `threadIdx.x` 值。每个块中的第一个线程的值为 0，第二个线程的值为 1，第三个线程的值为 2，以此类推。

`blockIdx` 为一个块中的所有线程提供共同的块坐标。在图 2.9 中，第一个块的所有线程的 `blockIdx.x` 值为 0，第二个块的值为 1，以此类推。可以用电话系统作类比：`threadIdx.x` 类似本地电话号码，`blockIdx.x` 类似区号。两者结合起来，就能为全国范围内的每条电话线形成唯一的电话号码。同样，每个线程也可以组合自己的 `threadIdx` 和 `blockIdx` 值，在整个网格中生成唯一的全局索引。

## 层次化组织

像 CUDA 线程一样，现实世界中的许多系统也按层次组织。美国电话系统就是一个好例子。最高层由许多“区域”组成，每个区域对应一个地理范围；同一区域内的所有电话线共享一个三位数区号。一个电话区域有时会大于一座城市。例如，美国伊利诺伊州中部的许多县和城市都属于同一电话区域，共享区号 217。



在一个区域内，每条电话线都有一个七位数的本地号码，因此每个区域最多约有一千万个号码。可以把每条电话线看作一个 CUDA 线程，把区号看作 `blockIdx.x`，把七位本地号码看作 `threadIdx.x`。这种层次化组织在保持局部性的同时，支持非常大的电话线路数量；拨打同一区域的号码时只需拨本地号码，偶尔拨打其他区域的号码时才需要拨 1、区号和本地号码。CUDA 线程的层次化组织也提供了一种局部性形式，本书很快就会研究这种局部性。

在图 2.9 中，使用下面的 C++ 语句计算唯一的全局索引  $i$ ：

$$i = \text{blockIdx.x} \times \text{blockDim.x} + \text{threadIdx.x}.$$

本例中 `blockDim.x` 为 256。块 0 中线程的  $i$  值范围为 0 到 255；块 1 中的范围为 256 到 511；块 2 中的范围为 512 到 767。也就是说，这三个块中线程的  $i$  值连续覆盖 0 到 767。由于每个线程使用  $i$  访问  $A$ 、 $B$  和  $C$ ，这些线程覆盖原始循环的前 768 次迭代。启动包含更多块的网格，就可以处理更长的向量；启动包含  $n$  个或更多线程的网格，就可以处理长度为  $n$  的向量。

图 2.10 展示了向量加法的内核函数。注意，内核代码不采用 `_h` 和 `_d` 后缀约定，因为这里不存在混淆的可能；本章示例的内核代码不会访问任何主机内存。<sup>3</sup>

```

1 // Compute vector sum C = A + B
2 // Each thread performs one pair-wise addition
3 __global__
4 void vecAddKernel(float* A, float* B, float* C, int n) {
5     int i = threadIdx.x + blockDim.x * blockIdx.x;
6     if (i < n) {
7         C[i] = A[i] + B[i];
8     }
9 }
10

```

图 2.10: 一个简单的向量加法内核函数

内核的语法遵循 C++ 标准，但有一些值得注意的扩展。首先，在 `vecAddKernel` 声明前有 CUDA 专用关键字 `__global__`。该关键字表示这是一个内核，可以被调用在设备上生成线程网格。

一般而言，CUDA C++ 用三个限定符关键字扩展 C++ 语言，可以在函数声明中使用。图 2.11 总结了这些关键字的含义。`__global__` 表示所声明的函数是 CUDA

<sup>3</sup>一般来说，内核代码可以通过称为统一虚拟地址 (Unified Virtual Address, UVA) 的机制访问主机内存。该机制允许 GPU 访问主机内存，但带宽低于访问自身设备全局内存；附录 C 会讨论这一机制。

C++ 内核函数。注意，单词 `global` 两侧各有两个下划线。这种内核函数在设备上执行，可以从主机调用；在支持动态并行性的 CUDA 系统中（从 Kepler 架构开始），也可以从设备调用。重要特征是，调用这种内核函数会在设备，即 GPU 上启动一个新的线程网格。

| 限定符关键字                     | 可从哪里调用  | 在哪里执行 | 由谁执行     |
|----------------------------|---------|-------|----------|
| <code>__host__</code> （默认） | 主机      | 主机    | 调用者主机线程  |
| <code>__global__</code>    | 主机（或设备） | 设备    | 新的设备线程网格 |
| <code>__device__</code>    | 设备      | 设备    | 调用者设备线程  |

图 2.11: CUDA C++ 函数声明关键字（依据原书图 2.11 重绘）

`__device__` 关键字表示所声明的是 CUDA 设备函数。设备函数在 GPU 设备上执行，只能从内核函数或另一个设备函数中调用；它由调用它的设备线程执行，不会启动新的设备线程。

`__host__` 关键字表示所声明的是 CUDA 主机函数。主机函数就是在主机上执行的传统 C++ 函数，只能从另一个主机函数调用。如果声明中没有 CUDA 关键字，CUDA 程序中的所有函数默认都是主机函数。这很合理，因为许多 CUDA 应用是从只运行在 CPU 上的环境移植而来的；移植时，程序员会加入内核函数和设备函数，而原有函数保持为主机函数。让函数默认成为主机函数，可以免去程序员修改所有原有函数声明的繁琐工作。

既然所有函数默认都是主机函数，为什么还需要 `__host__` 关键字？有时，程序员希望一个函数同时能够在主机和设备上使用。标记 `__device__` 会使函数只在设备上可用；要让它两者上都可用，可以在函数声明中同时使用 `__host__` 和 `__device__`。这种组合会告诉编译系统，为同一个函数生成两份目标代码：一份在主机上执行，只能从主机函数调用；另一份在设备上执行，只能从设备函数或内核函数调用。当同一份函数源代码需要重新编译以生成设备版本时，这种能力非常有用，许多用户库函数可能属于这一类。

图 2.10 中 `vecAdd` 内核使用的第二个值得注意的 CUDA C++ 扩展，是内置变量 `threadIdx`、`blockIdx` 和 `blockDim`。回顾一下，所有线程执行相同的内核代码，因此必须有办法让线程彼此区分，并把每个线程导向数据的特定部分。这些内置变量让线程能够访问硬件寄存器，从而获得标识自身的坐标。不同线程会看到其 `threadIdx.x`、`blockIdx.x` 和 `blockDim.x` 变量的不同值。

利用内置变量计算出的全局索引（图 2.10 第 5 行）被写入一个类型为 `int` 的自动（局部）变量 `i`。<sup>4</sup> 在 CUDA 内核函数中，自动变量对每个线程都是私有的。也就

<sup>4</sup>不同的 C 和 C++ 程序员在声明用于表示数组索引、数组大小、循环迭代计数器和循环边界的变量时，可能选择 `int` 或 `unsigned int`。使用 `unsigned int` 能明确表明这些变量绝不应为负数，并可能触发有助于防止错误的编译器警告。另一方面，在执行减法，或在算术运算中混用 `unsigned int` 与其他 `int` 变量时，使用 `int` 可

是说，每个线程都会生成一份  $i$ ；如果网格启动了 10,000 个线程，就会有 10,000 份  $i$ ，每个线程一份。一个线程赋给自己  $i$  的值，其他线程不可见。本书第 5 章会更详细地讨论这些自动变量。

比较图 2.4 和图 2.10，可以发现 CUDA 内核有一个重要特点：图 2.10 中没有对应原始循环的 `for` 循环。读者可能会问，循环去哪儿了？答案是，循环现在被线程网格替代。整个网格构成循环的等价物，网格中的每个线程对应原始循环的一次迭代。这有时称为循环并行性，即把原来顺序代码的迭代交给线程并行执行。

注意，`vecAddKernel` 中有 `if (i < n)`。这是因为并非所有向量长度都能表示为块大小的整数倍。例如，向量长度为 100，最小的高效线程块维度为 32，选择块大小 32 时，需要启动 4 个线程块才能处理全部 100 个向量元素。然而，4 个块共包含 128 个线程；必须禁止最后 28 个线程执行原程序没有要求的工作。由于所有线程执行相同代码，它们都会把自己的  $i$  值与  $n = 100$  比较。借助 `if (i < n)`，前 100 个线程执行加法，最后 28 个线程不执行，从而允许内核处理任意长度的向量。

## 2.6 调用内核函数

实现内核函数后，下一步是在主机代码中调用它，以启动线程网格。图 2.12 展示了调用向量加法内核的主机代码。当主机代码调用内核时，会通过执行配置参数设置网格和线程块的维度。配置参数放在传统 C++ 函数参数之前的 `<<<` 和 `>>>` 括号之间。第一个配置参数给出网格中的块数，第二个参数指定每个块中的线程数；本例中每个块有 256 个线程。

```
1 int vecAdd(float* A, float* B, float* C, int n) {  
2     // Allocation and copying of A_d, B_d, and C_d omitted  
3     ...  
4     // Launch ceil(n/256) blocks with 256 threads per block  
5     vecAddKernel<<<ceil(n/256.0), 256>>>(A_d, B_d, C_d, n);  
6 }  
7
```

图 2.12: 包含向量加法内核调用语句的主机代码示例

**译者注：**图 2.12 按原书保留了 `int` 返回类型，但这段概要代码没有 `return` 语句；图 2.13 的完整版本使用 `void`，与该函数的行为一致。

为了保证网格中的线程足以覆盖所有向量元素，需要把网格块数设置为所需线程数（这里是  $n$ ）除以线程块大小（这里是 256）后的向上取整，即天花板除法。实现

---

以避免错误。此外，由于 `int` 溢出的行为未定义，编译器可以在优化时利用这一事实。本书在上述声明中有时使用 `int`，有时使用 `unsigned int`；读者在自己的实现中可采用任一种风格。

天花板除法有很多方法；一种方法是对  $n/256.0$  应用 C++ 的 `ceil` 函数。使用浮点数 256.0 可以确保除法结果为浮点值，使 `ceil` 能正确向上取整。例如，要生成 1000 个线程，就启动

$$\text{ceil}(1000/256.0) = 4$$

个线程块，结果是  $4 \times 256 = 1024$  个线程。结合内核中的 `if (i < n)`，前 1000 个线程会对 1000 个向量元素执行加法，其余 24 个线程不执行。

图 2.13 展示了 `vecAdd` 函数中的最终主机代码；它补全了图 2.5 中的骨架代码。图 2.10 和图 2.13 共同展示了一个同时包含主机代码和设备内核的简单 CUDA 程序。

```

1 void vecAdd(float* A, float* B, float* C, int n) {
2     float *A_d, *B_d, *C_d;
3     int size = n * sizeof(float);
4
5     cudaMalloc((void**)&A_d, size);
6     cudaMalloc((void**)&B_d, size);
7     cudaMalloc((void**)&C_d, size);
8
9     cudaMemcpy(A_d, A, size, cudaMemcpyHostToDevice);
10    cudaMemcpy(B_d, B, size, cudaMemcpyHostToDevice);
11
12    vecAddKernel<<<ceil(n/256.0), 256>>>(A_d, B_d, C_d, n);
13
14    cudaMemcpy(C, C_d, size, cudaMemcpyDeviceToHost);
15
16    cudaFree(A_d);
17    cudaFree(B_d);
18    cudaFree(C_d);
19 }
20

```

图 2.13: 向量加法内核调用语句

这份源代码把线程块大小硬编码为每块 256 个线程，但使用的线程块数量取决于向量长度  $n$ 。如果  $n = 750$ ，就使用 3 个线程块；如果  $n = 4000$ ，就使用 16 个线程块；如果  $n = 2,000,000$ ，就使用 7813 个线程块。注意，所有线程块都操作向量的不同部分，可以按任意顺序执行。程序员不能对执行顺序作任何假设。

执行资源较少的小型 GPU 可能一次只并行执行其中一两个线程块；较大的 GPU 可能同时执行 128 或 256 个线程块。这使 CUDA 内核的执行速度能够随硬件扩展：同一份代码在小型 GPU 上以较低速度运行，在大型 GPU 上以较高速度运行。第 4 章会再次讨论这一点。

## 2.7 编译

我们已经看到，实现 CUDA C++ 内核需要使用并非 C++ 标准组成部分的各种扩展。一旦代码中使用了这些扩展，就不能再交给传统 C++ 编译器；必须使用能够识别和理解这些扩展的编译器，例如 NVCC (NVIDIA CUDA Compiler)。

如图 2.14 顶部所示，NVCC 处理 CUDA C++ 程序，并利用 CUDA 关键字把主机代码和设备代码分离。主机代码是普通 C++ 代码，由标准 C/C++ 编译器编译，并作为传统 CPU 进程运行。标记了 CUDA 关键字、用于声明 CUDA 内核及其相关设备函数和数据结构的设备代码，则由 NVCC 编译为称为 PTX 的虚拟二进制文件。随后，NVCC 的运行时组件会进一步把这些 PTX 文件编译为真正的目标文件，并在支持 CUDA 的 GPU 设备上执行。




图 2.14: CUDA C++ 程序的编译过程概览（依据原书图 2.14 重绘）

## 2.8 小结

本章快速、简化地概览了 CUDA C++ 编程模型。CUDA C++ 扩展 C++ 语言以支持并行计算，本章讨论了这些扩展中的一个基本子集。为方便读者，现将这些扩展总结如下。

**函数声明。** CUDA C++ 扩展 C++ 函数声明语法，以支持异构并行计算。图 2.11 总结了这些扩展。使用 `__global__`、`__device__` 或 `__host__` 中的一个，程序员可以指示编译器生成内核函数、设备函数或主机函数。没有这些关键字的函数声明默认是主机函数。如果函数声明同时使用 `__host__` 和 `__device__`，编译器会生成两个版本，一个用于设备，一个用于主机。

**内核调用与网格启动。** CUDA C++ 用被 `<<<` 和 `>>>` 括号包围的内核执行配置参数扩展 C++ 函数调用语法。这些执行配置参数只在调用内核函数、启动线程网格时使



用。本章讨论了定义网格维度和每个块维度的执行配置参数；关于内核启动扩展以及其他类型执行配置参数的更多细节，请参阅 CUDA 编程指南 [3]。

**内置（预定义）变量。** CUDA 内核可以访问一组内置只读变量，让每个线程区分自己与其他线程，并确定自己需要处理的数据区域。本章讨论了 `threadIdx`、`blockDim` 和 `blockIdx`；第 3 章将进一步讨论如何使用这些变量，在处理多维数据时管理多维块和网格。

**运行时 API。** CUDA 支持一组应用程序接口（Application Programming Interface, API）函数，为 CUDA C++ 程序提供服务。本章讨论的服务包括 `cudaMalloc`、`cudaFree` 和 `cudaMemcpy`；这些函数由主机代码调用，分别代表调用程序分配设备全局内存、释放设备全局内存，以及在主机和设备之间传送数据。关于其他 CUDA API 函数，请参阅 CUDA C++ 编程指南 [3]。

本章的目标是介绍 CUDA C++ 的核心概念，以及编写简单 CUDA 程序所需的基本 CUDA 到 C++ 的扩展。本章绝不是 CUDA 全部特性的完整说明；本书后续部分还会介绍更多特性。不过，我们强调的是这些特性所支持的关键并行计算概念。对于并行编程技术的代码示例，我们只会介绍足够使用的 CUDA C++ 特性。一般而言，我们始终建议读者查阅 CUDA C++ 编程指南 [3]，了解最新特性的更多细节。

## 2.9 练习

1. 如果希望网格中的每个线程计算向量加法的一个输出元素，那么在内核函数中，把线程/块索引映射到数据索引  $i$  的表达式是什么？

- a. `i = threadIdx.x + threadIdx.y;`
- b. `i = blockIdx.x + threadIdx.x;`
- c. `i = blockIdx.x * blockDim.x + threadIdx.x;`
- d. `i = blockIdx.x * threadIdx.x;`

2. 假设希望每个线程计算向量加法中相邻的两个元素。把线程/块索引映射到线程要处理的第一个元素的数据索引  $i$  的表达式是什么？

- a. `i = blockIdx.x * blockDim.x + threadIdx.x + 2;`
- b. `i = blockIdx.x * threadIdx.x * 2;`
- c. `i = (blockIdx.x * blockDim.x + threadIdx.x) * 2;`
- d. `i = blockIdx.x * blockDim.x * 2 + threadIdx.x;`



3. 希望每个线程计算两个元素。每个线程块处理由两个区段组成的、连续的  $2 \times \text{blockDim.x}$  个元素。块中的所有线程先处理第一个区段，每个线程处理一个元素；然后它们一起移动到下一个区段，每个线程再处理一个元素。假设变量  $i$  是线程要处理的第一个元素的索引，那么把线程/块索引映射到第一个元素数据索引的表达式是什么？
- a.  $i = \text{blockIdx.x} * \text{blockDim.x} + \text{threadIdx.x} + 2;$
  - b.  $i = \text{blockIdx.x} * \text{threadIdx.x} * 2;$
  - c.  $i = (\text{blockIdx.x} * \text{blockDim.x} + \text{threadIdx.x}) * 2;$
  - d.  $i = \text{blockIdx.x} * \text{blockDim.x} * 2 + \text{threadIdx.x};$
4. 对于一次向量加法，向量长度为 8000，每个线程计算一个输出元素，线程块大小为 1024。程序员把内核调用配置为覆盖所有输出元素所需的最少线程块数。网格中有多少个线程？
- a. 8000
  - b. 8196
  - c. 8192
  - d. 8200
5. 要为包含  $v$  个整数元素的数组分配设备全局内存。cudaMalloc 的第二个参数应使用哪个表达式？
- a.  $n$
  - b.  $v$
  - c.  $n * \text{sizeof(int)}$
  - d.  $v * \text{sizeof(int)}$
6. 如果希望分配一个包含  $n$  个浮点元素的数组，并让浮点指针变量  $A\_d$  指向所分配的内存，cudaMalloc 调用的第一个参数应使用什么表达式？
- a.  $n$
  - b.  $(\text{void} *) A\_d$
  - c.  $*A\_d$
  - d.  $(\text{void} **) \&A\_d$
7. 如果希望把 3000 字节数据从主机数组  $A\_h$  ( $A\_h$  指向源数组的第 0 个元素) 复制到设备数组  $A\_d$  ( $A\_d$  指向目标数组的第 0 个元素)，CUDA 中适合进行该复制的 API 调用是什么？

- a. `cudaMemcpy(3000, A_h, A_d, cudaMemcpyHostToDevice);`
- b. `cudaMemcpy(A_h, A_d, 3000, cudaMemcpyDeviceToHost);`
- c. `cudaMemcpy(A_d, A_h, 3000, cudaMemcpyHostToDevice);`
- d. `cudaMemcpy(3000, A_d, A_h, cudaMemcpyHostToDevice);`

8. 应如何声明变量 `err`, 才能适当地接收 CUDA API 调用返回的值?

- a. `int err;`
- b. `cudaError err;`
- c. `cudaError_t err;`
- d. `cudaSuccess_t err;`

9. 考虑图 2.15 中的 CUDA 内核及调用它的主机函数。

```

1 __global__ void foo_kernel(float* a, float* b, unsigned int N) {
2     unsigned int i = blockIdx.x * blockDim.x + threadIdx.x;
3     if (i < N) {
4         b[i] = 2.7f * a[i] - 4.3f;
5     }
6 }
7 void foo(float* a_d, float* b_d) {
8     unsigned int N = 200000;
9     foo_kernel<<<(N + 128 - 1)/128, 128>>>(a_d, b_d, N);
10 }
11

```

图 2.15: 练习题 9 的 CUDA 代码

- a. 每个块中的线程数是多少?
  - b. 网格中的线程总数是多少?
  - c. 网格中的块数是多少?
  - d. 执行第 02 行代码的线程数是多少?
  - e. 执行第 04 行代码的线程数是多少?
10. 一位新的 CUDA 程序员对 CUDA 感到沮丧。他抱怨 CUDA 太繁琐: 自己计划在主机和设备上都执行的许多函数, 必须分别声明两次, 一次声明为主机函数, 一次声明为设备函数。你会如何帮助这位新程序员?

## 参考文献

- [1] Y. N. Patt and S. J. Patel. *Introduction to Computing Systems: From Bits and Gates to C and Beyond*. McGraw Hill Publisher, 2020, 2000, 2004.
- [2] M. J. E. Atallah. *Algorithms and Theory of Computation Handbook*. CRC Press, 1998.
- [3] NVIDIA. *CUDA C++ Programming Guide*, Release 13.0, 2025. <https://docs.nvidia.com/cuda/cuda-c-programming-guide>.

## 第三章 多维网格与数据

第二章中，我们学习了如何编写一个简单的 CUDA C++ 程序：调用内核函数，启动一个处理一维数组元素的一维线程网格。内核规定网格中每个线程要执行的语句。本章将更一般地考察线程的组织方式，并学习如何使用线程和线程块处理多维数组。全章贯穿多个例子，包括把彩色图像转换为灰度图像、模糊图像以及矩阵乘法。这些例子也将帮助读者熟悉数据并行推理，为后续讨论 GPU 架构、内存组织和性能优化做好准备。

### 3.1 多维网格组织

在 CUDA 中，网格中的所有线程都执行同一个内核函数，并依靠自己的坐标（即线程索引）彼此区分，同时确定要处理的数据区域。正如第二章所见，这些线程按两级层次组织：一个网格由一个或多个线程块组成，每个线程块又由一个或多个线程组成。同一线程块中的所有线程共享相同的块索引，该索引可以通过内置变量 `blockIdx` 访问。每个线程还有自己的线程索引，可以通过内置变量 `threadIdx` 访问。线程执行内核函数时，引用 `blockIdx` 和 `threadIdx` 会得到该线程的坐标。内核调用语句中的执行配置参数指定网格和每个线程块的维度；这些维度可以通过内置变量 `gridDim` 和 `blockDim` 访问。

一般而言，网格是一个三维线程块数组，而每个线程块又是一个三维线程数组。调用内核时，程序需要指定网格大小以及每个线程块在各个维度上的大小。这些大小通过内核调用语句中的执行配置参数（位于 `<<< ... >>>` 之间）指定。第一个执行配置参数以线程块数量为单位指定网格的维度，第二个以线程数量为单位指定每个线程块的维度。每个参数的类型都是 `dim3`，这是一种包含三个整数元素 `x`、`y` 和 `z` 的向量类型；三个元素分别指定三个维度的大小。如果程序使用的维度少于三个，只需把未使用维度的大小设为 1。

例如，下面的主机代码调用 `vecAddKernel`，生成一个一维网格；该网格包含 32 个线程块，每个线程块包含 128 个线程：

```
1 dim3 dimGrid(32, 1, 1);
2 dim3 dimBlock(128, 1, 1);
3 vecAddKernel<<<dimGrid, dimBlock>>>>(...);
```

在这个例子中，网格中的线程总数为

$$128 \times 32 = 4096.$$

注意，`dimBlock` 和 `dimGrid` 是由程序员在主机代码中定义的变量。只要类型为 `dim3`，它们可以使用任何合法的 C++ 变量名。例如，下面的语句与前面的语句实现相同的效果：

```
1 dim3 dog(32, 1, 1);  
2 dim3 cat(128, 1, 1);  
3 vecAddKernel<<<dog, cat>>>(...);
```

网格和线程块的维度也可以根据其他变量计算。例如，图 2.12 中的内核调用可以改写为：

```
1 dim3 dimGrid(ceil(n/256.0), 1, 1);  
2 dim3 dimBlock(256, 1, 1);  
3 vecAddKernel<<<dimGrid, dimBlock>>>(...);
```

这样，线程块数量就可以随向量长度变化，使网格拥有足够的线程覆盖所有向量元素。在本例中，程序员选择把线程块大小固定为 256；调用内核时变量 `n` 的值决定网格的维度。如果 `n` 等于 1000，网格包含 4 个线程块；如果 `n` 等于 4000，网格包含 16 个线程块。在这两种情况下，线程数都足以覆盖所有向量元素。网格启动后，网格和线程块的维度在整个网格执行完毕之前保持不变。

为了方便一维网格和一维线程块的调用，CUDA 提供了一种特殊的简写形式。不使用 `dim3` 变量时，可以直接使用算术表达式指定一维网格和线程块的配置。在这种情况下，CUDA 编译器把算术表达式作为 `x` 维度，并假定 `y` 和 `z` 维度均为 1。因此，图 2.12 中的内核调用可以写成：

```
1 vecAddKernel<<<ceil(n/256.0), 256>>>(...);
```

熟悉 C++ 的读者会发现，这种一维配置的“简写”利用了 C++ 构造函数和默认参数的工作方式。`dim3` 构造函数的参数默认值为 1。当只传入一个值而期望 `dim3` 时，该值传给构造函数的第一个参数，第二、第三个参数使用默认值 1。因此得到一个一维网格或线程块，其 `x` 维度大小就是传入的值，`y` 和 `z` 维度大小为 1。

在内核函数中，变量 `gridDim` 和 `blockDim` 的 `x` 字段会根据执行配置参数预先初始化。例如，如果 `n` 等于 4000，那么在 `vecAddKernel` 内引用 `gridDim.x` 和 `blockDim.x`，得到的值分别为 16 和 256。注意，与主机代码中的 `dim3` 变量不同，内核函数中的这些变量名属于 CUDA C++ 规范，不能更改。也就是说，`gridDim` 和 `blockDim` 是内置变量，始终反映网格和线程块的维度。

在 CUDA C++ 中, `gridDim.x` 的允许取值范围为 1 到  $2^{31} - 1$ ; `gridDim.y` 和 `gridDim.z` 的允许取值范围为 1 到  $2^{16} - 1 = 65,535$ 。同一线程块中的所有线程共享 `blockIdx.x`、`blockIdx.y` 和 `blockIdx.z` 的值。在所有线程块之间, `blockIdx.x` 的取值范围为 0 到 `gridDim.x-1`, `blockIdx.y` 的取值范围为 0 到 `gridDim.y-1`, `blockIdx.z` 的取值范围为 0 到 `gridDim.z-1`。

下面转而讨论线程块的配置。每个线程块组织成一个三维线程数组。

把 `blockDim.z` 设为 1, 就可以创建二维线程块。像向量加法示例那样, 一维线程块满足

$$\text{blockDim.y} = 1, \quad \text{blockDim.z} = 1.$$

前文已经提到, 同一网格中的所有线程块具有相同的维度和大小。线程块每个维度的线程数量由内核调用的第二个执行配置参数指定。在内核中, 可以通过 `blockDim` 的 `x`、`y` 和 `z` 字段访问这一配置。

在当前 CUDA 系统中, 一个线程块的总大小限制为 1024 个线程。只要线程总数不超过 1024, 这些线程可以以任意方式分布在三个维度中。例如, 下面的 `blockDim` 值都是允许的:

$$(512, 1, 1), \quad (8, 16, 4), \quad (32, 16, 2).$$

另一方面, `blockDim` 为 (32, 32, 2) 时线程总数超过 1024, 因此不允许。

网格及其线程块不需要具有相同的维度。网格可以比线程块维度更高, 反之亦然。例如, 图 3.1 展示了一个小型示例, 其中 `gridDim` 为 (2, 2, 1), `blockDim` 为 (4, 2, 2)。可以使用下面的主机代码创建该网格:

```
1 dim3 dimGrid(2, 2, 1);
2 dim3 dimBlock(4, 2, 2);
3 KernelFunction<<<dimGrid, dimBlock>>>(...);
```




图 3.1: CUDA 多维网格组织示例 (依据原书图 3.1 重绘的概念示意)

图 3.1 中的网格由 4 个线程块组成, 排列成一个  $2 \times 2$  数组。每个线程块使用 (`blockIdx.y`, `blockIdx.x`) 标记。例如, 块 (1,0) 的 `blockIdx.y=1`, `blockIdx.x=0`。需要注意, 块和线程标签的排列顺序是最高维度在前。这与设置执行配置参数时代码



使用的顺序相反；代码中最低维度在前。用这种相反的顺序标记块，更适合说明线程坐标如何映射到多维数据的索引。

每个 `threadIdx` 也包含三个字段：x 坐标 `threadIdx.x`、y 坐标 `threadIdx.y` 和 z 坐标 `threadIdx.z`。图 3.1 展示了线程块内部的组织方式。在这个例子中，每个线程块组织成一个  $4 \times 2 \times 2$  的线程数组。由于网格中的所有线程块具有相同的维度，图中只展开其中一个线程块。图 3.1 展开块 (1,1)，展示其中的 16 个线程。例如，线程 (1,0,2) 具有 `threadIdx.z=1`、`threadIdx.y=0` 和 `threadIdx.x=2`。在这个例子中，网格共有 4 个线程块，每个线程块 16 个线程，总计 64 个线程。

**译者注：**原书相应说明中有一处疑似排印错误，写作 `threadId.x`；CUDA C++ 的内置变量实际是 `threadIdx.x`，本译稿按正确标识符规范化。这里使用很小的数字只是为了让图示保持简单；典型 CUDA 网格包含数千到数百万个线程。

## 3.2 将线程映射到多维数据

选择一维、二维还是三维线程组织，通常取决于数据的性质。例如，图片是由像素组成的二维数组，使用由二维线程块组成的二维网格，通常很适合处理图片中的像素。图 3.2 展示了这种处理方式，输入图片 `Pin` 的大小为  $62 \times 76$ （垂直方向或 y 方向有 62 个像素，水平方向或 x 方向有 76 个像素）。假设我们选择  $16 \times 16$  的线程块，即 x 方向和 y 方向各有 16 个线程。需要在 y 方向使用 4 个线程块，在 x 方向使用 5 个线程块，因此总共需要  $4 \times 5 = 20$  个线程块，如图 3.2 所示。粗线表示线程块边界；本概念重绘用文字标出实际像素区和线程覆盖区，具体的有效线程分类见图 3.5。每个线程负责处理一个像素，其 y、x 坐标由 `blockIdx`、`blockDim` 和 `threadIdx` 的值推导得到。

1

垂直（行）坐标为：

$$\text{blockIdx.y} \times \text{blockDim.y} + \text{threadIdx.y}.$$

水平（列）坐标为：

$$\text{blockIdx.x} \times \text{blockDim.x} + \text{threadIdx.x}.$$

---

<sup>1</sup>本书始终按多维数据的降序维度书写其尺寸：先写 z 维，再写 y 维，最后写 x 维。例如，对于垂直方向（或 y 方向）有  $n$  个像素、水平方向（或 x 方向）有  $m$  个像素的图片，我们将其写作  $n \times m$ 。这遵循 C++ 多维数组的索引约定。例如，正文和图中可以简写  $P[y][x]$  为  $P_{y,x}$ 。遗憾的是，这与 `gridDim` 和 `blockDim` 中数据维度的排列顺序相反。当根据要处理的多维数组定义线程网格的维度时，这种差异尤其容易造成混淆。



图 3.2: 使用二维线程网格处理输入图片 Pin ( $62 \times 76$ , 依据原书图 3.2 重绘的概念示意)

例如, 块 (1,0) 中线程 (0,0) 要处理的 Pin 元素可由下面的索引得到:

$$\begin{aligned}
 \text{行索引} &= \text{blockIdx.y} * \text{blockDim.y} + \text{threadIdx.y} \\
 &= 1 \times 16 + 0 = 16, \\
 \text{列索引} &= \text{blockIdx.x} * \text{blockDim.x} + \text{threadIdx.x} \\
 &= 0 \times 16 + 0 = 0.
 \end{aligned}$$

因此, 该线程处理的元素是  $P_{in}[16, 0]$ 。

注意, 图 3.2 中 y 方向多生成了 2 个线程, x 方向多生成了 4 个线程。也就是说, 为了处理  $62 \times 76$  个像素, 我们总共生成了  $64 \times 80$  个线程。这与一维内核 `vecAddKernel` 使用 4 个 256 线程块处理 1000 个元素时的情况类似。回顾第二章图 2.10, 需要用 if 语句防止多出的 24 个线程产生影响。同样, 图片处理内核也应检查线程的垂直索引和水平索引是否落在有效像素范围内。

假设主机代码使用整数变量 `n` 记录 y 方向的像素数, 使用另一个整数变量 `m` 记录 x 方向的像素数。进一步假设输入图片数据已经复制到设备全局内存, 可以通过指针变量 `Pin_d` 访问; 输出图片已经分配在设备内存中, 可以通过 `Pout_d` 访问。下面的主机代码调用二维内核 `colorToGrayscaleConversion` 处理图片:

```

1 dim3 dimGrid(ceil(m/16.0), ceil(n/16.0), 1);
2 dim3 dimBlock(16, 16, 1);
3 colorToGrayscaleConversion<<<dimGrid, dimBlock>>>(<
4     Pout_d, Pin_d, m, n);

```

**译者注:** 原书此处的主机调用顺序与图 3.4 中的内核形参声明 `Pout`, `Pin` 相反。为使示例按该声明正确工作, 本译稿将调用顺序校正为 `Pout_d`, `Pin_d`; 这一处改动特此注明。

为简单起见, 本例把线程块维度固定为  $16 \times 16$ 。另一方面, 网格维度取决于图片的尺寸。处理一张  $1500 \times 2000$  (300 万像素) 的图片时, 需要生成 11,750 个线程块: y 方向 94 个, x 方向 125 个。在内核函数中引用 `gridDim.x`、`gridDim.y`、`blockDim.x`

和 `blockDim.y`，得到的值分别为 125、94、16 和 16。

在展示内核代码之前，需要先理解 C 和 C++ 语句如何访问动态分配的多维数组。理想情况下，我们希望把 `Pin_d` 当作二维数组访问，使第  $j$  行、第  $i$  列的元素可以写成 `Pin_d[j][i]`。但是，CUDA C++ 所基于的 C++ 标准要求，在把 `Pin` 当作二维数组访问时，列数必须在编译期已知。对于动态分配的数组，这个信息在编译期并不知道。事实上，使用动态数组的部分原因正是允许数组大小和维度根据运行时的数据大小变化。因此，动态分配二维数组的列数在编译期未知，是设计所决定的。结果是，在当前 CUDA C++ 中，程序员需要显式地把动态分配的二维数组线性化（或“展平”）为等价的一维数组。

实际上，C 和 C++ 中的所有多维数组最终都会被线性化。这是因为现代计算机使用“扁平”的内存空间（见“内存空间”侧栏）。对于静态分配的数组，编译器允许程序员使用 `Pin_d[j][i]` 这样的高维索引语法访问元素；在底层，编译器会把它们线性化为等价的一维数组，并把多维索引语法转换为一维偏移量。对于动态分配的数组，由于编译期缺少执行这种转换所需的维度信息，这项转换就留给程序员完成。

### 内存空间

内存空间是对现代计算机中处理器如何访问内存的一种简化视图。通常，每个正在运行的应用程序都有自己的内存空间。应用要处理的数据以及为应用执行的指令，都存放在该内存空间的位置中。每个位置通常可以容纳一个字节，并具有一个地址。需要多个字节的变量——例如占 4 字节的 `float` 和占 8 字节的 `double`——存放在连续的字节位置中。访问内存空间中的数据值时，处理器给出起始地址（起始字节位置的地址）以及所需的字节数。

大多数现代计算机至少有 4G 个按字节编址的位置。这里，每个 G 表示的位置数为

$$1,073,741,824 = 2^{30}.$$

所有位置都带有从 0 到最大编号的地址。由于每个位置只有一个地址，我们称这种内存空间具有“扁平”组织。因此，所有多维数组最终都会被“展平”为等价的一维数组。C++ 程序员虽然可以使用多维数组语法访问元素，但编译器会把这种访问转换为一个指向数组起始元素的基指针，以及根据多维索引计算得到的一维偏移量。

二维数组至少有两种线性化方式。一种方式是把同一行的所有元素放在连续位置中，再把各行依次放入内存空间。这种布局称为行主序（row-major layout），如图 3.3 所示。为提高可读性，我们用  $M_{j,i}$  表示矩阵  $M$  第  $j$  行、第  $i$  列的元素。它等价于 C++ 中的 `M[j][i]`，但在正文和图中更易读。图 3.3 展示了一个  $4 \times 4$  矩阵  $M$  被线

性化为包含 16 个元素的一维数组：先放第 0 行的 4 个元素，再放第 1 行的 4 个元素，以此类推。因此，矩阵第  $j$  行、第  $i$  列元素的一维等价索引为

$$j \times 4 + i.$$

$j \times 4$  项跳过第  $j$  行之前所有行的元素， $i$  项再选择第  $j$  行对应区段中的元素。例如， $M_{2,1}$  的一维索引为  $2 \times 4 + 1 = 9$ ，图中一维数组的  $M_9$  就是它的等价元素。这正是 C 和 C++ 编译器线性化二维数组的方式。

|           |           |           |           |
|-----------|-----------|-----------|-----------|
| $M_{0,0}$ | $M_{0,1}$ | $M_{0,2}$ | $M_{0,3}$ |
| $M_{1,0}$ | $M_{1,1}$ | $M_{1,2}$ | $M_{1,3}$ |
| $M_{2,0}$ | $M_{2,1}$ | $M_{2,2}$ | $M_{2,3}$ |
| $M_{3,0}$ | $M_{3,1}$ | $M_{3,2}$ | $M_{3,3}$ |

↓ 按行展开

|           |           |           |           |           |           |           |           |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| $M_{0,0}$ | $M_{0,1}$ | $M_{0,2}$ | $M_{0,3}$ | $M_{1,0}$ | $M_{1,1}$ | $M_{1,2}$ | $M_{1,3}$ |
| $M_{2,0}$ | $M_{2,1}$ | $M_{2,2}$ | $M_{2,3}$ | $M_{3,0}$ | $M_{3,1}$ | $M_{3,2}$ | $M_{3,3}$ |

$M_{2,1} \longrightarrow M_{2 \times 4 + 1} = M_9$

图 3.3: 二维 C++ 数组的行主序布局（索引为  $j \times \text{Width} + i$ ）及其一维索引（依据原书图 3.3 重绘）

另一种二维数组线性化方式是把同一列的所有元素放在连续位置中，再把各列依次放入内存空间。这种布局称为列主序（column-major layout），由 FORTRAN 编译器使用。二维数组的列主序布局等价于其转置形式的行主序布局。这里不再详细讨论列主序，只提醒主要编程经验来自 FORTRAN 的读者：CUDA C++ 使用行主序，而不是列主序。此外，许多为 FORTRAN 程序设计的 C 库使用列主序，以匹配 FORTRAN 编译器的布局。因此，如果从 C 或 C++ 程序调用这些库，库的手册通常会要求用户转置输入数组。

现在可以研究图 3.4 所示的 `colorToGrayscaleConversion` 内核。该内核使用下面的公式把每个彩色像素转换为对应的灰度值：

$$L = 0.299r + 0.587g + 0.114b.$$

**译者注：**原书正文在这里给出的灰度公式与图 3.4 代码中的权重 0.21f、0.71f 和 0.07f 并不相同。本译稿保留了两处底本内容，并将这一差异明确标出。

水平方向总共有 `blockDim.x*gridDim.x` 个线程。与 `vecAddKernel` 示例类似，下面的表达式生成从 0 到 `blockDim.x*gridDim.x-1` 的每个整数值：

```
col = blockIdx.x*blockDim.x + threadIdx.x.
```

`gridDim.x*blockDim.x` 大于或等于图片宽度（从主机代码传入的 `m`）。换言之，水平方向的线程数至少等于像素数；同样，垂直方向的线程数也至少等于像素数。

因此，只要测试并确保 `row` 和 `col` 都在有效范围内，即满足 `(col < width) && (row < height)`，就能覆盖图片中的每个像素。由于每一行有 `width` 个像素，行

```
1 // The input image is encoded as unsigned chars [0, 255]
2 // Each pixel is 3 consecutive chars for the 3 channels (RGB)
3 __global__
4 void colorToGrayscaleConversion(unsigned char* Pout,
5                                 unsigned char* Pin, int width, int height) {
6     int col = blockIdx.x*blockDim.x + threadIdx.x;
7     int row = blockIdx.y*blockDim.y + threadIdx.y;
8     if (col < width && row < height) {
9         // Get 1D offset for the grayscale image
10        int grayOffset = row*width + col;
11        // One can think of the RGB image having CHANNEL
12        // times more columns than the grayscale image
13        int rgbOffset = grayOffset*CHANNELS;
14        unsigned char r = Pin[rgbOffset];    // Red value
15        unsigned char g = Pin[rgbOffset + 1]; // Green value
16        unsigned char b = Pin[rgbOffset + 2]; // Blue value
17        // Perform the rescaling and store it
18        // We multiply by floating-point constants
19        Pout[grayOffset] = (unsigned char)(0.21f*r + 0.71f*g + 0.07f*b);
20    }
21 }
22
```

图 3.4: colorToGrayscaleConversion 内核及其二维线程到数据的映射（依据原书图 3.4 重绘）

row、列 col 处像素的一维索引为  $\text{row} \times \text{width} + \text{col}$  (图中第 10 行)。这个一维索引 grayOffset 是 Pout 的像素索引, 因为输出灰度图像中的每个像素占一个字节 (unsigned char)。

以  $62 \times 76$  的图片为例, 块 (1,0) 中线程 (0,0) 计算得到的 Pout 像素的一维索引为:

$$\begin{aligned}\text{行索引} &= \text{blockIdx.y} * \text{blockDim.y} + \text{threadIdx.y} \\ &= 1 \times 16 + 0 = 16, \\ \text{列索引} &= \text{blockIdx.x} * \text{blockDim.x} + \text{threadIdx.x} \\ &= 0 \times 16 + 0 = 0.\end{aligned}$$

因此,

$$\begin{aligned}P_{\text{out}}[16, 0] &= \text{Pout}[16 \times 76 + 0] \\ &= \text{Pout}[1216].\end{aligned}$$

对于 Pin, 需要把灰度像素索引乘以 3 (图中第 13 行), 因为每个彩色像素由三个元素存储: 分别是 r、g、b, 每个元素占一个字节。所得的 rgbOffset 是 Pin 中该彩色像素的起始位置。程序从 Pin 的三个连续字节位置读取 r、g 和 b 的值, 计算灰度值, 再使用 grayOffset 把结果写入 Pout。<sup>2</sup>

以同一个  $62 \times 76$  图片为例, 块 (1,0) 中线程 (0,0) 所处理像素的 Pin 第一个分量的一维索引为:

$$\begin{aligned}\text{行索引} &= \text{blockIdx.y} * \text{blockDim.y} + \text{threadIdx.y} \\ &= 1 \times 16 + 0 = 16, \\ \text{列索引} &= \text{blockIdx.x} * \text{blockDim.x} + \text{threadIdx.x} \\ &= 0 \times 16 + 0 = 0.\end{aligned}$$

因此,

$$\begin{aligned}P_{\text{in}}[16, 0] &= \text{Pin}[16 \times 76 \times 3 + 0] \\ &= \text{Pin}[3648].\end{aligned}$$

访问的数据是从字节偏移 3648 开始的三个字节。

图 3.5 展示了处理  $62 \times 76$  图片时 colorToGrayscaleConversion 的执行。使用  $16 \times 16$  线程块时, 该内核生成  $64 \times 80$  个线程; 网格包含  $4 \times 5 = 20$  个线程块, 垂直方向 4 个, 水平方向 5 个。线程块的执行行为分为图中四个阴影区域。

图中的第 1 区域包含覆盖图片大部分像素的 12 个线程块。这些线程的 col 和 row 值都在有效范围内, 全部通过 if 测试并处理深色区域中的像素; 每个线程块的  $16 \times 16 = 256$  个线程都会处理像素。

<sup>2</sup>这里假设 CHANNELS 是值为 3 的常量, 其定义位于内核函数之外。



| 覆盖区域: $62 \times 76$ 像素, 线程覆盖 $64 \times 80$ |      |      |      |                    |
|----------------------------------------------|------|------|------|--------------------|
| 区域 1<br>12 个块, 256 个<br>线程有效                 | 区域 1 | 区域 1 | 区域 1 | 区域 2<br>192/256 有效 |
| 区域 1                                         | 区域 1 | 区域 1 | 区域 1 | 区域 2               |
| 区域 1                                         | 区域 1 | 区域 1 | 区域 1 | 区域 2               |
| 区域 3<br>224/256 有效                           | 区域 3 | 区域 3 | 区域 3 | 区域 4<br>168/256 有效 |

图 3.5: 用  $16 \times 16$  线程块覆盖  $76 \times 62$  (宽  $\times$  高, 本章正文记作  $62 \times 76$ ) 图片时的四类区域 (依据原书图 3.5 重绘)

第 2 区域包含覆盖图片右上方中等阴影区域的 3 个线程块。这些线程的 `row` 值始终在有效范围内, 但其中一些 `col` 值超过图片宽度  $m=76$ 。这是因为水平方向的线程数总是程序员选择的 `blockDim.x` (此处为 16) 的倍数。覆盖 76 个像素所需的最小 16 的倍数是 80。因此, 每行有 12 个线程的 `col` 值在有效范围内并处理像素; 其余 4 个线程的 `col` 值超出范围, 无法通过 `if` 条件。每个线程块中总共有  $12 \times 16 = 192$  个线程处理像素。

第 3 区域对应覆盖图片左下方中等阴影区域的 4 个线程块。这些线程的 `col` 值始终在有效范围内, 但其中一些 `row` 值超过图片高度  $n=62$ 。这是因为垂直方向的线程数总是程序员选择的 `blockDim.y` (此处为 16) 的倍数。覆盖 62 个像素所需的最小 16 的倍数是 64。因此, 每列有 14 个线程的 `row` 值在有效范围内并处理像素; 其余 2 个线程无法通过 `if` 条件。总共有  $16 \times 14 = 224$  个线程处理像素。

第 4 区域包含覆盖右下方浅色区域的线程。与第 2 区域一样, 最上方 14 行中每行有 4 个线程的 `col` 值超出范围; 与第 3 区域一样, 最下方两行的 `row` 值全部超出范围。因此, 只有  $14 \times 12 = 168$  个线程处理像素。

前面对二维数组的讨论可以很容易扩展到三维数组, 只需在线性化数组时加入另一个维度。具体做法是把数组的每个“平面”依次放入地址空间。假设程序员使用变量 `m` 和 `n` 分别记录三维数组的列数和行数, 还需要在调用内核时确定 `blockDim.z` 和 `gridDim.z` 的值。在内核中, 数组索引还要包含另一个全局索引:

```
1 int plane = blockIdx.z*blockDim.z + threadIdx.z;
```

三维数组 `P` 的线性化访问形式为:

$$P[\text{plane} * m * n + \text{row} * m + \text{col}].$$

处理三维 `P` 数组的内核需要检查三个全局索引 `plane`、`row` 和 `col` 是否都落在数组的有效范围内。CUDA 内核中三维数组的使用方式, 将在第 8 章的模板 (stencil) 计算

模式中进一步研究。

### 3.3 图像模糊——一个更复杂的内核

到目前为止，我们研究了两个内核。第一个是 `vecAddKernel`。第二个内核的名称为 `colorToGrayscaleConversion`。在这两个内核中，每个线程只对一个数组元素执行少量算术运算。这些内核很好地说明了 CUDA 的基本程序结构和数据并行执行概念。

此时，读者可能会提出一个显而易见的问题：CUDA 程序中的所有线程是否都只彼此独立地执行如此简单的操作？答案是否定的。在真实的 CUDA 程序中，线程经常会对自己的数据执行复杂操作，并且需要彼此协作。接下来的几章将逐步研究更复杂、具有这些特征的例子。我们先从图像模糊函数开始。

图像模糊会平滑图像中像素值的突变。图 3.6 展示了图像模糊的效果。简单地说，模糊就是让图像变得不清晰。对人眼而言，模糊图像往往会隐藏细节，呈现“整体图景”，也就是图中主要主题对象的印象。在计算机图像处理算法中，图像模糊的一种常见用途，是用周围干净的像素值修正有问题的像素值，从而减小噪声和颗粒状渲染效果的影响。在计算机视觉中，图像模糊可以让边缘检测和目标识别算法关注主题对象，而不会被大量细粒度对象拖累。在显示系统中，有时会把图像的其余部分模糊掉，以突出某个特定区域。




图 3.6: 原始图像与模糊图像的概念对比（依据原书图 3.6 重绘）

从数学上说，图像模糊函数把输入图像中包含原始像素的一个像素块进行加权求和，用结果计算输出图像像素的值。正如第 7 章将要学习的，这类加权求和属于卷积模式。本章采用一种简化方法：取围绕目标像素并包含目标像素在内的  $N \times N$  像素块的简单平均值。为保持算法简单，我们不根据像素到目标像素的距离为不同像素赋予不同权重。在实际的卷积模糊方法中，使用这种权重很常见，例如高斯模糊（Gaussian Blur）。

图 3.7 展示了使用  $3 \times 3$  像素块进行图像模糊的例子。计算位置为  $(row, col)$  的输出像素值时，像素块以输入图像中同一位置的像素为中心。 $3 \times 3$  像素块覆盖三行  $(row-1, row, row+1)$  和三列  $(col-1, col, col+1)$ 。例如，计算位置  $(25, 50)$  处的

输出像素时，要使用下面 9 个像素：

(24, 49) (24, 50) (24, 51)  
 (25, 49) (25, 50) (25, 51)  
 (26, 49) (26, 50) (26, 51)

|               |             |               |
|---------------|-------------|---------------|
| (row-1,col-1) | (row-1,col) | (row-1,col+1) |
| (row,col-1)   | 目标像素        | (row,col+1)   |
| (row+1,col-1) | (row+1,col) | (row+1,col+1) |

图 3.7: 输出像素由输入图像中以自身为中心的邻域像素块求平均得到（依据原书图 3.7 重绘）

图 3.8 展示了图像模糊内核。与 `colorToGrayscaleConversion` 内核采用的策略类似，我们让每个线程计算一个输出像素，也就是说，线程到输出数据的映射保持不变。在内核开始处，可以看到熟悉的 `col` 和 `row` 索引计算（第 3–4 行），以及检查两个索引是否在图像高度 `h` 和宽度 `w` 的有效范围内的 `if` 语句（第 5 行）。只有 `col` 和 `row` 都在有效范围内的线程，才允许参与执行。

如图 3.7 所示，`col` 和 `row` 的值也给出了该线程负责计算的输出像素中心位置，以及用于计算该输出像素的输入像素块中心位置。图 3.8 中的嵌套 `for` 循环（第 10–11 行）遍历像素块中的所有像素。我们假设程序定义了常量 `BLUR_SIZE`。`BLUR_SIZE` 的值表示像素块每一侧包含的像素数，也称为半径。像素块一条边上的像素总数为

$$2 \times \text{BLUR\_SIZE} + 1.$$

例如，对于  $3 \times 3$  像素块，`BLUR_SIZE` 设为 1；对于  $7 \times 7$  像素块，`BLUR_SIZE` 设为 3。外层循环遍历像素块的各行，内层循环对每一行遍历像素块的各列。

在  $3 \times 3$  像素块的例子中，`BLUR_SIZE` 为 1。对于负责计算输出像素 (25, 50) 的线程，在外层循环第一次迭代中，`curRow = row - BLUR_SIZE = (25 - 1) = 24`。因此，内层循环遍历输入图像的第 24 行，`curCol` 从 `col - BLUR_SIZE = 50 - 1 = 49` 变化到 `col + BLUR_SIZE = 51`。第一次外层循环处理的像素就是 (24, 49)、(24, 50) 和 (24, 51)。读者可以验证，第二次外层循环处理 (25, 49)、(25, 50) 和 (25, 51)；第三次处理 (26, 49)、(26, 50) 和 (26, 51)。

第 16 行使用 `curRow` 和 `curCol` 的线性化索引访问当前迭代所经过的输入像素值，并把像素值累加到运行中的求和变量 `pixVal` 中。第 17 行通过递增 `pixels` 记录又加入了一个像素值。处理完像素块中的所有像素后，第 22 行把 `pixVal` 除以 `pixels`，计算像素块的平均值，并使用 `row` 和 `col` 的线性化索引把结果写入输出像素。

第 15 行的条件语句保护第 16、17 行的执行。例如，计算靠近图像边缘的输出像素时，像素块可能延伸到输入图像的有效范围之外。假设使用  $3 \times 3$  像素块，图 3.9

```
1 __global__
2 void blurKernel(unsigned char *in, unsigned char *out, int w, int h) {
3     int col = blockIdx.x*blockDim.x + threadIdx.x;
4     int row = blockIdx.y*blockDim.y + threadIdx.y;
5     if (col < w && row < h) {
6         int pixVal = 0;
7         int pixels = 0;
8
9         // Get average of the surrounding BLUR_SIZE x BLUR_SIZE box
10        for (int blurRow = -BLUR_SIZE; blurRow < BLUR_SIZE + 1; ++blurRow) {
11            for (int blurCol = -BLUR_SIZE; blurCol < BLUR_SIZE + 1; ++
12            blurCol) {
13                int curRow = row + blurRow;
14                int curCol = col + blurCol;
15                // Verify we have a valid image pixel
16                if (curRow >= 0 && curRow < h && curCol >= 0 && curCol < w)
17                {
18                    pixVal += in[curRow*w + curCol];
19                    ++pixels; // Keep track of number of pixels in the avg
20                }
21            }
22            // Write our new pixel value out
23            out[row*w + col] = (unsigned char)((float)pixVal/pixels);
24        }
25    }
```

图 3.8: 图像模糊内核 (依据原书图 3.8 重绘)

展示了这种情况。在情况 1 中，正在模糊左上角像素；预期像素块中的 9 个像素有 5 个并不存在于输入图像中。此时输出像素的 row 和 col 值分别为 0 和 0。嵌套循环的 9 次迭代中，curRow 和 curCol 的取值为：

$$(-1,-1), (-1,0), (-1,1), (0,-1), (0,0), (0,1), (1,-1), (1,0), (1,1).$$

对于超出图片范围的 5 个像素，至少有一个索引小于 0。curRow>=0 和 curCol>=0 条件会捕获这些值，并跳过第 16、17 行的执行。因此，只有 4 个有效像素会被累加到 pixVal，pixels 也只递增 4 次，所以第 22 行可以正确计算平均值。




图 3.9: 图像边缘附近像素的边界条件（依据原书图 3.9 重绘的概念示意）

读者应自行分析图 3.9 中其他情况，并研究 blurKernel 中嵌套循环的执行行为。需要注意，大多数线程会发现其负责的 3×3 像素块中的所有像素都位于输入图像内，因此会累加全部 9 个像素。但是，四个角点的线程只累加 4 个像素；四条边上其他像素的线程累加 6 个像素。这些差异正是必须用 pixels 变量记录实际累加像素数量的原因。

### 3.4 矩阵乘法

矩阵-矩阵乘法（简称矩阵乘法）是基础线性代数子程序（Basic Linear Algebra Subprograms, BLAS）标准的重要组成部分（见“线性代数函数”侧栏）。它是许多线性代数求解器（例如 LU 分解）的基础，也是深度学习中的重要计算；第 19 章讨论卷积神经网络、第 20 章讨论大语言模型时还会看到这一点。

#### 线性代数函数

线性代数运算广泛用于科学和工程应用。基础线性代数子程序 (BLAS) 是发布基础代数运算库的事实标准。BLAS 函数分为三个等级；等级越高，函数执行的运算数量越多。

一级函数执行如下形式的向量运算：

$$\mathbf{y} = \alpha \mathbf{x} + \mathbf{y},$$

其中  $\mathbf{x}$  和  $\mathbf{y}$  是向量， $\alpha$  是标量。第二级函数执行如下形式的矩阵-向量运算：

$$\mathbf{y} = \alpha \mathbf{A} \mathbf{x} + \beta \mathbf{y},$$

其中  $A$  是矩阵， $\mathbf{x}$  和  $\mathbf{y}$  是向量， $\alpha$  和  $\beta$  是标量。第 17 章讨论稀疏线性代数中的一种二级函数。第三级函数执行如下形式的矩阵-矩阵运算：

$$C = \alpha AB + \beta C,$$

其中  $A$ 、 $B$  和  $C$  是矩阵， $\alpha$  和  $\beta$  是标量。

第二章的向量加法例子是一级 BLAS 函数的一个特例，其中  $\alpha = 1$ 。本章的矩阵-矩阵乘法例子是三级函数的一个特例，其中  $\alpha = 1$ 、 $\beta = 0$ 。这些 BLAS 函数很重要，因为它们是更高层代数函数（例如线性方程组求解器和特征值分析）的基本构件。正如后文将要讨论的，不同 BLAS 函数实现的性能，在顺序和并行计算机上都可能存在数量级上的差异。

一个  $i \times j$  ( $i$  行、 $j$  列) 矩阵  $M$  与一个  $j \times k$  ( $j$  行、 $k$  列) 矩阵  $N$  相乘，会产生一个  $i \times k$  矩阵  $P$ 。矩阵乘法中，输出矩阵  $P$  的每个元素都是  $M$  的一行与  $N$  的一列的内积。我们继续采用如下约定： $P_{\text{row}, \text{col}}$  表示垂直方向第  $\text{row}$  行、水平方向第  $\text{col}$  列的元素。如图 3.10 所示， $P_{\text{row}, \text{col}}$  (矩阵  $P$  中的小方格) 是由  $M$  的第  $\text{row}$  行 ( $M$  中的水平条带) 与  $N$  的第  $\text{col}$  列 ( $N$  中的垂直条带) 形成的向量的内积。内积也称点积，是两个向量对应元素乘积之和，即：

$$P_{\text{row}, \text{col}} = \sum_{k=0}^{\text{Width}-1} M_{\text{row}, k} N_{k, \text{col}}.$$

例如，在图 3.10 中，假设  $\text{row}=1$ 、 $\text{col}=5$ ，则：

$$\begin{aligned} P_{1,5} &= M_{1,0}N_{0,5} + M_{1,1}N_{1,5} + M_{1,2}N_{2,5} + \cdots \\ &\quad + M_{1,\text{Width}-1}N_{\text{Width}-1,5}. \end{aligned}$$




图 3.10: 使用多个线程块分块计算矩阵  $P$  (依据原书图 3.10 重绘)

为了使用 CUDA 实现矩阵乘法，可以沿用 `colorToGrayscaleConversion` 内核的线程映射方法，把网格中的线程映射到输出矩阵  $P$  的元素。也就是说，每个线程负责计算一个  $P$  元素。每个线程要计算的  $P$  元素的行、列索引仍然是：

$$\text{row} = \text{blockIdx.y} * \text{blockDim.y} + \text{threadIdx.y},$$

$$\text{col} = \text{blockIdx.x} * \text{blockDim.x} + \text{threadIdx.x}.$$



采用这种一一对应的映射后，线程的 row 和 col 索引也就是其输出元素的行、列索引。图 3.11 展示了基于这种线程到数据映射的内核源代码。读者应当立即看到熟悉的 row、col 计算模式（第 3-4 行），以及检查两个索引是否都在有效范围内的 if 语句（第 5 行）。这些语句与 colorToGrayscaleConversion 内核中的对应语句几乎相同。

```

1  __global__ void MatrixMulKernel(float* M, float* N,
2                                float* P, int Width) {
3      int row = blockIdx.y*blockDim.y + threadIdx.y;
4      int col = blockIdx.x*blockDim.x + threadIdx.x;
5      if ((row < Width) && (col < Width)) {
6          float Pvalue = 0;
7          for (int k = 0; k < Width; ++k) {
8              Pvalue += M[row*Width+k]*N[k*Width+col];
9          }
10         P[row*Width+col] = Pvalue;
11     }
12 }
13

```

图 3.11: 每个线程计算一个  $P$  元素的矩阵乘法内核（依据原书图 3.11 重绘）

唯一重要的区别是，我们作了一个简化假设：MatrixMulKernel 只需要处理方阵，因此把 width 和 height 都替换为单个 Width。这种线程到数据的映射实际上把  $P$  划分成多个瓦片 (tile)，图 3.10 中的大型浅色方格就是其中一个瓦片。每个线程块负责计算其中一个瓦片。

下面关注每个线程执行的工作。回顾一下， $P_{\text{row},\text{col}}$  是  $M$  的第 row 行与  $N$  的第 col 列的内积。在图 3.11 中，我们使用 for 循环执行内积运算。进入循环前，先把局部变量 Pvalue 初始化为 0（第 6 行）。循环每次从  $M$  的第 row 行和  $N$  的第 col 列各访问一个元素，把两个元素相乘，并把乘积累加到 Pvalue（第 8 行）。

先看循环中如何访问  $M$  的元素。 $M$  按行主序线性化为等价的一维数组：从第 0 行开始，各行依次放在内存空间中。因此，第 1 行的起始元素是  $M[1*\text{Width}]$ ，因为需要跳过第 0 行的所有元素。一般而言，第 row 行的起始元素为  $M[\text{row}*\text{Width}]$ 。由于同一行的所有元素位于连续位置，第 row 行第 k 个元素位于  $M[\text{row}*\text{Width}+k]$ 。这就是图 3.11 第 8 行使用的一维数组偏移量。

再看如何访问  $N$ 。如图 3.11 所示，第 col 列的起始元素是第 0 行的第 col 个元素，即  $N[\text{col}]$ 。访问该列的下一个元素时，需要跳过一整行，因为同一列的下一个元素位于下一行。因此，第 col 列的第 k 个元素位于  $N[k*\text{Width}+\text{col}]$ （第 8 行）。

退出 for 循环后，所有线程都把其  $P$  元素的值保存在 Pvalue 变量中。随后，每

个线程使用一维等价索引  $\text{row} \times \text{Width} + \text{col}$  把自己的输出元素写入  $P$  (第 10 行)。再次说明, 这种索引模式与 `colorToGrayscaleConversion` 内核使用的模式相似。

下面用一个小例子说明矩阵乘法内核的执行。图 3.12 展示了 `BLOCK_WIDTH=2` 时的  $4 \times 4$  矩阵  $P$ 。虽然这样小的矩阵和线程块大小并不现实, 但可以把整个例子放在一幅图中。矩阵  $P$  被分为四个瓦片, 每个线程块计算一个瓦片。具体做法是创建  $2 \times 2$  的线程块, 每个线程计算一个  $P$  元素。在这个例子中, 块  $(0,0)$  的线程  $(0,0)$  计算  $P_{0,0}$ , 而块  $(1,0)$  的线程  $(0,0)$  计算  $P_{2,0}$ 。

|           |           |           |           |
|-----------|-----------|-----------|-----------|
| $P_{0,0}$ | $P_{0,1}$ | $P_{0,2}$ | $P_{0,3}$ |
| $P_{1,0}$ | $P_{1,1}$ | $P_{1,2}$ | $P_{1,3}$ |
| $P_{2,0}$ | $P_{2,1}$ | $P_{2,2}$ | $P_{2,3}$ |
| $P_{3,0}$ | $P_{3,1}$ | $P_{3,2}$ | $P_{3,3}$ |

每个  $2 \times 2$  方格是一个线程块  
 块  $(0,0)$  的线程  $(0,0) \rightarrow P_{0,0}$   
 块  $(1,0)$  的线程  $(0,0) \rightarrow P_{2,0}$

图 3.12: `MatrixMulKernel` 的一个小型执行示例 (依据原书图 3.12 重绘)




图 3.13: 一个线程块执行矩阵乘法时的动作 (依据原书图 3.13 重绘)

在 `MatrixMulKernel` 中, `row` 和 `col` 索引确定线程要计算的  $P$  元素。`row` 索引同时确定  $M$  的行, `col` 索引确定  $N$  的列, 它们构成该线程的输入。图 3.13 展示了每个线程块中的乘法动作。对于小型矩阵乘法例子, 块  $(0,0)$  中的线程产生 4 个点积。块  $(0,0)$  中线程  $(1,0)$  的行、列索引分别为  $0 \times 2 + 1 = 1$  和  $0 \times 2 + 0 = 0$ , 因此该线程映射到  $P_{1,0}$ , 计算  $M$  第 1 行与  $N$  第 0 列的点积。**译者注:** 原书此处将两个乘数排印为 0; 由于本例的线程块为  $2 \times 2$ , 这里按前文的索引公式校正为 2。

现在手动跟踪图 3.11 中块  $(0,0)$  的线程  $(0,0)$  执行 `for` 循环的过程。第 0 次迭代 ( $k=0$ ) 中,  $\text{row} \times \text{Width} + k = 0 \times 4 + 0 = 0$ ,  $k \times \text{Width} + \text{col} = 0 \times 4 + 0 = 0$ 。因此访问的输入元素是  $M[0]$  和  $N[0]$ , 它们分别是  $M_{0,0}$  和  $N_{0,0}$  的一维等价元素; 它们确实是  $M$  第 0 行和  $N$  第 0 列中的第 0 个元素。

第 1 次迭代 ( $k=1$ ) 中,  $\text{row} \times \text{Width} + k = 0 \times 4 + 1 = 1$ ,  $k \times \text{Width} + \text{col} = 1 \times 4 + 0 = 4$ 。因此访问  $M[1]$  和  $N[4]$ , 它们分别是  $M_{0,1}$  和  $N_{1,0}$  的一维等价元素; 它们是  $M$  第 0 行和  $N$  第 0 列中的第 1 个元素。

第 2 次迭代 ( $k=2$ ) 中,  $\text{row} \times \text{Width} + k = 0 \times 4 + 2 = 2$ ,  $k \times \text{Width} + \text{col} = 2 \times 4 + 0 = 8$ , 因此访问  $M[2]$  和  $N[8]$ , 也就是  $M_{0,2}$  和  $N_{2,0}$  的一维等价元素。最后, 第 3 次迭代 ( $k=3$ ) 中,  $\text{row} \times \text{Width} + k = 0 \times 4 + 3 = 3$ ,  $k \times \text{Width} + \text{col} = 3 \times 4 + 0 = 12$ , 访问  $M[3]$  和  $N[12]$ , 也就是  $M_{0,3}$  和  $N_{3,0}$  的一维等价元素。

由此可以验证，对于块 (0,0) 中的线程 (0,0)，这个 for 循环确实计算了  $M$  第 0 行与  $N$  第 0 列的内积。循环结束后，线程写入  $P[\text{row} \times \text{Width} + \text{col}]$ ，即  $P[0]$ 。这是  $P_{0,0}$  的一维等价元素，因此该线程成功计算了所需内积，并把结果写入  $P_{0,0}$ 。其他线程或其他线程块中的线程也可以用同样方式手动执行并验证这个循环。

由于网格的大小受每个网格允许的最大线程块数量以及每个线程块允许的最大线程数限制，`MatrixMulKernel` 能处理的最大输出矩阵  $P$  也受这些约束限制。如果要计算大于这个限制的输出矩阵，可以把输出矩阵分成网格能够覆盖的子矩阵，并让主机代码为每个子矩阵启动一个不同的网格。另一种方法是修改内核代码，让每个线程计算  $P$  的多个元素。我们将在第 5 章进一步优化矩阵乘法实现，并在第 15 章深入讨论这一重要计算的高级优化。

## 3.5 小结

CUDA 网格和线程块都是最多包含三个维度的多维结构。网格和线程块的多维性有助于组织线程，使其映射到多维数据。内核执行配置参数定义网格及其线程块的维度。`blockIdx` 和 `threadIdx` 中的唯一坐标让网格中的线程能够识别自己以及自己的数据区域。程序员有责任在内核函数中使用这些变量，使线程正确识别要处理的数据部分。访问多维数据时，程序员通常需要把多维索引线性化为一维偏移。原因是，C++ 中动态分配的多维数组通常以行主序的一维数组形式存储。本章使用复杂度逐步增加的例子，帮助读者熟悉多维网格处理多维数组的机制。这些技能是理解本书后续并行模式及其相关优化技术的基础。

## 练习

1. 本章实现了一个矩阵乘法内核，每个线程生成一个输出矩阵元素。本题要求实现不同的矩阵-矩阵乘法内核并比较它们。
  - a. 编写一个让每个线程生成一个输出矩阵行的内核，并为该设计填写执行配置参数。
  - b. 编写一个让每个线程生成一个输出矩阵列的内核，并为该设计填写执行配置参数。
  - c. 分析上述两种内核设计各自的优点和缺点。
2. 矩阵-向量乘法接收输入矩阵  $B$  和向量  $\mathbf{c}$ ，生成输出向量  $\mathbf{a}$ 。输出向量  $\mathbf{a}$  的每个元素都是输入矩阵  $B$  的一行与  $\mathbf{c}$  的点积，即

$$a_i = \sum_j B_{i,j} \times c_j.$$

为简单起见，只处理元素为单精度浮点数的方阵。编写矩阵-向量乘法内核以及可以调用它的主机存根函数。该存根函数接收四个参数：输出向量 **a** 的指针、输入矩阵 **B** 的指针、输入向量 **c** 的指针，以及每个维度的元素数量  $N$ 。使用一个线程计算输出向量的一个元素。

3. 考虑下面的 CUDA 内核以及调用它的主机函数：

**练习题 3 的 CUDA 代码：**

```
1 __global__ void foo_kernel(float* a, float* b, unsigned int M,
    unsigned int N) {
2     unsigned int row = blockIdx.y*blockDim.y + threadIdx.y;
3     unsigned int col = blockIdx.x*blockDim.x + threadIdx.x;
4     if (row < M && col < N) {
5         b[row*N + col] = a[row*N + col]/2.1f + 4.8f;
6     }
7 }
8 void foo(float* a_d, float* b_d) {
9     unsigned int M = 150;
10    unsigned int N = 300;
11    dim3 bd(16, 32);
12    dim3 gd((N - 1)/16 + 1, (M - 1)/32 + 1);
13    foo_kernel<<<gd, bd>>>(a_d, b_d, M, N);
14 }
```

- a. 每个线程块中的线程数是多少？
  - b. 网格中的线程数是多少？
  - c. 网格中的线程块数是多少？
  - d. 执行第 05 行代码的线程数是多少？
4. 考虑一个宽度为 400、高度为 500 的二维矩阵。该矩阵以一维数组形式存储。请分别指定矩阵第 20 行、第 10 列元素的数组索引：
- a. 矩阵按行主序存储时；
  - b. 矩阵按列主序存储时。
5. 考虑一个宽度为 400、高度为 500、深度为 300 的三维张量。该张量按行主序存储为一维数组。请指定  $x = 10$ 、 $y = 20$ 、 $z = 5$  的张量元素的数组索引。

## 第四章 计算架构与调度

第一章介绍过，CPU 的设计目标是尽量降低指令执行延迟，而 GPU 的设计目标是尽量提高指令执行吞吐量。第二章和第三章介绍了 CUDA 编程的核心特征：编写和调用内核，启动并执行由大量线程组成的网格。在接下来的三章中，我们将讨论现代 GPU 的架构，包括计算架构、内存架构，以及由理解这些架构而产生的性能优化技术。

本章介绍 CUDA C++ 程序员需要理解、并据此分析内核代码性能行为的若干 GPU 计算架构特征。我们首先给出计算架构的高层次简化视图，并研究灵活的资源分配、线程块调度和占用率 (occupancy) 等概念；随后进一步讨论线程调度、延迟容忍、控制流分歧和同步。最后，我们介绍可用于查询 GPU 可用资源的 API 函数，以及帮助估计 GPU 执行内核时占用率的工具。

接下来的两章将介绍 GPU 内存架构的核心概念和编程注意事项。第五章重点讨论片上内存架构；第六章将简要介绍片外内存架构，然后详细讨论整个 GPU 架构的各种性能考量。掌握这些概念的 CUDA C++ 程序员，将能够编写和理解高性能并行内核。

### 4.1 现代 GPU 的架构

图 4.1 展示了 CUDA C++ 程序员所看到的、典型 CUDA-capable GPU 架构的高层次视图。GPU 由一组高度多线程化的流式多处理器 (Streaming Multiprocessor, SM) 组成。每个 SM 都有多个称为流式处理器 (streaming processor) 的处理单元<sup>1</sup>，这些处理单元共享控制逻辑和内存资源。图 4.1 中，SM 内的小方格表示流式处理器。例如，Hopper H100 GPU 有 132 个 SM，每个 SM 有 128 个流式处理器，因此整个 GPU 共有

$$132 \times 128 = 16,896$$

个流式处理器。从 Hopper 架构开始，GPU 中的 SM 被分组为 GPU 处理集群 (GPU Processing Cluster, GPC)。例如，Hopper H100 的 132 个 SM 分布在 8 个 GPC 中。

SM 的内存资源由不同的片上内存结构组成，在图 4.1 中统称为 **Memory**。第五

---

<sup>1</sup>流式处理器有时也称为 CUDA core。为避免与 CPU core 混淆，本书统一使用“流式处理器”这一术语。

章将讨论这些片上内存结构。GPU 还配有若干 GB 的片外设备内存，在图中称为**全局内存 (Global Memory)**。全局内存通过多个内存控制器或内存通道访问；这些控制器或通道在整体上提供较高的数据访问带宽。

较早的 GPU 使用 GDDR (Graphics Double Data Rate) SDRAM (Synchronous Dynamic Random Access Memory)。从 NVIDIA Pascal 架构开始，GPU 还可能使用 HBM (High-Bandwidth Memory)、HBM2、HBM2E 或 HBM3。这些内存由与 GPU 集成在同一封装中的 DRAM 模块构成。为简洁起见，本书后文将这些内存类型统称为 DRAM。第六章将讨论访问 GPU DRAM 时涉及的最重要概念。




图 4.1: CUDA-capable GPU 的架构（依据原书图 4.1 重绘的概念示意；SP 表示流式处理器）

## 4.2 线程块调度

调用内核时，CUDA 运行时系统会启动一个执行内核代码的线程网格。虽然 GPU 拥有大量执行资源，但一个内核所启动的线程网格很容易需要远超 GPU 当前可用的执行资源。因此，需要在线程块执行资源变得可用时，将线程分配给这些资源的线程块调度机制。

在 CUDA 中，线程以线程块为单位分配给 SM。也就是说，一个线程块中的所有线程会同时分配到同一个 SM。图 4.2 展示了这种分配方式。同一个 SM 可以同时分配多个线程块，具体数量取决于 SM 的可用资源。例如，图中每个 SM 分配了三个线程块。不过，线程块需要预留执行所需的硬件资源，所以一个 SM 能同时分配的线程块数量是有限的；这一数量取决于多种因素，第 4.7 节将讨论这些因素。




图 4.2: 线程块按块分配给流式多处理器（依据原书图 4.2 重绘）



由于 SM 数量有限，而且每个 SM 能同时分配的线程块数量也有限，因此一个 CUDA 设备能够同时执行的线程块总数存在上限。但是，网格通常包含远多于该上限的线程块。为了确保网格中的所有线程块都得到执行，运行时系统会维护待执行线程块列表，并在已分配线程块执行完毕后，把新的线程块分配给 SM。

以线程块为单位把线程分配给 SM，可以保证同一个线程块中的线程在同一个 SM 上、并且在相近的时间执行。这一保证使同一线程块中的线程能够以不同线程块之间无法实现的方式交互。例如，它们可以进行线程块范围的屏障同步，也可以通过位于 SM 中的低延迟 SRAM (Static Random Access Memory) 共享内存交换数据。第五章将讨论共享内存。

从 Hopper 架构开始，CUDA 引入了一个可选的层次结构：线程块集群 (thread block cluster)，即一组线程块。类似于同一线程块中的线程会被分配到同一个 SM，同一线程块集群中的线程块会共同调度到同一个 GPC。集群中的线程可以通过相应 API 进行同步，并且可以访问由集群中所有线程块共享内存组成的分布式共享内存 (distributed shared memory)。第五章将进一步讨论分布式共享内存。

## 4.3 同步与透明可扩展性

CUDA 允许同一线程块中的线程使用线程块范围的屏障同步函数协调活动。最常用的函数是 `__syncthreads()`。注意，该函数名中的两个下划线分别由两个连续的 `_` 字符组成；这是 CUDA 中表示内建函数 (intrinsic function) 的约定，见“内建函数”侧栏。

当一个线程调用 `__syncthreads()` 时，它会停留在调用所在的程序位置，直到同一线程块中的每个线程都到达该位置。调用同步函数的线程被称为到达了与该程序位置对应的屏障。屏障确保线程块中的所有线程都完成当前执行阶段，然后任何线程才能进入下一阶段。只有当线程块中的所有线程都到达屏障后，它们才会被释放，继续执行屏障之后的语句。

### 内建函数

现代处理器通常提供能够执行关键功能或显著提高性能的特殊指令。这些指令通常以内建函数 (intrinsic，简称 intrinsic) 的形式提供给程序员。从程序员的角度看，它们像库函数；但编译器会特殊处理它们，把每次调用转换为相应的特殊指令。最终代码中通常没有普通的函数调用，只有与用户代码内联的特殊指令。GNU Compiler Collection (gcc)、Intel C Compiler 和 Clang/LLVM C Compiler 等主流现代编译器都支持内建函数。

在线程块集群层次，CUDA 通过 Cooperative Groups API [1] 提供集群范围同步机制。线程块集群中的所有线程可以在某个程序位置同步，以确保同一集群中的所有

线程都到达屏障，并且它们对分布式共享内存的操作都已完成，然后再从屏障中释放。参与某个屏障的线程集合称为该屏障的**范围（scope）**。

在网格层次，整个网格中的线程也可以通过 Cooperative Groups API [1] 进行网格范围的屏障同步。不过，网格范围同步的开销高于线程块范围和集群范围同步，并且必须满足若干重要限制，以确保网格中的所有线程确实同时在执行并能够到达屏障。下面主要讨论线程块范围的屏障同步。




图 4.3: 屏障同步的执行时序示例（依据原书图 4.3 重绘）

屏障同步是协调并行活动的简单而常用的方法。现实生活中也经常需要屏障同步。例如，四位朋友乘车去购物中心。他们可以分别去不同商店购买自己的物品，这比四人始终聚在一起、依次访问所有商店高效得多。但是，在离开购物中心之前需要进行屏障同步：必须等四位朋友都回到车上才能出发。提前完成购物的人必须等待尚未完成的人；如果没有屏障，汽车可能在某人仍在商场时离开。

图 4.3 中有  $N$  个参与同步的线程，时间从左向右推进。有些线程较早到达屏障，有些线程较晚到达。早到达的线程等待晚到达的线程；当最后一个线程到达屏障时，所有线程都可以被释放并继续执行。屏障同步保证“没有人掉队”。

在 CUDA 中，如果存在 `__syncthreads()` 语句，则线程块中的所有线程都必须执行它。当 `__syncthreads()` 放在 `if` 语句中时，线程块中的所有线程要么都执行包含该调用的路径，要么都不执行。对于 `if-else` 语句，如果两个路径各有一个 `__syncthreads()`，线程块中的所有线程也必须全部执行 `then` 路径，或全部执行 `else` 路径。两个调用是不同的屏障同步点。

图 4.4 展示了一个错误用法：从第 04 行开始的 `if` 语句中有两个屏障同步调用。偶数 `threadIdx.x` 的线程执行 `then` 路径，其余线程执行 `else` 路径。第 06 行和第 10 行的调用定义了两个不同的屏障。由于不能保证线程块中的所有线程会到达其中任一屏障，这段代码违反了屏障同步函数的使用规则，执行行为未定义。错误的屏障同步用法可能导致错误结果，也可能让线程永远相互等待，即死锁。程序员必须避免这种不恰当的用法。

屏障同步会对其范围内的线程施加执行约束。这些线程应当在相近的时间完成，以免等待时间过长。更重要的是，系统必须确保参与屏障的所有线程都能获得最终到达屏障所需的资源，否则永远无法到达的线程可能导致死锁。CUDA 运行时通过以线程块为单位分配执行资源来满足这一约束：线程块中的所有线程不仅必须被分配到同一个 SM，还必须同时被分配到该 SM。只有当运行时为线程块中的所有线程取得所

```
1 __global__ void foo_kernel(...) {  
2     ...  
3     ...  
4     if (threadIdx.x % 2 == 0) {  
5         ...  
6         __syncthreads();  
7     } else {  
8         ...  
9         ...  
10        __syncthreads();  
11    }  
12 }  
13
```

图 4.4: 错误使用 `__syncthreads()` 的示例；第 06 行和第 10 行是不同的屏障（依据原书图 4.4 重绘）

需资源后，线程块才能开始执行。

这说明 CUDA 屏障同步应尽量限制在较小范围内。如果屏障同步只限于线程块范围，CUDA 运行时就可以按照任意相对顺序执行不同线程块。这种灵活性使 CUDA 程序具有可扩展性，如图 4.5 所示。图中时间从上向下推进。在只有少量执行资源的低成本系统中，同时执行的线程块较少，左侧示例每次执行两个线程块；在执行资源更多的高端系统中，右侧示例每次执行四个线程块。如今的高端 GPU 可以同时执行数百乃至数千个线程块。

同时执行的一组线程块通常称为一个**波次 (wave)**。网格中的线程块总数与能够同时执行的线程块数之比，称为波次数。例如，图 4.5 左侧示例有四个波次，右侧示例有两个波次。当线程块之间负载不均衡时，较多波次更理想，因为硬件有更多机会在 SM 之间平衡负载；当线程块负载均衡时，较少波次通常可以接受，有时还更理想。第六章讨论线程粗化时会再次看到这一点。




图 4.5: 线程块之间没有同步约束时，CUDA 程序具有透明可扩展性（依据原书图 4.5 重绘）

使用较少波次时，需要避免最后一个波次不完整、只包含少量线程块而无法充分利用硬件的情况。例如，一个有 660 个线程块的网格运行在能够同时执行 264 个线程

块的 GPU 上时，会产生

$$660/264 = 2.5$$

个波次。如果线程块负载较均衡，先执行 264 个块，再执行 264 个块，最后执行只有 132 个块的部分波次。这个部分波次会使 GPU 资源利用不足，这种现象有时称为 **尾部效应 (tail effect)**。为避免尾部效应，最好把网格线程块数量配置为同时可运行线程块数量的整数倍，从而得到整数个波次；该数量取决于 GPU 所拥有的硬件资源。

能够在资源数量不同的各种 GPU 上执行同一份应用代码，使厂商可以按照不同市场对成本、功耗和性能的要求生产多种 GPU。例如，移动处理器可以用极低功耗较慢地执行应用，桌面处理器则可以用更高功耗更快地执行同一应用；两者不需要修改应用代码。这种让同一应用代码在具有不同执行资源的硬件上运行的能力称为 **透明可扩展性 (transparent scalability)**，它减轻了应用开发者的负担，也提高了应用的可用性。

## 4.4 Warp 与 SIMD 硬件

前面看到，当线程块处于不同的屏障同步范围时，它们可以按照任意相对顺序执行，从而允许 CUDA 应用在不同设备之间透明扩展。但是，还没有讨论同一线程块内部线程的执行时序。概念上，应假设线程块中的线程也可以按照任意相对顺序执行。在具有多个阶段的算法中，只要希望屏障范围内的所有线程完成上一阶段后再进入下一阶段，就应使用屏障同步。内核正确性不应依赖线程在没有屏障同步时恰好同步执行的假设。

CUDA GPU 中的线程调度是硬件实现概念，必须结合具体硬件讨论。在迄今为止的大多数实现中，线程块被分配到流式多处理器后，会进一步划分为每组 32 个线程的单元，称为 **warp**。warp 的大小由实现决定，未来 GPU 代际可能发生变化。了解 warp 有助于理解和优化特定 CUDA 设备代际上的应用性能。

warp 是 SM 中的线程调度单位。图 4.6 展示了一个实现中线程块划分为 warp 的方式。示例中，块 1、块 2 和块 3 都分配给同一个 SM；每个块又被划分为多个 warp。每个 warp 由连续的 `threadIdx` 值组成：线程 0–31 构成第一个 warp，线程 32–63 构成第二个 warp，以此类推。如果每个线程块有 256 个线程，则每个块有

$$256/32 = 8$$

个 warp；SM 中有三个这样的块，因此共有  $8 \times 3 = 24$  个 warp。

如果线程块是一维数组，即只使用 `threadIdx.x`，划分很直接。一个 warp 中的 `threadIdx.x` 连续递增。warp 大小为 32 时，warp 0 从线程 0 到线程 31，warp 1 从线程 32 到线程 63。一般而言，warp  $n$  从线程  $32n$  开始，到线程  $32(n+1)-1$  结束。如果线程块大小不是 32 的倍数，最后一个 warp 会用非活动线程填充到 32 个位置。



| 线程块     | 线程范围                      | warp 数量 |
|---------|---------------------------|---------|
| Block 1 | 0-31, 32-63, ..., 224-255 | 8       |
| Block 2 | 0-31, 32-63, ..., 224-255 | 8       |
| Block 3 | 0-31, 32-63, ..., 224-255 | 8       |
| SM 中总计  |                           | 24      |

图 4.6: 线程块被划分为 warp 以进行线程调度 (依据原书图 4.6 重绘)

例如, 一个有 48 个线程的块会划分为两个 warp, 第二个 warp 用 16 个非活动线程填充。

对于包含多个线程维度的线程块, 在划分 warp 之前, 线程维度会投影为线性化的行主序布局。线性布局中, 较大的 y、z 坐标排在较小坐标之后。二维线程块的情况是: 先放置 `threadIdx.y=0` 的所有线程, 再放置 `threadIdx.y=1` 的所有线程, 以此类推; 相同 y 值的线程按照递增的 `threadIdx.x` 连续排列。

|           |           |           |           |
|-----------|-----------|-----------|-----------|
| $T_{0,0}$ | $T_{0,1}$ | $T_{0,2}$ | $T_{0,3}$ |
| $T_{1,0}$ | $T_{1,1}$ | $T_{1,2}$ | $T_{1,3}$ |
| $T_{2,0}$ | $T_{2,1}$ | $T_{2,2}$ | $T_{2,3}$ |
| $T_{3,0}$ | $T_{3,1}$ | $T_{3,2}$ | $T_{3,3}$ |

→  $T_{0,0}, T_{0,1}, T_{0,2}, T_{0,3}, T_{1,0}, T_{1,1}, \dots, T_{3,3}$  (行主序线性布局)

图 4.7: 将二维线程放入线性布局 (依据原书图 4.7 重绘)

图 4.7 上半部分是二维线程块, 下半部分是线性化视图。前四个线程的 y 坐标为 0, 按 x 坐标递增排列; 接下来四个线程的 y 坐标为 1, 也按 x 坐标递增排列。这里的坐标分别对应 CUDA 字段 `threadIdx.y` 和 `threadIdx.x`。示例中的 16 个线程构成半个 warp, 另用 16 个非活动线程补足一个 32 线程 warp。

如果二维线程块为  $8 \times 8$ , 64 个线程会构成两个 warp。第一个 warp 从  $T_{0,0}$  到  $T_{3,7}$ , 第二个 warp 从  $T_{4,0}$  到  $T_{7,7}$ 。读者可以自行画出该图验证这一点。

对于三维线程块, 首先把 `threadIdx.z=0` 的所有线程放入线性顺序, 其中线程按二维线程块的方式排列; 然后放入 `threadIdx.z=1` 的线程, 以此类推。例如, 一个三维  $2 \times 8 \times 4$  线程块 (x 维为 4、y 维为 8、z 维为 2) 共有 64 个线程, 会划分为两个 warp: 第一个 warp 从  $T_{0,0,0}$  到  $T_{0,7,3}$ , 第二个 warp 从  $T_{1,0,0}$  到  $T_{1,7,3}$ 。

SM 设计为按照单指令多数据 (Single Instruction, Multiple Data, SIMD) 模型执行 warp 中的所有线程。也就是说, 在任意时刻, 一条指令会被取出并由 warp 中所有线程执行。为此, 一个 SM 被组织为多个处理分区, SM 上的 warp 分布到这些处理分区中。图 4.8 给出了一个玩具示例: SM 由两个处理分区组成, 每个处理分区包含 8 个共享一条指令取出/分发单元的流式处理器。作为真实例子, 拥有 128 个流式处理器的 Hopper H100 SM 被组织为四个处理分区, 每个分区有 32 个流式处理器。

同一 warp 中的线程会被分配到同一个处理分区, 该分区为 warp 取出指令, 并让 warp 中所有线程执行这条指令。由于 CUDA 线程调度机制把 warp 映射到处理分区, 实际上限制了 warp 中所有线程在任意时刻执行相同指令, 因此 warp 的执行行



图 4.8: SM 由处理分区组成，以执行 SIMD 指令（依据原书图 4.8 重绘）

为通常称为单指令多线程（Single Instruction, Multiple Thread, SIMT）。

SIMT 的一个重要优点是，程序员可以用标量线程编写内核代码，之后由 SM 把线程分组为 warp，透明地使用 SIMD 硬件。这不同于传统 CPU SIMD 编程：在 CPU 中，程序员或编译器通常需要使用 API 在每个线程内部显式利用 SIMD 硬件，增加了另一层编程复杂度。<sup>2</sup>

SIMD 的优势在于，指令取出/分发单元等控制硬件的成本由多个执行单元共享。这样设计可以让较小比例的硬件用于控制，把更大比例的芯片面积用于提高算术吞吐量。在可预见的未来，warp 划分仍会是常见的实现技术。不过，warp 大小可能因实现而异；截至目前，所有 CUDA 设备都使用了类似的 32 线程 warp 配置。

由于同一 warp 中线程的调度方式具有特殊关系，CUDA 提供了一组 warp 级原语，即在 warp 内进行高效数据交换和同步的 API 函数。程序员可以使用它们提高涉及线程协作的计算速度和效率。这些原语支持以 warp 为中心的编程风格，把 warp 作为软件层次结构中（线程块与线程之间）的额外层次。第十、十一和十二章将介绍相关 warp 级原语。

Warp 与 SIMD 硬件

1945 年，John von Neumann 在报告中描述了构建电子计算机的模型，该模型以先驱 EDVAC 计算机的设计为基础。今天通常称为“冯·诺依曼模型”，它几乎是所有现代计算机的基础蓝图。

冯·诺依曼模型中的计算机有输入/输出（I/O），可以向系统提供程序和数据，也可以从系统产生结果。执行程序时，计算机首先把程序及其数据输入内存。程序由一组指令组成；控制单元维护程序计数器（Program Counter, PC），其中保存下一条待执行指令的内存地址。在每个“指令周期”中，控制单元使用 PC 将指令取入指令寄存器（Instruction Register, IR），再检查指令位以确定计算机各组件要执行的动作。这也是该模型被称为“存储程序”模型的原因：用户只需把不同程序存入内存，就能改变计算机行为。

将线程作为 warp 执行的动机，可以用适合 GPU 的修改版冯·诺依曼模型表示。对应图 4.8 中处理分区的处理器只有一个负责取出和分发指令的控制单元；相同的控制信号会发送到多个处理单元，每个处理单元对应 SM

<sup>2</sup>虽然 SIMT 比 SIMD 更易编程，但程序员仍应避免控制流分歧，因为分歧会对性能产生负面影响，见第 4.5 节。



中的一个流式处理器，并执行 warp 中的一个线程。所有处理单元都由指令寄存器中的同一条指令控制，它们的执行差异来自寄存器文件中不同的数据操作数。这就是处理器设计中的 SIMD。

例如，所有处理单元都可以执行 `add r1, r2, r3`，但不同处理单元中的 `r2` 和 `r3` 内容不同。SIMD 是 Flynn 分类法 [2] 中四类计算机架构之一，另外三类是单指令单数据 (SISD)、多指令单数据 (MISD) 和多指令多数据 (MIMD)。现代处理器的控制单元相当复杂，包括指令取出逻辑和指令缓存访问端口；让多个处理单元共享一个控制单元，可以显著降低硬件制造成本和功耗。

## 4.5 控制流分歧

当 warp 中所有线程在处理数据时遵循相同的执行路径，更正式地说，遵循相同的控制流时，SIMD 执行效果很好。例如，对于 `if-else` 结构，如果 warp 中所有线程都执行 `then` 路径，或者所有线程都执行 `else` 路径，执行就很高效。

但是，当同一 warp 中的线程采取不同控制流路径时，SIMD 硬件会分别遍历这些路径，每条路径执行一次。例如，部分线程走 `then` 路径、其余线程走 `else` 路径时，硬件会执行两次：一次执行 `then` 路径，另一次执行 `else` 路径。每次遍历其中一条路径时，走另一条路径的线程都不会产生有效作用。

同一 warp 中的线程采取不同控制流路径时，称这些线程发生了**控制流分歧 (control divergence)**。这种多遍执行方式使 SIMD 硬件能够实现 CUDA 线程的完整语义：硬件仍对 warp 中所有线程执行相同指令，但只让选择了当前路径的线程在该遍中生效，从而既保持线程独立性，又利用 SIMD 硬件的低成本。分歧的代价是额外路径遍历，以及每次遍历中非活动线程仍占用的执行资源。

| 线程    | then 遍 | else 遍 |
|-------|--------|--------|
| 0-23  | 执行 A   | 非活动    |
| 24-31 | 非活动    | 执行 B   |

两条路径执行完后，warp 中线程可能重新汇合并执行 C。

图 4.9: warp 在 `if-else` 语句处分歧的示例（依据原书图 4.9 重绘）

图 4.9 中，包含线程 0-31 的 warp 到达 `if-else` 语句时，线程 0-23 走 `then` 路径，线程 24-31 走 `else` 路径。warp 首先执行一遍，其中线程 0-23 执行 A、线程 24-31 非活动；随后再执行一遍，其中线程 24-31 执行 B、线程 0-23 非活动。之后线程可能重新汇合并执行 C。

在 Pascal 及更早架构中，这些遍按顺序执行，即一遍执行完后再执行另一遍。从 Volta 架构开始，不同遍可以并发执行，也就是一条路径的执行可以与另一条路径交

错。这一特性称为独立线程调度 (independent thread scheduling)。因此，不能假定 warp 中线程在分歧路径执行后一定会重新汇合。如果 warp 中所有线程必须完成某个阶段后才能继续，应使用 `__syncwarp()` 等 warp 级屏障同步原语保证正确性。

分歧也可能出现在其他控制流结构中。图 4.10 展示了分歧 for 循环：每个线程执行不同数量的迭代，次数从 4 到 8 不等。前四次迭代中所有线程都活动并执行 A；第五次迭代中，部分线程执行 A，另一些线程（例如线程 4）已经完成迭代而处于非活动状态；第八次迭代中，图示线程中只有线程 1 和线程 7 执行 A，其他线程均非活动。

| 迭代   | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
|------|---|---|---|---|---|---|---|---|
| 线程 1 | A | A | A | A | A | A | A | A |
| 线程 4 | A | A | A | A | — | — | — | — |
| 线程 7 | A | A | A | A | A | A | A | A |

A 表示执行，— 表示非活动；不同线程的循环次数不同。

图 4.10: warp 在 for 循环处分歧的示例（依据原书图 4.10 重绘）

检查控制结构的判定条件，可以判断它是否可能造成线程分歧。如果判定条件基于 `threadIdx.x` 值，控制语句就可能导致分歧。例如，条件 `threadIdx.x > 2` 会让块中第一个 warp 的线程走两条不同路径：线程 0、1、2 走一条路径，线程 3、4、5 等走另一条路径。类似地，如果循环条件依赖线程索引，循环也可能造成分歧。

使用带线程控制分歧的控制结构，一个常见原因是处理线程映射到数据时的边界条件。这是因为线程总数通常必须是线程块大小的倍数，而数据大小可以是任意数值。从第二章的向量加法内核开始，我们就使用了 `if (i < n)`，因为并非所有向量长度都是线程块大小的倍数。

例如，假设向量长度为 1003，线程块大小为 64。需要启动 16 个线程块处理全部 1003 个元素，但 16 个线程块共有 1024 个线程，因此必须禁止第 15 个线程块中最后 21 个线程执行原程序不允许的工作。这 16 个线程块被划分为 32 个 warp，只有最后一个线程块中的第二个 warp 会产生控制流分歧。

随着处理向量长度增大，边界条件造成的分歧对性能的影响会降低。长度为 100 时，四个 warp 中有一个分歧，影响可能很明显；长度为 1000 时，32 个 warp 中只有一个分歧，分歧只影响约 3% 的执行时间；即使使该 warp 执行时间加倍，对总时间的影响也约为 3%。长度达到 10,000 或更大时，只有 313 个 warp 中的一个分歧，影响会远低于 1%。

二维数据（例如第三章的彩色转灰度示例）也需要用 `if` 处理数据边缘线程的边界条件。对  $62 \times 76$  图片，使用  $4 \times 5 = 20$  个  $16 \times 16$  线程块，每个块划分成 8 个 warp，每个 warp 包含两行线程，总计 160 个 warp。参照第三章图 3.5：

- 区域 1 的 12 个块中没有 warp 分歧，共  $12 \times 8 = 96$  个 warp；

- 区域 2 的 24 个 warp 全部产生分歧；
- 区域 3 中，底部 warp 完全映射到图像外，因此不会通过 if，不产生分歧；
- 区域 4 中，前 7 个 warp 产生分歧，最后一个 warp 不产生分歧。

总计 160 个 warp 中有 31 个产生控制流分歧。如果处理  $200 \times 150$  的图片，使用  $16 \times 16$  线程块，则共有  $13 \times 10 = 130$  个线程块，即 1040 个 warp。区域 1-4 的 warp 数分别为

$$864 = 12 \times 9 \times 8, \quad 72 = 9 \times 8, \quad 96 = 12 \times 8, \quad 8 = 1 \times 8.$$

其中只有 80 个 warp 产生分歧，性能影响小于 8%。如果处理水平尺寸超过 1000 像素的真实图片，影响会低于 2%。

## 4.6 Warp 调度与延迟容忍

线程被分配到 SM 时，通常会有比 SM 中流式处理器更多的线程分配给它。也就是说，每个 SM 的执行单元只能在任意时刻执行已分配线程的一部分。在较早的 GPU 设计中，一个 SM 在任意时刻只能为一个 warp 执行一条指令；较新的设计中，一个 SM 可以同时为少量 warp 执行指令，因为 SM 包含多个处理分区。无论哪种情况，硬件在任意时刻都只能为分配给 SM 的 warp 子集执行指令。

为什么要给 SM 分配这么多 warp？答案是为了容忍全局内存访问等长延迟操作。当 warp 要执行的指令需要等待先前发起的长延迟操作结果时，该 warp 不会被选中执行；硬件会选择另一个不再等待结果的驻留 warp。没有等待前序指令结果的 warp 已经 **准备好执行**。若有多个 warp 准备好执行，优先级逻辑会选择其中一个。

SM 在每个时刻选择不同准备好执行的 warp 的能力称为**细粒度多线程 (fine-grained multithreading)**。它让 SM 可以利用某些线程的指令等待时间，执行其他线程的指令。因此，即使指令延迟很长，warp 的细粒度多线程执行仍能保持执行单元高利用率。这通常称为**延迟容忍 (latency tolerance)** 或 **延迟隐藏 (latency hiding)**。

### 延迟容忍

日常生活中经常需要容忍延迟。例如，在邮局寄包裹的人理想情况下应在到达服务柜台前填好所有表格和标签。但现实中，有些人会等到柜员告诉他们填哪张表、如何填写。柜台前排着长队时，应最大化柜员的工作效率。让一个人在柜台前填写表格、让所有其他人等待，并不是好办法；柜员应在此人填写表格时服务下一位顾客。其他顾客已经“准备好”，不应被需要更多时间填写表格的人阻塞。

因此，好的柜员会礼貌地请第一位顾客先到一旁填写表格，同时服务其他顾客。通常，第一位顾客填完表格、柜员也服务完当前顾客后，就会立即得到服务，而不必重新排到队尾。可以把这些顾客看作 warp，把柜员看作硬件执行单元；需要填写表格的顾客对应于其后续执行依赖长延迟操作的 warp。

warp 调度也可以容忍流水线浮点运算、条件分支等其他类型的操作延迟。只要有足够多的 warp，硬件就很可能在任意时刻找到一个可执行 warp，使执行硬件保持充分利用，同时让其他 warp 等待长延迟操作的结果。选择准备好的 warp 不会给执行时间线引入空闲或浪费时间，这称为**零开销线程调度 (zero-overhead thread scheduling)**。

### 线程、上下文切换与零开销调度

根据冯·诺依曼模型，现代计算机中的线程是一个程序及其在冯·诺依曼处理器上的执行状态。线程包括程序代码、当前执行的指令，以及变量和数据结构的值。程序代码保存在内存中，PC 跟踪正在执行的程序指令地址，IR 保存当前指令，寄存器和内存保存变量与数据结构的值。

现代处理器支持上下文切换，让多个线程轮流推进。通过保存和恢复 PC、寄存器及内存中的状态，可以暂停一个线程并在稍后正确恢复。然而，保存和恢复寄存器内容会产生显著的执行时间开销。

零开销调度指 GPU 能够让等待长延迟指令结果的 warp 休眠，同时激活已经准备好的 warp，而不在处理单元中引入额外空闲周期。传统 CPU 的上下文切换会产生这种空闲周期，因为切换线程需要把离开线程的寄存器内容保存到内存，再从内存加载进入线程的执行状态。GPU SM 通过把已分配 warp 的所有执行状态保存在硬件寄存器中实现零开销调度，因此在 warp 之间切换时不需要保存和恢复状态。

warp 调度会把 warp 指令的长等待时间“隐藏”起来：硬件在等待期间执行其他 warp 的指令。容忍长操作延迟是 GPU 不像 CPU 那样把大量芯片面积用于缓存和分支预测机制的主要原因。GPU 因而可以把更多芯片面积用于浮点执行单元和内存访问通道。

要使延迟容忍有效，最好给 SM 分配远多于其执行单元同时支持数量的线程。例如，Hopper H100 GPU 的每个 SM 有 128 个流式处理器，但同时最多可以分配 2048 个线程。因此，一个 SM 可以拥有多达

$$2048/128 = 16$$

倍于当前一个时钟周期可执行数量的线程。这种线程相对于 SM 的过量配置 (over-subscription) 对于延迟容忍非常重要，因为当前 warp 遇到长延迟操作时，它提高了找到另一个 warp 执行的概率。

## 4.7 资源划分与占用率

为了容忍较高的操作延迟，给 SM 分配很多 warp 是有利的；但 SM 不一定总能分配它所支持的最大 warp 数。分配给 SM 的 warp 数与 SM 支持的最大 warp 数之比，称为**占用率 (occupancy)**。

除了流式处理器，SM 的执行资源还包括寄存器、共享内存（第五章讨论）、线程块槽位和线程槽位。这些资源会在线程之间动态划分。例如，Hopper H100 GPU 每个 SM 最多支持 32 个线程块、64 个 warp（即 2048 个线程），每个线程块最多 1024 个线程。如果线程块大小为 1024，SM 的 2048 个线程槽位会分给 2 个线程块；如果线程块大小分别为 512、256、128 或 64，则可分给 4、8、16 或 32 个线程块。

| 线程块大小 | 每个 SM 可同时容纳的块数 | 线程总数 |
|-------|----------------|------|
| 1024  | 2              | 2048 |
| 512   | 4              | 2048 |
| 256   | 8              | 2048 |
| 128   | 16             | 2048 |
| 64    | 32             | 2048 |

线程槽位可以在不同线程块之间动态划分，使 SM 既能执行许多小线程块，也能执行少量大线程块。这与固定划分形成对比：固定划分会在线程块需求小于固定资源时浪费槽位，也无法支持需要更多槽位的线程块。

动态资源划分可能使不同资源限制之间产生微妙交互，造成资源利用不足。以 H100 为例，线程块大小从 1024 变化到 64 时，每个 SM 的线程块数从 2 变化到 32，这些情况下分配给 SM 的线程总数都是 2048，占用率最大。但如果每个线程块只有 32 个线程，填满 2048 个线程槽位需要 64 个块；每个 H100 SM 只有 32 个块槽位，最多只能容纳 32 个块，即

$$32 \times 32 = 1024$$

个线程。此时占用率为

$$1024/2048 = 50\%.$$

因此，要充分利用线程槽位并达到最大占用率，每个线程块至少需要 64 个线程。

另一种降低占用率的情况是线程槽位数不能被线程块大小整除。H100 每个 SM 最多支持 2048 个线程；如果线程块大小为 768，SM 只能容纳 2 个线程块，即 1536 个线程，剩余 512 个线程槽位未使用。此时占用率为

$$1536/2048 = 75\%.$$

前面的讨论没有考虑寄存器和共享内存等资源约束。CUDA 内核中的自动变量会放入寄存器；有些内核使用很多自动变量，有些只使用少量变量。因此，有些内核

每线程需要很多寄存器，有些需要很少寄存器。SM 动态划分寄存器后，可以在每线程寄存器需求较少时容纳更多线程块，在需求较多时容纳更少线程块。

H100 GPU 每个 SM 最多有 65,536 个寄存器。若要达到满占用率，2048 个线程需要的寄存器数意味着每线程不能超过

$$65,536/2,048 = 32$$

个寄存器。如果内核每线程使用 64 个寄存器，65,536 个寄存器最多支持 1024 个线程，因此无论线程块大小如何设置，占用率最多为 50%。编译器有时可以通过寄存器溢出减少每线程寄存器需求并提高占用率，但线程从内存访问溢出寄存器值通常会增加执行时间，甚至使整个网格执行时间变长。

假设一个内核每线程使用 31 个寄存器，并配置为每块 512 个线程。SM 同时运行

$$2048/512 = 4$$

个块，共使用

$$2048 \times 31 = 63,488$$

个寄存器，低于 65,536 的上限。若再声明两个自动变量，使每线程使用 33 个寄存器，则 2048 个线程需要 67,584 个寄存器，超过上限。CUDA 运行时可能只给每个 SM 分配 3 个块，使寄存器需求降为

$$3 \times 512 \times 33 = 50,688.$$

这样，SM 上的线程数从 2048 降为 1536，占用率从 100% 降到 75%。这种资源使用略微增加却造成并行度和性能显著下降的现象，有时称为**性能悬崖 (performance cliff)** [4]。

所有动态划分资源之间会相互作用，因此准确确定每个 SM 上运行的线程数可能很难。Occupancy Calculator [5] 可以根据特定设备和内核的资源使用情况计算每个 SM 上实际运行的线程数；它是 NVIDIA Nsight Compute profiler [6] 的一部分。主机代码也可以调用 CUDA Occupancy API。一个常用的函数是

```
cudaOccupancyMaxActiveBlocksPerMultiprocessor()
```

它可以在给定 GPU 和网格配置时确定内核占用率。

## 4.8 查询设备属性

前面对 SM 资源划分的讨论引出一个重要问题：如何知道某个设备可用的资源数量？CUDA 应用运行时，如何知道设备中的 SM 数量，以及每个 SM 可以分配的线程块和线程数量？应用通常需要在多种硬件系统上运行，因此需要查询底层硬件可用的资源和能力，以便利用更强的系统，同时适配资源较少的系统。



### 资源与能力查询

日常生活中，我们也会查询环境的资源和能力。例如预订酒店时，可以查看房间配套设施。若房间配有吹风机，就不必自己携带；若没有游泳池但有健身房，就可以准备跑鞋和运动服。不同地区的酒店提供的牙膏、牙刷、洗发水、护发素、微波炉、冰箱和泳池也可能不同。酒店设施就是酒店的属性，或者说资源与能力。经验丰富的旅行者会在酒店网站上查询这些属性，选择更符合需求的酒店，并更有效地准备行李。

每个 CUDA 设备 SM 的资源数量由设备的计算能力 (compute capability) 指定。一般而言，计算能力级别越高，每个 SM 可用的资源越多，而且 GPU 的计算能力通常会随代际增加。A100 GPU 的计算能力为 8.0，H100 GPU 的计算能力为 9.0。

CUDA C++ 提供了让主机代码查询系统中设备属性的内置机制。CUDA 运行时系统（设备驱动）提供 `cudaGetDeviceCount` API，返回系统中 CUDA-capable 设备的数量。主机代码可以使用：

```
1 int devCount;
2 cudaGetDeviceCount(&devCount);
```

现代 PC 往往有两个或更多 CUDA-capable 设备，因为许多 PC 带有一个或多个集成 GPU。集成 GPU 是默认图形单元，提供现代窗口用户界面所需的基本图形能力和硬件资源，但大多数 CUDA 应用在这些设备上的性能并不理想。因此，主机代码可以遍历所有可用设备，查询其资源和能力，并选择拥有足够资源、能够提供满意性能的设备。

CUDA 运行时把系统中的设备编号为 0 到 `devCount-1`。函数

`cudaGetDeviceProperties`

根据设备编号返回设备属性。例如，主机代码可以遍历设备：

```
1 cudaDeviceProp devProp;
2 for (unsigned int i = 0; i < devCount; i++) {
3     cudaGetDeviceProperties(&devProp, i);
4     // Decide if device has sufficient resources/capabilities
5 }
```

`cudaDeviceProp` 是一个 C 结构体类型，其字段表示 CUDA 设备属性。CUDA C++ Programming Guide 列出了该类型的全部字段。调用完成后，属性会写入变量 `devProp`。

`devProp.maxThreadsPerBlock` 表示查询设备允许的每个线程块最大线程数。有些设备允许每块最多 1024 个线程，有些设备允许更少；未来设备也可能允许更多。因

此，程序最好查询可用设备，判断它们是否允许应用所需的线程块大小。使用线程块集群的 CUDA 程序还应查询最大集群大小。可以调用

```
cudaOccupancyMaxPotentialClusterSize()
```

获取。

设备中的 SM 总数由 `devProp.multiProcessorCount` 给出。如果应用需要大量 SM 才能获得满意性能，应检查该属性。设备时钟频率保存在 `devProp.clockRate` 中。时钟频率与 SM 数量的组合，可以较好地表示设备的最大硬件执行吞吐量。

主机代码可以通过以下字段查询线程块各维度允许的最大线程数：

```
devProp.maxThreadsDim[0]    x 维,
devProp.maxThreadsDim[1]    y 维,
devProp.maxThreadsDim[2]    z 维.
```

例如，自动调优系统可以使用这些信息设置线程块维度的搜索范围。类似地，以下三个字段

```
devProp.maxGridSize[0], devProp.maxGridSize[1],
devProp.maxGridSize[2]
```

分别给出网格 *x*、*y*、*z* 维允许的最大线程块数。它们可以用于判断一个网格是否有足够线程覆盖整个数据集，或者是否需要采用迭代方法。

`devProp.regsPerBlock` 给出单个线程块可使用的寄存器上限，可用于判断特定设备上的内核是否能达到最大占用率，或者是否受寄存器使用限制。这个字段名称略有误导：对于多数计算能力级别，一个线程块可使用的最大寄存器数确实等于 SM 中的寄存器总数；但对于某些计算能力级别，一个线程块的寄存器上限小于 SM 的总量。

前文还讨论过 warp 大小取决于硬件。warp 大小可以通过 `devProp.warpSize` 获取。`cudaDeviceProp` 还有许多其他字段；随着本书介绍相应概念和特征，我们会在后文讨论它们。

## 4.9 小结

CUDA-capable GPU 由流式多处理器 (SM) 组成，每个 SM 包含多个由流式处理器构成的处理分区，并共享控制逻辑和内存资源。启动网格时，网格中的线程块以任意顺序分配给 SM，从而使 CUDA 应用具有透明可扩展性。透明可扩展性带来一个约束：不同线程块中的线程不应相互同步。从 Hopper 架构开始，SM 被分组为 GPC，线程块还可选择分组为线程块集群。同一集群中的线程块在同一 GPC 上执行，可以相互同步并访问彼此的分布式共享内存。

线程以线程块为单位分配给 SM。线程块分配到 SM 后，进一步划分为 warp。warp 中的线程遵循单指令多数据（SIMD）模型执行。如果同一 warp 中的线程采取不同执行路径，处理分区会分遍执行这些路径，每个线程只在与自己所选路径对应的遍中活动。

分配给 SM 的线程数可能远多于 SM 能同时执行的线程数。在任意时刻，SM 只执行驻留 warp 子集中的指令，这让其他 warp 可以等待长延迟操作，而不影响大量执行单元的总吞吐。分配给 SM 的线程数与 SM 支持的最大线程数之比称为占用率。更高的占用率通常有助于隐藏长操作延迟并获得较高执行吞吐量。

不同 CUDA-capable 设备对每个 SM 可用资源的限制可能不同。例如，设备会限制每个 SM 可容纳的线程块数、线程数、寄存器数和其他资源数量。对于每个内核，一个或多个资源限制可能成为占用率的决定因素。CUDA C++ 提供占用率计算器和 API，帮助开发者为不同 GPU 选择合适的内核与启动配置；它也支持程序员在运行时查询 GPU 可用资源。

## 练习

1. 考虑下面的 CUDA 内核及调用它的主机函数：

```

1 __global__ void foo_kernel(int* a, int* b) {
2     unsigned int i = blockIdx.x*blockDim.x + threadIdx.x;
3     if (threadIdx.x < 40 || threadIdx.x >= 104) {
4         b[i] = a[i] + 1;
5     }
6     if (i % 2 == 0) {
7         a[i] = b[i] * 2;
8     }
9     for (unsigned int j = 0; j < 5 - (i % 3); ++j) {
10        b[i] += j;
11    }
12 }
13 void foo(int* a_d, int* b_d) {
14     unsigned int N = 1024;
15     foo_kernel<<<(N + 128 - 1)/128, 128>>>(a_d, b_d);
16 }
```

- a. 每个线程块中有多少个 warp?
- b. 网格中有多少个 warp?
- c. 对第 04 行语句：
  - i. 网格中有多少个活动 warp?

- ii. 网格中有多少个分歧 warp?
  - iii. 块 0 的 warp 0 的 SIMD 效率 (百分比) 是多少?
  - iv. 块 0 的 warp 1 的 SIMD 效率 (百分比) 是多少?
  - v. 块 0 的 warp 3 的 SIMD 效率 (百分比) 是多少?
- d. 对第 07 行语句:
- i. 网格中有多少个活动 warp?
  - ii. 网格中有多少个分歧 warp?
  - iii. 块 0 的 warp 0 的 SIMD 效率 (百分比) 是多少?
- e. 对第 09 行循环:
- i. 有多少次迭代没有分歧?
  - ii. 有多少次迭代产生分歧?
2. 对向量加法, 假设向量长度为 2000, 每个线程计算一个输出元素, 线程块大小为 512。网格中有多少个线程?
3. 对上一题, 考虑长度为 2000 的边界检查, 预计有多少个 warp 会产生分歧?
4. 假设一个有 8 个线程的线程块在到达屏障前执行一段代码。8 个线程执行这段代码所需时间 (微秒) 分别为 2.0、2.3、3.0、2.8、2.4、1.9、2.6 和 2.9, 其余时间都在等待屏障。线程总执行时间中有百分之多少用于等待屏障?
5. CUDA 程序员认为, 如果每个线程块只启动 32 个线程, 那么在需要屏障同步的地方可以省略 `__syncthreads()`。你认为这是好主意吗? 请解释原因。
6. 如果 CUDA 设备的 SM (流式多处理器) 最多容纳 1536 个线程和 4 个线程块, 下列哪一种线程块配置会使 SM 中的线程数最多?
- a. 每块 128 个线程;
  - b. 每块 256 个线程;
  - c. 每块 512 个线程;
  - d. 每块 1024 个线程。
7. 假设设备每个 SM 最多允许 64 个线程块和 2048 个线程。指出下列每种每个 SM 的分配是否可行; 若可行, 给出占用率:
- a. 8 个块, 每块 128 个线程;
  - b. 16 个块, 每块 64 个线程;
  - c. 32 个块, 每块 32 个线程;

- d. 64 个块, 每块 32 个线程;
  - e. 32 个块, 每块 64 个线程。
8. 某 GPU 的硬件限制为: 每个 SM 2048 个线程、32 个线程块和 64 K (65,536) 个寄存器。对下列内核特征, 判断内核能否达到满占用率; 如果不能, 指出限制因素:
- a. 每块 128 个线程, 每线程 30 个寄存器;
  - b. 每块 32 个线程, 每线程 29 个寄存器;
  - c. 每块 256 个线程, 每线程 34 个寄存器。
9. 一名学生说, 他用每块  $32 \times 32$  个线程的矩阵乘法内核成功计算了两个  $1024 \times 1024$  矩阵的乘法。该学生使用的 CUDA 设备每块最多允许 512 个线程、每个 SM 最多允许 8 个线程块; 并且每个线程计算结果矩阵的一个元素。你对此有什么反应? 为什么?

## 参考文献

- [1] NVIDIA, *CUDA C++ Programming Guide*, Release 12.3, 2023. <https://docs.nvidia.com/cuda/cuda-c-programming-guide/>.
- [2] M. Flynn, "Very high-speed computing systems," *Proceedings of the IEEE*, 54(12), 1966, pp. 1901–1909.
- [3] NVIDIA, *NVIDIA Tesla V100 GPU Architecture*, Version WP-08608-001\_v1.1, 2017.
- [4] S. Ryoo, C. I. Rodrigues, S. S. Stone, S. S. Bagsorkhi, S.-Z. Ueng, J. A. Stratton, W.-m. W. Hwu, "Program optimization space pruning for a multithreaded GPU," in *Proceedings of the 6th Annual IEEE/ACM International Symposium on Code Generation and Optimization*, 2008, pp. 195–204.
- [5] NVIDIA, *Nsight Compute: Occupancy Calculator*, 2023. <https://docs.nvidia.com/nsight-compute/NsightCompute/index.html#occupancy-calculator>.
- [6] NVIDIA, *Nsight Compute*, 2023. <https://docs.nvidia.com/nsight-compute/index.html>.

## 第五章 内存架构与数据局部性

到目前为止，我们已经学习了如何编写 CUDA 内核函数，以及如何配置和协调由大量线程组成的内核执行。第四章还介绍了 GPU 硬件的计算架构，以及线程如何被调度执行。本章重点讨论 GPU 的片上内存架构，并开始研究如何组织和放置数据，使大量线程能够高效访问它们。

到目前为止学到的 CUDA 内核，很可能只达到底层硬件潜在速度的一小部分。这是因为通常由片外 DRAM 实现的全局内存具有很长的访问延迟（数百个时钟周期）和有限的访问带宽。虽然大量可执行线程在理论上能够容忍较长的内存访问延迟，但全局内存访问路径上的流量拥塞很容易导致只有极少数线程取得进展，从而使流式多处理器（SM）中的一部分核心处于空闲状态。为避免这种拥塞，GPU 提供了多种额外的片上内存资源，用来访问数据，并消除往返全局内存的大部分冗余流量。本章将研究如何使用不同内存类型提高 CUDA 内核的执行性能。

### 5.1 内存带宽作为性能限制因素

GPU 的硬件资源是有限的，因此在给定时间内能够完成的工作量也有限。最常被引用的两种上限是峰值计算吞吐量和峰值内存带宽。峰值计算吞吐量规定硬件单位时间能够执行的算术运算数量。例如，Hopper H100 GPU 的峰值计算吞吐量为 66.9 万亿次浮点运算每秒（TFLOPS）。对于 32 位整数、64 位整数、双精度浮点数等不同数据类型，硬件通常有不同的上限。本章主要关注单精度浮点运算。

峰值内存带宽规定硬件单位时间能够从某种内存结构访问的数据字节数。例如，Hopper H100 GPU 的峰值全局内存带宽为 3.35 TB/s。不同内存结构通常具有不同的带宽上限；本章主要关注全局内存带宽。

不同内核的性能可能受不同硬件资源限制。如果内核性能受硬件计算吞吐量限制，则称其为**计算受限 (compute-bound)**。这类内核的大部分时间都在执行单元中忙于执行指令，性能取决于核心执行这些指令的速度。如果内核性能受硬件内存带宽限制，则称其为**内存受限 (memory-bound)**。这类内核的大部分时间都在使用内存通道，计算核心经常处于等待数据到达的空闲状态，性能取决于内存向核心提供数据的速度。



要判断一个内核是计算受限还是内存受限，可以考察它从全局内存访问的每字节数据所执行的浮点运算数量，即 FLOP/B。我们把这个比值称为 **计算量与全局内存访问量之比 (compute-to-global-memory-access ratio)**。文献中也常称其为算术强度 (arithmetic intensity) 或计算强度 (computational intensity)。计算受限内核通常具有较高比值：相对于访问的内存量，执行了很多算术运算；内存受限内核的比值通常较低。

区分两类内核的阈值可以由峰值计算吞吐量除以峰值内存带宽得到。对 H100 GPU,

$$\frac{66.9 \text{ TFLOPS}}{3.35 \text{ TB/s}} = 20.0 \text{ FLOP/B.}$$

因此，在 H100 上，计算量与全局内存访问量之比高于 20.0 FLOP/B 的内核很可能是计算受限的，低于该比值的内核很可能是内存受限的。

峰值计算吞吐量和峰值内存带宽是硬件上限，而不是性能保证。计算受限内核不一定能达到 66.9 TFLOPS，内存受限内核也不一定能达到 3.35 TB/s。只有高效利用硬件资源、经过充分优化的内核，才能接近这些上限。将实际内核性能与硬件上限比较，可以评估内核的优化效率。Roofline 模型提供了一种分析方法，用于判断内核是计算受限还是内存受限，并评估其相对于硬件峰值的性能。

### Roofline 模型

Roofline 模型是一种可视化模型，用于评估应用相对于运行硬件限制所达到的性能。基本模型如图 5.1 所示。横轴是以 FLOP/B 表示的算术强度或计算强度，反映应用每加载一个字节数据所完成的工作量；纵轴是以 GFLOPS 表示的计算吞吐量。图中的两条线表示硬件限制：水平线由硬件能够维持的峰值计算吞吐量决定；从原点出发、具有正斜率的直线由硬件能够维持的峰值内存带宽决定。两条线的交点表示应用从内存受限转为计算受限的计算强度阈值。

计算强度较低的应用属于内存受限，受内存带宽限制，不能达到峰值计算吞吐量。在这个区域中，提高计算强度会提高潜在计算吞吐量，正如内存带宽限制线的斜率所表示的那样。当计算强度超过阈值后，应用变为计算受限，不再受峰值内存带宽限制，而是受峰值计算吞吐量限制。

图中的一个点表示一个应用：横坐标是其计算强度，纵坐标是其达到的计算吞吐量。这些点必然位于两条限制线下方，因为应用不可能超过硬件峰值。点相对于两条线的位置反映应用效率：靠近限制线的点说明内存带宽或计算单元利用较好，远低于限制线的点说明资源使用效率较低。

例如，点 A1 和 A2 都表示内存受限应用，A3 表示计算受限应用。A1 高效使用资源，接近峰值内存带宽；A2 没有做到这一点，还有机会通过提

高内存带宽利用率来改善吞吐量。对 A1 而言，改善吞吐量的唯一方法是提高应用的计算强度。




图 5.1: Roofline 模型的概念示意：两条硬件限制线及应用点（依据原书 Roofline 模型侧栏重绘）

下面以第二章图 2.10 中的向量加法内核为例。每个线程的主要计算可以写成：

$$C[i] = A[i] + B[i].$$

每个线程执行一次浮点加法，并从全局内存访问 12 B 数据：读取 A[i] 需要 4 B，读取 B[i] 需要 4 B，写入 C[i] 需要 4 B。因此，内核的计算量与全局内存访问量之比为

$$\frac{1 \text{ FLOP}}{12 \text{ B}} = 0.083 \text{ FLOP/B},$$

远低于 H100 的 20.0 FLOP/B 阈值。如此低的比值说明，在 H100 上执行的向量加法内核深处于内存受限区域。

假设内核把两个各含 10 亿个元素的向量相加。它将访问 12 GB 数据：读取第一个向量 4 GB，读取第二个向量 4 GB，写入结果向量 4 GB。如果内核执行时间为 4 ms，则数据平均访问速率为

$$\frac{12 \text{ GB}}{4 \text{ ms}} = 3 \text{ TB/s}.$$

与硬件峰值内存带宽相比：

$$\frac{3 \text{ TB/s}}{3.35 \text{ TB/s}} = 90\%.$$

这表示内核利用了 90% 的硬件内存带宽资源。这样的分析称为 **光速分析 (speed-of-light analysis)**：可以说内核以硬件限制的“光速”的 90% 执行，只有约 10% 的性能优化空间。对 H100 而言，完成该向量加法的最快可能时间约为

$$\frac{12 \text{ GB}}{3.35 \text{ TB/s}} = 3.6 \text{ ms}.$$

再看矩阵乘法。假设两个  $N \times N$  矩阵相乘，得到一个  $N \times N$  结果矩阵。每个输出元素需要对两个长度为  $N$  的向量求点积，包含  $N$  次乘法和  $N$  次加法。因此，整个矩阵乘法执行

$$N^2(N + N) = 2N^3 \text{ FLOP}.$$

它需要读取两个各含  $N^2$  个元素的矩阵，并写入一个同样大小的矩阵；若每个元素占 4 B，访问数据总量为  $12N^2$  B。假设理想实现每个数据元素只访问一次，则计算量与全局内存访问量之比为

$$\frac{2N^3}{12N^2} = 0.167N \text{ FLOP/B.}$$

当  $N = 1024$  时，比值为 167 FLOP/B，显著高于 H100 的 20.0 FLOP/B 阈值，因此矩阵乘法具有成为高度计算受限计算的潜力。

**译者注：**底本此处同时出现 25.1 FLOP/B 和 20.0 FLOP/B 两个阈值；本译稿按同一节前文由 66.9 TFLOPS 和 3.35 TB/s 得出的 20.0 FLOP/B 保留，并将底本的数值差异显式标出。

现在考察第三章图 3.11 中的具体矩阵乘法内核。内核执行时间中最主要的部分是对  $M$  的一行和  $N$  的一列求点积的 for 循环：

```
1 for (int k = 0; k < Width; ++k) {
2     Pvalue += M[row*Width+k] * N[k*Width+col];
3 }
```

循环每次执行两次全局内存访问、一次浮点乘法 and 一次浮点加法。两次内存访问读取  $M$ 、 $N$  中的元素；乘法将两个元素相乘，加法把乘积累加到 Pvalue。因此，计算量与全局内存访问量之比为

$$\frac{2 \text{ FLOP}}{8 \text{ B}} = 0.25 \text{ FLOP/B.}$$

由于线程退出循环后还需要把 Pvalue 写回全局内存，实际比值略低于此值。每个输入元素会被多次访问，所以该比值也低于理想实现的  $0.167N$ ，并低于 H100 的 20.0 FLOP/B 阈值。因此，第三章的这个具体实现是内存受限而非计算受限。

由于该矩阵乘法内核受内存带宽限制，其单精度浮点运算吞吐量上限为

$$(3.35 \text{ TB/s})(0.25 \text{ FLOP/B}) = 0.84 \text{ TFLOPS.}$$

这只有 H100 峰值单精度吞吐量 66.9 TFLOPS 的约 1%。H100 还配有可加速矩阵乘法的专用张量核心，其峰值吞吐量为 989 TFLOPS；0.84 TFLOPS 只有该峰值的约 0.08%。实际计算量与全局内存访问量之比会高于 0.25 FLOP/B，因为一部分全局内存访问可能由片上缓存满足，而不是访问 DRAM。不过，我们仍然可以在内核实现层面主动提高该比值。

提高比值需要减少内核执行的全局内存访问次数。矩阵乘法为减少访问提供了很好的机会，且可以用相对简单的技术捕获。矩阵乘法函数的执行速度可能随着全局内存访问减少程度的不同而相差几个数量级，因此它是介绍这些技术的优秀初始例子。本章将介绍一种常用的减少全局内存访问的方法，并用矩阵乘法展示该方法。

5.2  CUDA 内存类型

CUDA 设备包含多种内存，可以帮助程序员提高内核的计算量与全局内存访问量之比。通过把 CUDA 变量声明为某种内存类型，程序员可以指定变量的可见范围和访问速度。图 5.2 展示了 CUDA 设备内存。图底部是全局内存和常量内存。这两种内存都可以由主机写入（W）和读取（R）；全局内存还可以由设备读写，而常量内存支持设备端低延迟、高带宽的只读访问。第二章已经介绍全局内存，第七章将详细讨论常量内存。

局部内存也可以读写。声明为局部内存的 CUDA 变量实际上放在全局内存中，具有类似的访问延迟，但不会在线程之间共享。每个线程拥有全局内存中的一段私有局部内存，用来保存局部变量和无法分配到寄存器的数据，例如静态分配的数组、溢出的寄存器值以及线程调用栈中的其他元素。不过，规模较小、大小固定并且只使用常量索引访问的静态数组，可能被分配到寄存器中；第六章将进一步讨论。

图中的寄存器是片上内存的一种。寄存器中的变量可以以极高速度、高并行度访问。寄存器分配给单独线程，每个线程只能访问自己的寄存器。内核通常使用寄存器保存线程私有且频繁访问的变量。




图 5.2: CUDA 设备内存模型的不完整概览（依据原书图 5.1 重绘）

CPU 与 GPU 的寄存器架构

CPU 和 GPU 的不同设计目标导致它们采用不同的寄存器架构。CPU 在不同线程之间进行上下文切换时，会把离开线程的寄存器保存到内存，再从内存恢复进入线程的寄存器。GPU 则通过把分配给处理分区的所有线程寄存器保存在处理分区的寄存器文件中，实现零开销调度。因此，在线程 warp 之间切换是瞬时的，因为进入线程的寄存器已经在寄存器文件中。

GPU 寄存器文件需要明显大于 CPU 寄存器文件。第四章还介绍过 GPU 支持动态资源划分：SM 可以给每线程配置较少寄存器并执行大量线程，也可以给每线程配置较多寄存器并执行较少线程。因此，GPU 寄存器文件必须支持寄存器的动态划分；CPU 寄存器架构则为每个线程预留固定寄存器集合，不考虑线程实际需求。

共享内存是另一种片上内存。共享内存中的数据访问速度相对于全局内存很高，

但不如寄存器。共享内存分配给线程块；块中所有线程都能访问为该块声明的共享内存变量。共享内存是同一线程块中的线程共享输入数据和中间结果的高效手段。

要充分理解寄存器、共享内存和全局内存之间的差异，需要进一步了解它们在现代处理器中的实现和使用方式。几乎所有现代处理器都可以追溯到 John von Neumann 在 1945 年提出的模型（图 5.3）。CUDA 设备也不例外。CUDA 设备的全局内存对应冯·诺依曼模型中的 Memory；处理器框对应今天通常看到的处理器芯片边界。全局内存在芯片外，由 DRAM 实现，因此访问延迟长、带宽相对低。寄存器对应冯·诺依曼模型中的 Register File，位于处理器芯片上，访问延迟很短，带宽远高于全局内存。在典型设备中，所有 SM 寄存器文件的聚合访问带宽至少比全局内存高两个数量级。变量放入寄存器后，其访问不再消耗片外全局内存带宽，也会提高计算量与全局内存访问量之比。




图 5.3: 基于冯·诺依曼模型的现代计算机中内存与寄存器的关系（依据原书图 5.2 重绘）

寄存器访问还涉及较少指令。多数现代处理器的算术指令具有内建寄存器操作数。例如，浮点加法指令可能写成：

```
1 fadd r1, r2, r3
```

r2 和 r3 是寄存器编号，指定输入操作数在寄存器文件中的位置；结果保存在 r1。当算术指令的操作数位于寄存器中时，不需要额外指令把操作数提供给执行算术计算的算术逻辑单元（ALU）。

如果操作数位于全局内存，处理器必须执行内存加载操作，把操作数提供给 ALU。例如，若浮点加法的第一个操作数在全局内存中，相关指令可能是：

```
1 load r2, r4, offset
2 fadd r1, r2, r3
```

load 指令把 r4 内容与偏移相加形成地址，访问全局内存，并把值放入 r2；随后 fadd 使用 r2 和 r3 中的值完成加法并把结果写入 r1。由于处理器每个时钟周期只能取出和执行有限数量的指令，增加 load 通常会增加处理时间，这也是把操作数放入寄存器可以提高执行速度的原因。

把操作数放入寄存器还有能源效率方面的优势。现代计算机中，从寄存器文件访问一个值所消耗的能量至少比从全局内存访问低一个数量级。不过，今天的 GPU 中每个线程可用的寄存器数量相当有限；如果寄存器使用量超过满占用率场景的限制，应用占用率可能降低。因此，在可能的情况下，也要避免过度使用这一有限资源。

共享内存和寄存器都在芯片上，但功能和访问成本不同。访问共享内存中的数据仍然需要执行内存加载指令，和访问全局内存类似；但共享内存位于芯片上，因此延迟低得多、吞吐量高得多。由于需要加载指令，共享内存的延迟高于寄存器、带宽低于寄存器。在计算机体系结构术语中，共享内存是一种暂存存储器（scratchpad memory）。




图 5.4: CUDA 设备 SM 中的共享内存与寄存器（依据原书图 5.3 重绘）

CUDA 中共享内存和寄存器的一个重要区别是，共享内存中的变量可由线程块中的所有线程访问，而寄存器数据对单个线程私有。共享内存专门用于支持同一线程块中线程之间高效、高带宽的数据共享。由于一个线程块中的线程可以分布在多个处理单元上，共享内存硬件通常被设计为允许多个处理单元同时访问其内容。

从 Hopper 架构开始，同一线程块集群中的线程可以访问集群中任意线程块的共享内存，这一特性称为**分布式共享内存**。它扩大了线程无需访问全局内存即可协作的范围，并提供了更大的快速内存池。

寄存器、局部内存、共享内存和全局内存具有不同功能、延迟和带宽。因此，必须理解如何声明变量，使变量位于预期的内存类型中。图 5.5 总结了 CUDA 变量声明语法及其属性。

| 声明形式                      | 内存位置           | 作用域   | 生命周期   |
|---------------------------|----------------|-------|--------|
| 自动标量变量                    | 寄存器            | 单个线程  | 内核执行期间 |
| 自动数组变量                    | 局部内存（可能优化到寄存器） | 单个线程  | 内核执行期间 |
| <code>--shared--</code>   | 共享内存           | 一个线程块 | 内核执行期间 |
| <code>--constant--</code> | 全局内存/常量缓存      | 所有网格  | 整个应用   |
| <code>--device--</code>   | 全局内存           | 所有网格  | 整个应用   |

图 5.5: CUDA 变量声明限定符及其属性（依据原书图 5.4 重绘）

变量的作用域表示可以访问该变量的线程集合：单个线程、一个线程块中的所有线程，或者所有网格中的所有线程。如果作用域是单个线程，则会为每个线程创建私有版本，每个线程只能访问自己的版本。例如，一个内核用 100 万个线程启动，并声明了线程作用域变量，就会创建该变量的 100 万个版本。

生命周期表示变量在程序执行期间可用的时间范围：网格执行期间，或整个应用执行期间。若生命周期在网格执行期间，变量必须在内核函数体内声明，只能由内核代码使用；多次调用内核时，变量值不会在调用之间保持，每次调用都必须初始化。若生命周期贯穿整个应用，变量必须在函数体外声明，其内容会在整个应用执行期间保持，并可供所有内核访问。



不属于数组的变量称为标量变量。内核函数和设备函数中声明的所有自动标量变量都会放入寄存器，作用域是单个线程。内核声明自动变量时，执行该内核的每个线程都会获得一份私有副本；线程终止时，其自动变量也随之消失。第三章图 3.8 中的 `blurRow`、`blurCol`、`curRow`、`curCol`、`pixels` 和 `pixVal` 都是自动变量。这些变量访问极快且高度并行，但必须小心不要超过硬件寄存器容量；寄存器使用过多会降低 SM 占用率。

自动数组变量默认不会放入寄存器，而是放入线程局部内存，可能产生较长访问延迟和访问拥塞。如果自动数组的所有访问都使用常量索引，编译器可能决定把它放入寄存器。自动数组的作用域与自动标量相同，为单个线程；每个线程拥有一份私有数组，线程终止时数组内容也消失。

在声明前加 `__shared__` 会声明 CUDA 共享内存变量，也可以在 `__shared__` 前加可选的 `__device__`，效果相同。此类声明通常位于内核函数或设备函数中。共享内存变量的作用域是线程块：块中所有线程看到同一版本；内核执行期间每个线程块拥有一份副本。内核结束时，共享内存变量的内容消失。共享内存常用于保存内核某一阶段频繁使用和重复使用的全局内存数据；第五章的矩阵乘法将展示这一用法。

在声明前加 `__constant__` 会声明 CUDA 常量变量，也可以在它前面加可选的 `__device__`。常量变量必须在函数体外声明，作用域是所有网格，生命周期是整个应用执行期间。常量变量通常用于向内核提供输入值，内核代码不能修改其值。常量变量存放在全局内存中，但会被缓存以便高效访问；访问模式合适时，常量内存访问可以非常快速且高度并行。目前一个应用中常量变量总大小限制为 65,536 B；必要时应把输入数据拆分以适应该限制。第七章将展示常量内存的使用。

只使用 `__device__` 限定符的变量是全局变量，会放入全局内存。访问全局变量较慢；全局变量对所有内核的所有线程可见，内容在整个应用执行期间保持。全局变量常用于在多次内核调用之间传递信息，而无需把信息作为内核参数传入。通常认为全局变量是不好的编程风格，应谨慎使用，因为它们可能导致错误并降低代码模块化程度。

## 5.3 通过分块减少内存流量

CUDA 设备内存的使用存在内在权衡：全局内存容量大但速度慢，共享内存容量小但速度快。常见策略是把数据划分为称为**瓦片 (tile)**的子集，使每个子集能够放入共享内存。“瓦片”一词来自铺墙类比：大型墙面对应全局内存数据，小瓦片对应能够放入共享内存的子集。一个重要条件是，内核对这些瓦片的计算能够彼此独立；并非所有数据结构和任意内核都能任意分块。

分块概念可以用第三章的矩阵乘法说明。第三章图 3.13 对应图 3.11 的内核。为方便读者，图 5.6 重新给出一个小型例子。为简洁起见，我们把  $P[y*Width+x]$ 、

$M[y*Width+x]$  和  $N[y*Width+x]$  分别记作  $P_{y,x}$ 、 $M_{y,x}$  和  $N_{y,x}$ 。例子使用四个  $2 \times 2$  线程块计算矩阵  $P$ ； $P$  矩阵中的粗框表示每个块负责计算的输出瓦片。图中突出显示块  $(0,0)$  的四个线程，它们计算  $P_{0,0}$ 、 $P_{0,1}$ 、 $P_{1,0}$  和  $P_{1,1}$ 。

|           |           |           |           |
|-----------|-----------|-----------|-----------|
| $P_{0,0}$ | $P_{0,1}$ | $P_{0,2}$ | $P_{0,3}$ |
| $P_{1,0}$ | $P_{1,1}$ | $P_{1,2}$ | $P_{1,3}$ |
| $P_{2,0}$ | $P_{2,1}$ | $P_{2,2}$ | $P_{2,3}$ |
| $P_{3,0}$ | $P_{3,1}$ | $P_{3,2}$ | $P_{3,3}$ |

粗框：块  $(0,0)$  的输出瓦片；每个线程计算一个  $P$  元素。

图 5.6: 矩阵乘法的小型示例（为简洁起见使用线性化索引记号，依据原书图 5.5 重绘）

图 5.6 中，块  $(0,0)$  的线程访问  $M$  和  $N$  元素。线程  $(0,0)$  依次读取  $M_{0,0}$  和  $N_{0,0}$ 、 $M_{0,1}$  和  $N_{1,0}$ 、 $M_{0,2}$  和  $N_{2,0}$ 、 $M_{0,3}$  和  $N_{3,0}$ 。图 5.7 展示块  $(0,0)$  中所有线程的全局内存访问：线程沿垂直方向排列，访问时间从左向右推进。每个线程在执行期间访问  $M$  的四个元素和  $N$  的四个元素；不同线程访问的  $M$ 、 $N$  元素存在显著重叠。

| 线程      | 随时间发生的全局内存访问       |                    |                    |                    |
|---------|--------------------|--------------------|--------------------|--------------------|
| $(0,0)$ | $M_{0,0}, N_{0,0}$ | $M_{0,1}, N_{1,0}$ | $M_{0,2}, N_{2,0}$ | $M_{0,3}, N_{3,0}$ |
| $(0,1)$ | $M_{0,0}, N_{0,1}$ | $M_{0,1}, N_{1,1}$ | $M_{0,2}, N_{2,1}$ | $M_{0,3}, N_{3,1}$ |
| $(1,0)$ | $M_{1,0}, N_{0,0}$ | $M_{1,1}, N_{1,0}$ | $M_{1,2}, N_{2,0}$ | $M_{1,3}, N_{3,0}$ |
| $(1,1)$ | $M_{1,0}, N_{0,1}$ | $M_{1,1}, N_{1,1}$ | $M_{1,2}, N_{2,1}$ | $M_{1,3}, N_{3,1}$ |


图 5.7: 块  $(0,0)$  中所有线程执行的全局内存访问（依据原书图 5.6 重绘）

例如，线程  $(0,0)$  和  $(0,1)$  都访问  $M_{0,0}$  以及  $M$  第 0 行的其余元素；线程  $(0,1)$  和  $(1,1)$  都访问  $N_{0,1}$  以及  $N$  第 1 列的其余元素。第三章图 3.13 的内核让这两个线程分别从全局内存读取  $M$  第 0 行。如果能让它们协作，使这些  $M$  元素只从全局内存加载一次，就能把访问次数减半。事实上，块  $(0,0)$  中每个  $M$  和  $N$  元素都被访问恰好两次；若四个线程协作访问全局内存，整体流量可以减半。

读者可以验证，矩阵乘法中全局内存流量的潜在减少量与线程块负责的输出瓦片大小成正比。如果瓦片大小为  $TILE\_WIDTH \times TILE\_WIDTH$ ，潜在减少因子就是  $TILE\_WIDTH$ 。例如，使用  $32 \times 32$  输出瓦片，通过线程协作，理论上可以把全局内存流量减少到原来的  $1/32$ 。

现在介绍分块矩阵乘法算法。基本思想是：在线程分别使用输入元素计算点积之前，由线程协作把  $M$  和  $N$  的子集加载到共享内存。共享内存容量很小，把输入元素加载到其中时必须小心不要超过容量。解决方法是把  $M$  和  $N$  矩阵划分成更小输入瓦片，并选择能够放入共享内存的瓦片大小。最简单的形式是，输入瓦片和输出瓦片的维度都等于线程块维度，如图 5.8 所示。

图 5.8 中，粗线把  $M$ 、 $N$  划分为  $2 \times 2$  输入瓦片。每个线程的点积计算被分为多个阶段；每个阶段中，线程块协作把一个  $M$  瓦片和一个  $N$  瓦片加载到共享内存。

图 5.8: 对  $M$  和  $N$  分块以利用共享内存 (依据原书图 5.7 重绘)

可以让块中每个线程各加载一个  $M$  元素和一个  $N$  元素。存放  $M$  元素的共享内存数组称为  $Mds$ ，存放  $N$  元素的数组称为  $Nds$ 。

在阶段 1 开始时，块  $(0,0)$  的四个线程协作加载  $M$  瓦片：`thread(0,0)` 把  $M_{0,0}$  加载到  $Mds[0][0]$ ，`thread(0,1)` 把  $M_{0,1}$  加载到  $Mds[0][1]$ ，`thread(1,0)` 把  $M_{1,0}$  加载到  $Mds[1][0]$ ，`thread(1,1)` 把  $M_{1,1}$  加载到  $Mds[1][1]$ 。 $N$  瓦片以相同方式加载。

两个瓦片加载到共享内存后，就可以用于点积计算。共享内存中的每个值会被使用两次。例如，线程  $(1,1)$  加载到  $Mds[1][1]$  的  $M_{1,1}$ ，会被线程  $(1,0)$  和线程  $(1,1)$  各使用一次。让每个全局内存值加载到共享内存并被重复使用，可以把全局内存访问次数减少两倍；若瓦片为  $N \times N$ ，减少因子就是  $N$ 。

| 阶段      | 活动          | 活动          | 活动                           | 计算           | 活动                           | 计算 |
|---------|-------------|-------------|------------------------------|--------------|------------------------------|----|
| Phase 1 | 加载 $M$ 瓦片   | 加载 $N$ 瓦片   | <code>--syncthreads()</code> | 使用 $Mds/Nds$ | <code>--syncthreads()</code> |    |
| Phase 2 | 加载下一 $M$ 瓦片 | 加载下一 $N$ 瓦片 | <code>--syncthreads()</code> | 使用 $Mds/Nds$ | <code>--syncthreads()</code> |    |

图 5.9: 分块矩阵乘法的执行阶段 (依据原书图 5.8 重绘)

每个点积现在分为两个阶段。每个阶段中，每个线程把两对输入矩阵元素的乘积累加到  $Pvalue$ 。 $Pvalue$  是自动变量，因此每个线程都有自己的私有版本。一般而言，如果输入矩阵维度为  $Width$ 、瓦片大小为  $TILE\_WIDTH$ ，点积会分为

$$\frac{Width}{TILE\_WIDTH}$$

个阶段。创建这些阶段是减少全局内存访问的关键：每个阶段只关注输入矩阵的一小部分，线程可以协作把该子集加载到共享内存，再用共享内存满足重叠的输入需求。

$Mds$  和  $Nds$  会在不同阶段重复使用。每个阶段都用同一组共享内存数组保存当前阶段的  $M$ 、 $N$  子集，因此小容量共享内存能够服务大部分全局内存访问。这样的集中访问行为称为**局部性 (locality)**。当算法具有局部性时，就有机会使用小而快速的内存服务大部分访问，并把这些访问从全局内存中移除。局部性对于多核 CPU 和多线程 GPU 的高性能都很重要；第六章将再次讨论。

## 5.4 分块矩阵乘法内核

现在可以给出使用共享内存减少全局内存流量的分块矩阵乘法内核。图 5.10 中的内核实现了图 5.9 所示的阶段。

```

1 #define TILE_WIDTH 16
2 __global__ void matrixMulKernel(float* M, float* N, float* P, int Width) {
3
4     __shared__ float Mds[TILE_WIDTH][TILE_WIDTH];
5     __shared__ float Nds[TILE_WIDTH][TILE_WIDTH];
6
7     int bx = blockIdx.x; int by = blockIdx.y;
8     int tx = threadIdx.x; int ty = threadIdx.y;
9
10    // Determine the row and column of the P element to work on
11    int Row = by * TILE_WIDTH + ty;
12    int Col = bx * TILE_WIDTH + tx;
13
14    // Loop over the M and N tiles required to compute P element
15    float Pvalue = 0;
16    for (int ph = 0; ph < Width/TILE_WIDTH; ++ph) {
17
18        // Collaborative loading of M and N tiles into shared memory
19        Mds[ty][tx] = M[Row*Width + ph*TILE_WIDTH + tx];
20        Nds[ty][tx] = N[(ph*TILE_WIDTH + ty)*Width + Col];
21        __syncthreads();
22
23        for (int k = 0; k < TILE_WIDTH; ++k) {
24            Pvalue += Mds[ty][k] * Nds[k][tx];
25        }
26        __syncthreads();
27
28    }
29    P[Row*Width + Col] = Pvalue;
30 }
31

```

图 5.10: 使用共享内存的分块矩阵乘法内核（依据原书图 5.9 重绘）

第 04、05 行把 `Mds` 和 `Nds` 声明为共享内存数组。共享内存变量的作用域是线程块，所以每个线程块都有一份 `Mds` 和 `Nds`，块中所有线程都可以访问同一份数组。这一点很重要，因为块中每个线程都必须能够访问由其他线程加载到共享内存中的  $M$ 、 $N$  元素。

第 07、08 行把 `threadIdx` 和 `blockIdx` 保存到较短的自动变量中，使代码更简洁。自动标量变量位于寄存器，作用域是单个线程；每个线程都有私有的 `tx`、`ty`、`bx` 和 `by`，存放在该线程可访问的寄存器中。线程结束时，这些变量也随之消失。

第 11、12 行确定线程负责生成的  $P$  元素的行列索引。每个线程负责一个  $P$  元素。水平方向（ $x$  方向）的列索引为

$$\text{Col} = \text{bx} \times \text{TILE\_WIDTH} + \text{tx}.$$

每个块在水平方向覆盖 `TILE_WIDTH` 个  $P$  元素；位于块 `bx` 中的线程前面有 `bx` 个块，即 `bx*TILE_WIDTH` 个线程，它们覆盖同样多的  $P$  元素；当前块中再向前数 `tx` 个线程，因此得到上述索引。图 5.11 展示了这一映射。




图 5.11: 分块乘法中的矩阵索引计算（依据原书图 5.10 重绘）

同理，垂直方向（ $y$  方向）的行索引为

$$\text{Row} = \text{by} \times \text{TILE\_WIDTH} + \text{ty}.$$

在图 5.11 的例子中，块 (1, 0) 的线程 (0, 1) 负责的  $x$  索引为  $0 \times 2 + 1 = 1$ ， $y$  索引为  $1 \times 2 + 0 = 2$ ，因此它负责  $P_{2,1}$ 。

图 5.10 第 16 行开始的循环遍历计算  $P$  元素所需的所有阶段。循环变量 `ph` 表示已经完成的阶段数量；每个阶段使用一个  $M$  瓦片和一个  $N$  瓦片，因此在阶段开始时，前面阶段已经处理了 `ph*TILE_WIDTH` 对  $M$ 、 $N$  元素。

每个阶段中，第 19、20 行把适当的  $M$ 、 $N$  元素加载到共享内存。线程已经知道自己要处理的  $M$  行和  $N$  列，现在需要确定要加载的  $M$  列和  $N$  行。每个块有 `TILE_WIDTH^2` 个线程，它们共同加载同样数量的  $M$ 、 $N$  元素；让每个线程各加载一个  $M$  元素和一个  $N$  元素即可。要加载的  $M$  区域起始列为 `ph*TILE_WIDTH`，因此每个线程加载距离起点 `tx` 的元素； $N$  区域起始行为 `ph*TILE_WIDTH`，每个线程加载距离起点 `ty` 的元素。

第 19 行的访问是

$$M[\text{Row} \times \text{Width} + \text{ph} \times \text{TILE\_WIDTH} + \text{tx}],$$



线性化索引由行 Row 和列  $ph * TILE\_WIDTH + tx$  构成。由于 Row 是 ty 的线性函数,  $TILE\_WIDTH^2$  个线程凭借不同的 tx、ty 组合各加载一个不同的 M 元素。第 20 行以类似方式使用

$$(ph * TILE\_WIDTH + ty) * Width + Col$$

访问 N 元素。读者可以用图 5.8 和图 5.9 的小例子验证单个线程的地址计算。

第 21 行的 `__syncthreads()` 确保所有线程都完成把 M、N 瓦片加载到共享内存, 然后任何线程才可以继续。因为一个线程要使用的元素可能由其他线程加载, 所以必须确保共享内存中的所有元素都已准备好。第 23 行的循环使用瓦片元素执行一个点积阶段。图 5.11 中的箭头表示 M、N 元素的访问方向, 循环变量 k 对应第 23 行; 这些访问发生在保存当前瓦片的 Mds、Nds 中。第 26 行的第二个 `__syncthreads()` 确保所有线程都用完共享内存中的元素后, 才进入下一次迭代并加载下一组瓦片, 避免某些线程过早覆盖其他线程仍在使用的输入值。

两个 `__syncthreads()` 展示了并程序员经常需要分析的两种数据依赖。第一种是读后写依赖 (read-after-write dependence): 线程必须等待其他线程把数据写入正确位置后才能读取。第二种是写后读依赖 (write-after-read dependence): 线程必须等待所有需要数据的线程读完后才能覆盖它。二者也分别称为真实依赖和伪依赖; 后者是因为复用同一内存位置产生的, 如果使用不同位置就不会存在。

第 16–28 行的循环嵌套展示了**条带化 (strip-mining)** 技术: 把一个长循环拆成多个阶段。每个阶段是一个只执行原循环少量连续迭代的内层循环; 原循环变成外层循环, 负责按原有顺序反复调用内层循环, 从而完成所有迭代。在内层循环前后加入屏障同步, 可以强制同一线程块中的线程在每个阶段集中处理输入数据的一个片段。条带化是数据并程序创建分块阶段的重要方法。

1

所有点积阶段完成后, 线程退出外层循环, 在第 29 行使用由 Row 和 Col 计算出的线性化索引, 把结果写入自己的 P 元素。

分块算法的收益很大。矩阵乘法的全局内存访问可以减少  $TILE\_WIDTH$  倍; 使用  $32 \times 32$  瓦片时, 访问量可减少 32 倍, 计算量与全局内存访问量之比从 0.25 FLOP/B 提高到 8 FLOP/B。虽然仍低于 H100 的 20 FLOP/B 阈值, 内存带宽现在可以支持更高的计算速率。H100 的全局内存带宽为 3.35 TB/s, 因此理论吞吐量为

$$(3.35 \text{ TB/s})(8 \text{ FLOP/B}) = 26.8 \text{ TFLOPS},$$

显著高于未分块内核的 0.84 TFLOPS。实际比值和计算吞吐量可能更高, 因为片上缓存也会提供帮助。

26.8 TFLOPS 仍只有设备峰值 66.9 TFLOPS 的 40%。

<sup>1</sup>条带化长期用于 CPU 编程。为了在顺序程序中改善局部性, 条带化之后常常还会进行循环交换; 它也是向量化编译器为 CPU 程序生成向量或 SIMD 指令的主要手段。



要把比值提高到 20 FLOP/B 以上、进入计算受限区域，还需要进一步减少全局内存访问。第十五章将介绍其中一些优化。矩阵乘法在很多领域都很重要，因此已经有高度优化的库可供直接使用。

例如，cuBLAS [1] 包含许多高级优化，可以帮助数值线性代数应用获得接近峰值的性能。CUTLASS [2] 也提供了类似的优化能力。

分块并不只表示把频繁访问的数据放入共享内存，它是一种更一般的优化：把频繁访问的数据子集放入比原位置更快的内存。在分块矩阵乘法中， $M$ 、 $N$  因为被同一线程块中的不同线程重复访问而放入共享内存； $P$  也进行了分块，因为同一个线程会重复访问同一个元素，所以把它放入寄存器 `Pvalue`。这种方式称为 **寄存器分块 (register tiling)**。本例中的寄存器分块看起来很简单，第八、十一和十五章会介绍更复杂的例子。

分块提高矩阵乘法性能并非 GPU 独有。CPU 也长期使用分块（或 blocking）技术，确保 CPU 线程在特定时间窗口内复用的数据位于片上缓存。区别在于，CPU 分块依赖 CPU 缓存隐式地把复用数据保留在片上，而 GPU 分块显式使用共享内存和寄存器。CPU 核心通常一次运行一两个线程，线程可以依赖缓存保留最近访问的数据；GPU SM 同时运行大量线程以隐藏延迟，这些线程可能争用缓存槽位，使 GPU 缓存不够可靠。因此，对于需要复用的重要数据，GPU 往往必须使用共享内存。

前面的分块矩阵乘法内核作了两个简化假设：矩阵宽度是线程块宽度的倍数，因此不能正确处理任意宽度；矩阵是方阵，而实际应用不一定如此。下一节通过边界检查去除这两个假设中的第一个，并为处理一般矩阵奠定基础。

## 5.5 边界检查

现在扩展分块矩阵乘法内核，使其能够处理不是瓦片宽度倍数的矩阵宽度。把图 5.8 的小例子改为  $3 \times 3$  的  $M$ 、 $N$ 、 $P$  矩阵，瓦片宽度仍为 2，得到图 5.12。图中展示块 (0,0) 在第二阶段的内存访问模式：`thread(0,1)` 和 `thread(1,1)` 试图加载不存在的  $M$  元素；`thread(1,0)` 和 `thread(1,1)` 试图访问不存在的  $N$  元素。

|        | $M$ 的第二阶段访问    | $N$ 的第二阶段访问    |
|--------|----------------|----------------|
| (0, 0) | $M_{0,2}$      | $N_{2,0}$      |
| (0, 1) | $M_{0,3}$ (越界) | $N_{2,1}$      |
| (1, 0) | $M_{1,2}$      | $N_{3,0}$ (越界) |
| (1, 1) | $M_{1,3}$ (越界) | $N_{3,1}$ (越界) |

图 5.12: 加载靠近边缘的输入矩阵元素：块 (0,0) 的一个阶段（依据原书图 5.11 重绘）

访问不存在的元素有两类问题。访问行末之后的元素（图中线程 (0,1) 和 (1,1) 对  $M$  的访问）会访问错误元素。在线性化二维矩阵中， $M_{0,2}$  后面是  $M_{1,0}$ ；因此线程试图访问  $M_{0,3}$  时，实际上会得到  $M_{1,0}$ ，随后用于点积计算会破坏输出结果。

访问列末之后的  $N$  元素则会访问数组分配区域之外的内存。在某些系统中，这些访问会返回其他数据结构中的随机值；在另一些系统中，系统会拒绝访问并终止程序。无论哪种结果都不可接受。

问题并不只出现在执行的最后阶段。图 5.13 展示块 (1,1) 在阶段 0 的访问模式：线程 (1,0) 和 (1,1) 试图加载不存在的  $M_{3,0}$ 、 $M_{3,1}$ ；线程 (0,1) 和 (1,1) 试图访问不存在的  $N_{0,3}$ 、 $N_{1,3}$ 。

|       | $M$ 的阶段 0 访问   | $N$ 的阶段 0 访问   |
|-------|----------------|----------------|
| (0,0) | $M_{2,0}$      | $N_{0,2}$      |
| (0,1) | $M_{2,1}$      | $N_{0,3}$ (越界) |
| (1,0) | $M_{3,0}$ (越界) | $N_{1,2}$      |
| (1,1) | $M_{3,1}$ (越界) | $N_{1,3}$ (越界) |

图 5.13: 块 (1,1) 在阶段 0 加载输入元素 (依据原书图 5.12 重绘)

不能简单地禁止不负责有效  $P$  元素的线程，因为这些线程仍可能需要为块中其他线程加载数据。例如，块 (1,1) 中的线程 (1,0) 不计算有效  $P$  元素，但在阶段 0 仍需加载  $M_{2,1}$ ，供块中其他线程使用。反过来，负责有效  $P$  元素的线程也可能访问不存在的  $M$  或  $N$  元素，例如图 5.12 中负责  $P_{0,1}$  的线程 (0,1) 仍会访问不存在的  $M_{0,3}$ 。

因此，加载  $M$  瓦片、加载  $N$  瓦片以及计算/存储  $P$  元素需要不同的边界条件。一个实用规则是：每次内存访问都应有对应的检查，确保访问所使用的索引在被访问数组的范围内。

加载输入瓦片时，线程应检查要加载的输入元素是否有效。图 5.10 第 19 行的线性化索引由  $y$  索引 `Row` 和  $x$  索引 `ph*TILE_WIDTH+tx` 构成，因此边界条件是

$$\text{Row} < \text{Width} \ \&\& \ (\text{ph} * \text{TILE\_WIDTH} + \text{tx}) < \text{Width}.$$

条件为真时，线程才加载  $M$  元素；加载  $N$  元素的条件是

$$(\text{ph} * \text{TILE\_WIDTH} + \text{ty}) < \text{Width} \ \&\& \ \text{Col} < \text{Width}.$$

若条件为假，线程不加载元素，而是把共享内存位置设为 0.0f。这个值用于点积时不会改变结果。最后，线程只有在负责有效  $P$  元素时才存储最终点积，条件是

$$(\text{Row} < \text{Width}) \ \&\& \ (\text{Col} < \text{Width}).$$

加入边界检查后，分块矩阵乘法内核只需再修改一步，就能处理一般矩阵乘法。一般矩阵乘法定义为： $j \times k$  矩阵  $M$  与  $k \times l$  矩阵  $N$  相乘，得到  $j \times l$  矩阵  $P$ 。目前的内核只能处理方阵。要扩展为一般矩阵乘法，只需把 `Width` 参数替换为三个无符号整数参数  $j$ 、 $k$ 、 $l$ ：

- `Width` 表示  $M$  高度或  $P$  高度时，替换为  $j$ ；

```

1 #define TILE_WIDTH 16
2 __global__ void matrixMulKernel(float* M, float* N, float* P, int Width) {
3
4     __shared__ float Mds[TILE_WIDTH][TILE_WIDTH];
5     __shared__ float Nds[TILE_WIDTH][TILE_WIDTH];
6
7     int bx = blockIdx.x; int by = blockIdx.y;
8     int tx = threadIdx.x; int ty = threadIdx.y;
9
10    int Row = by * TILE_WIDTH + ty;
11    int Col = bx * TILE_WIDTH + tx;
12    float Pvalue = 0;
13    for (int ph = 0; ph < ceil(Width/(float)TILE_WIDTH); ++ph) {
14        if ((Row < Width) && (ph*TILE_WIDTH+tx) < Width)
15            Mds[ty][tx] = M[Row*Width + ph*TILE_WIDTH + tx];
16        else Mds[ty][tx] = 0.0f;
17        if ((ph*TILE_WIDTH+ty) < Width && Col < Width)
18            Nds[ty][tx] = N[(ph*TILE_WIDTH + ty)*Width + Col];
19        else Nds[ty][tx] = 0.0f;
20        __syncthreads();
21        for (int k = 0; k < TILE_WIDTH; ++k) {
22            Pvalue += Mds[ty][k] * Nds[k][tx];
23        }
24        __syncthreads();
25    }
26    if (Row < Width && Col < Width)
27        P[Row*Width + Col] = Pvalue;
28 }
29

```

图 5.14: 带边界条件检查的分块矩阵乘法内核 (依据原书图 5.13 重绘)

- Width 表示  $M$  宽度或  $N$  高度时, 替换为  $k$ ;
- Width 表示  $N$  宽度或  $P$  宽度时, 替换为 1。

这三个修改留给读者作为练习。

## 5.6 内存使用对占用率的影响

第四章讨论过, 为容忍长延迟操作, 需要尽量提高 SM 上线程的占用率。内核的内存使用在占用率调优中发挥重要作用。CUDA 寄存器和共享内存可以有效减少全局内存访问, 但必须注意 SM 对这些内存的容量限制。每个 CUDA 设备都提供有限的内存资源, 这些资源限制了给定应用中能够同时驻留在 SM 上的线程数。一般而言, 每个线程需要的资源越多, 每个 SM 能驻留的线程就越少。程序员必须在两种收益之间谨慎平衡: 使用片上内存提高计算强度, 以及保持高占用率以改善延迟容忍。

共享内存也会限制分配给每个 SM 的线程数。H100 GPU 每个 SM 最多可配置 228 KB 共享内存, 同时每个 SM 最多支持 2048 个线程。若要使用全部 2048 个线程槽位, 每线程平均共享内存使用量不应超过

$$\frac{228 \text{ KB}}{2048 \text{ threads}} = 114 \text{ B/thread.}$$

在分块矩阵乘法例子中, 每个块有  $\text{TILE\_WIDTH}^2$  个线程, 并为  $\text{Mds}$ 、 $\text{Nds}$  各使用  $\text{TILE\_WIDTH}^2 \times 4 \text{ B}$  共享内存。因此, 每线程平均使用

$$\frac{\text{TILE\_WIDTH}^2 \times 4 \text{ B} + \text{TILE\_WIDTH}^2 \times 4 \text{ B}}{\text{TILE\_WIDTH}^2 \text{ threads}} = 8 \text{ B/thread.}$$

所以, 分块矩阵乘法内核的占用率不会受共享内存限制。

另一方面, 假设一个内核的线程块使用 38 KB 共享内存, 每个块有 256 个线程。平均每线程使用

$$\frac{38 \text{ KB}}{256 \text{ threads}} = 152 \text{ B/thread.}$$

在这种使用量下, 内核无法达到满占用率; 每个 SM 最多容纳

$$\frac{228 \text{ KB}}{152 \text{ B/thread}} = 1536 \text{ threads.}$$

因此, 该内核可达到的最大占用率为

$$\frac{1536}{2048} = 75\%.$$

对于需要大量共享内存的内核, CUDA 允许重新配置 SM, 把更多片上资源用于共享内存, 代价是减少其他片上内存资源, 尤其是缓存。这种可配置性让可预测和不太可预测的访问模式都能利用片上内存, 程序员可以根据应用需求分配片上资源。

每个设备允许线程块使用的共享内存上限也可能不同。通常希望内核根据硬件可用共享内存或程序需求动态确定使用量。主机代码可以调用

`cudaGetDeviceProperties`

查询设备属性。假设属性写入变量 `devProp`，则字段 `devProp.sharedMemPerBlock` 给出单个线程块可使用的共享内存上限，程序员可以据此确定每个线程块应使用的共享内存。这个字段不等同于 SM 的共享内存总量；后者还会受到具体架构和运行时配置的影响。

图 5.10 和图 5.14 的内核不支持主机代码动态调整共享内存使用量。图 5.9 的声明把大小固定为编译期常量：

```
1 __shared__ float Mds[TILE_WIDTH][TILE_WIDTH];
2 __shared__ float Nds[TILE_WIDTH][TILE_WIDTH];
```

若代码包含：

```
1 #define TILE_WIDTH 32
```

则 `Mds` 和 `Nds` 都有  $32^2 = 1024$  个元素。若要改变大小，必须修改 `TILE_WIDTH` 并重新编译，内核不能轻易在运行时调整共享内存用量。

CUDA 可以用另一种声明方式动态调整共享内存：在共享内存声明前加 `extern`，并省略数组大小。这样，`Mds` 和 `Nds` 必须合并为一个动态分配的一维数组：

```
1 extern __shared__ char Mds_Nds[];
```

因为只有一个合并数组，还需要手动定义 `Mds` 区域和 `Nds` 区域的起始位置，并根据行列索引使用线性化索引访问它们。

调用内核时，可以把每个块使用的动态共享内存字节数作为内核调用的第三个执行配置参数：

```
1 size_t size = ...;
2 matrixMulKernel<<<dimGrid, dimBlock, size>>>
3     (Md, Nd, Pd, Width, size/2, size/2);
```

`size_t` 是用于保存动态分配数据结构大小信息的内置类型，`size` 以字节数表示。对  $32 \times 32$  瓦片，需要

$$2 \times 32 \times 32 \times 4 = 8192 \text{ B}$$

来容纳 `Mds` 和 `Nds`。底本将运行时设置 `size` 的细节留作练习。

图 5.15 展示了如何修改图 5.9 和图 5.13 的内核，使 `Mds`、`Nds` 使用动态大小共享内存。也可以把数组各区域大小作为内核参数传入；本例增加两个参数，分别表示 `Mds` 区域和 `Nds` 区域的大小，单位为字节。主机代码传入 `size/2` 作为两个参数。

```
1 #define TILE_WIDTH 32
2 __global__ void matrixMulKernel(float* M, float* N, float* P, int Width,
3                                 unsigned Mds_sz, unsigned Nds_sz) {
4
5     extern __shared__ char Mds_Nds[];
6
7     float *Mds = (float *) Mds_Nds;
8     float *Nds = (float *) Mds_Nds + Mds_sz;
9 }
```

图 5.15: 使用动态大小共享内存的分块矩阵乘法内核关键片段（依据原书图 5.14 重绘；区域大小参数按底本以字节传递）

**译者注：**上图保留底本的代码写法，但这里必须明确单位。若 `Mds_sz` 表示字节数，`Nds` 的起始地址应按字节偏移计算，例如 `(float *) (Mds_Nds + Mds_sz)`；若保留代码中的指针加法形式，`Mds_sz` 就必须表示 `float` 元素数。启动参数 `size/2` 也必须与所采用的单位保持一致。

## 5.7 小结

现代处理器中，程序执行速度取决于内核代码的计算量与全局内存访问量之比。比值较高时，内核是计算受限的，执行速度可以接近硬件峰值计算吞吐量；比值较低时，内核是内存受限的，执行速度受操作数从内存取得的速率限制。

CUDA 提供寄存器、共享内存和常量内存。这些内存比全局内存小得多，但访问速度高得多。把数据放入这些内存，可以在不消耗全局内存带宽的情况下访问数据，从而提高内核的计算量与全局内存访问量之比。不过，有效使用这些内存通常需要重新设计算法。本章以矩阵乘法为例介绍了分块这一提高数据访问局部性、有效使用共享内存的常用策略。在并行编程中，分块使用屏障同步，让多个线程在执行的每个阶段共同关注输入数据的一个子集，并把该子集放入特殊内存以获得更高访问速度。

CUDA 程序员必须注意这些特殊内存的容量有限，且容量取决于硬件实现。一旦超过容量，内存限制会减少每个 SM 中能够同时执行的线程数，降低 GPU 计算吞吐量和延迟容忍能力。开发应用时分析硬件限制，是并行编程的重要能力。

虽然本章在 GPU 的 CUDA 编程背景下介绍了分块算法，但分块同样适用于几乎所有并行计算系统。应用必须具有数据访问局部性，才能有效利用这些系统中的高速内存。例如，在多核 CPU 系统中，数据局部性可以帮助应用有效使用片上数据缓存，降低内存访问延迟并获得高性能。片上缓存容量同样有限，也要求计算具有局部性。因此，在其他编程模型下开发其他并行计算系统的应用时，分块算法同样有用。



本章的目标是介绍局部性、分块和不同 CUDA 内存类型。我们用共享内存实现了一个分块矩阵乘法内核；还研究了在使用分块技术时为什么需要边界条件检查，以支持任意数据维度；最后简要讨论了动态大小共享内存，使内核可以根据硬件能力调整每个线程块使用的共享内存大小。

## 练习

1. 考虑矩阵加法。能否使用共享内存减少全局内存带宽消耗？提示：分析每个线程访问的元素，看看不同线程之间是否存在共同访问。
2. 分别为使用  $2 \times 2$  瓦片和  $4 \times 4$  瓦片的  $8 \times 8$  矩阵乘法，画出图 5.7 的等价图。验证全局内存带宽的减少量确实与瓦片的维度成正比。
3. 如果忘记在图 5.9 的内核中使用一个或两个 `__syncthreads()`，可能发生什么类型的错误执行行为？
4. 假设寄存器和共享内存容量都不是问题，使用共享内存而不是寄存器保存从全局内存取出的值，一个重要原因是什么？请解释。
5. 对分块矩阵乘法内核，如果使用  $32 \times 32$  瓦片，输入矩阵  $M$  和  $N$  的内存带宽使用量减少多少？
6. 假设启动一个 CUDA 内核，网格有 1000 个线程块，每块有 512 个线程。如果在内核中声明一个局部变量，在该内核的整个执行生命周期中会创建多少个该变量的版本？
7. 对上一题，如果声明一个共享内存变量，在该内核的整个执行生命周期中会创建多少个该变量的版本？
8. 考虑把两个  $N \times N$  输入矩阵相乘。输入矩阵中的每个元素从全局内存请求多少次？
  - a. 不使用分块时；
  - b. 使用大小为  $T \times T$  的瓦片时。
9. 一个内核每线程执行 36 次浮点运算，并进行 7 次 32 位全局内存访问。对下面每组设备属性，判断该内核是计算受限还是内存受限：
  - a. 峰值 FLOPS = 200 GFLOPS，峰值内存带宽 = 100 GB/s；
  - b. 峰值 FLOPS = 300 GFLOPS，峰值内存带宽 = 250 GB/s。
10. 为操作瓦片，一名 CUDA 新手编写了下面的设备内核，用于转置矩阵中的每个瓦片。瓦片大小为 `BLOCK_WIDTH`，矩阵各维度都是 `BLOCK_WIDTH` 的倍数。内核

调用和代码如下；BLOCK\_WIDTH 在编译时已知，可以取 1 到 20 之间的任意值。

```

1 dim3 blockDim(BLOCK_WIDTH, BLOCK_WIDTH);
2 dim3 gridDim(A_width/blockDim.x, A_height/blockDim.y);
3 BlockTranspose<<<gridDim, blockDim>>>(A, A_width, A_height);
4 __global__ void
5 BlockTranspose(float* A_elements, int A_width, int A_height)
6 {
7     __shared__ float blockA[BLOCK_WIDTH][BLOCK_WIDTH];
8     int baseIdx = blockDim.x * BLOCK_SIZE + threadIdx.x;
9     baseIdx += (blockDim.y * BLOCK_SIZE + threadIdx.y) * A_width;
10    blockA[threadIdx.y][threadIdx.x] = A_elements[baseIdx];
11    A_elements[baseIdx] = blockA[threadIdx.x][threadIdx.y];
12 }

```

- 在 BLOCK\_SIZE 的可能取值范围内，哪些值能让该内核在设备上正确执行？
- 如果不是所有值都能正确执行，错误执行行为的根本原因是什么？如何修改代码，使其对所有 BLOCK\_SIZE 值都能工作？

#### 译者注：

底本的声明使用 BLOCK\_WIDTH。索引表达式和小题文字则使用 BLOCK\_SIZE。

这是底本内部命名不一致。本译稿保留这一差异。

正确实现应统一使用同一个宏名。

#### 11. 考虑下面的 CUDA 内核及调用它的主机函数：

```

1 __global__ void foo_kernel(float* a, float* b) {
2     unsigned int i = blockDim.x*blockDim.x + threadIdx.x;
3     float x[4];
4     __shared__ float y_s;
5     __shared__ float b_s[128];
6     for (unsigned int j = 0; j < 4; ++j) {
7         x[j] = a[j*blockDim.x*gridDim.x + i];
8     }
9     if (threadIdx.x == 0) {
10        y_s = 7.4f;
11    }
12    b_s[threadIdx.x] = b[i];
13    __syncthreads();
14    b[i] = 2.5f*x[0] + 3.7f*x[1] + 6.3f*x[2] + 8.5f*x[3]
15        + y_s*b_s[threadIdx.x] + b_s[(threadIdx.x + 3)%128];
16 }
17 void foo(int* a_d, int* b_d) {

```

```
18     unsigned int N = 1024;
19     foo_kernel<<<(N + 128 - 1)/128, 128>>>(a_d, b_d);
20 }
```

- a. 变量 `i` 有多少个版本?
- b. 数组 `x[]` 有多少个版本?
- c. 变量 `y_s` 有多少个版本?
- d. 数组 `b_s[]` 有多少个版本?
- e. 每个线程块使用多少字节共享内存?
- f. 该内核的浮点运算量与全局内存访问量之比是多少 (OP/B)?

**译者注：**底本的主机函数参数类型写成 `int*`，而内核形参为 `float*`；本译稿保留题目代码并提醒读者，实际编译时应统一类型。

12. 某 GPU 的硬件限制为：每个 SM 2048 个线程、32 个线程块、65,536 个寄存器和 96 KB 共享内存。对下列内核特征，判断内核能否达到满占用率；如果不能，指出限制因素：
  - a. 每块 64 个线程，每线程 27 个寄存器，每个 SM 4 KB 共享内存；
  - b. 每块 256 个线程，每线程 31 个寄存器，每个 SM 8 KB 共享内存。

## 参考文献

- [1] NVIDIA, *cuBLAS*, 2025. <https://docs.nvidia.com/cuda/cublas/>.
- [2] NVIDIA, *CUTLASS*, 2025. <https://docs.nvidia.com/cutlass/>.

## 第六章 性能考量

并行程序的执行速度会随着程序的资源需求与硬件资源限制之间的相互作用而发生很大变化。要在几乎所有并行编程模型中获得高性能，就必须管理并行代码与硬件资源限制之间的相互作用。这是一项实用技能，需要深入理解硬件架构；而且，最好的学习方式是在面向高性能设计的并行编程模型中亲自完成练习。

到目前为止，我们已经学习了 GPU 架构的基本方面，以及这些方面对性能的影响。第四章介绍了 GPU 的计算架构和相关性能考量，例如控制流分歧与占用率。第五章介绍了 GPU 的片上内存架构，以及使用共享内存分块和寄存器分块来缓解全局内存带宽限制。本章将进一步介绍片外内存（DRAM）架构，并讨论与之相关的性能考量，例如内存访问合并、隐藏内存延迟以及向量加载和存储。我们还将介绍其他重要优化，包括避免共享内存 bank 冲突、线程粒度粗化、循环展开和双缓冲。最后，我们用一份常见性能优化检查清单结束本书的第一部分；这份清单将指导后文第二、第三部分中并行模式的性能优化。

不同应用对架构资源的需求不同，因此不同的架构限制可能成为主导因素和性能限制，通常称为**瓶颈 (bottleneck)**。在某个 CUDA 设备上，通过用一种资源的使用换取另一种资源的使用，往往可以显著改善应用性能。如果被缓解的资源限制原本确实是主导限制，并且被加重的另一种资源不会对并行执行造成负面影响，这种策略通常很有效。缺少这种理解时，性能调优就会变成猜测：看似合理的策略可能带来性能提升，也可能完全没有效果。

### 6.1 全局内存访问合并

CUDA 内核性能最重要的因素之一，是如何访问全局内存；全局内存的有限带宽可能成为性能瓶颈。CUDA 应用利用大规模数据并行性，自然会在很短时间内从全局内存处理大量数据。第五章研究了利用共享内存的分块技术：线程块中的线程协作，从而减少必须从全局内存访问的数据总量。本节进一步讨论如何高效地在全局内存与共享内存或寄存器之间搬运数据，这一技术称为**内存访问合并 (memory coalescing)**。内存访问合并通常与分块技术结合使用，使 CUDA 设备能够高效利用全局内存带宽，达到其潜在性能。

CUDA 设备的全局内存由 DRAM 实现，这一点我们在第五章已经看到。DRAM 中的数据位存储在 DRAM 单元中；DRAM 单元是很小的电容，电荷的有无分别表示 1 和 0。从 DRAM 单元读取数据时，小电容必须用其中极少的电荷驱动一条通向传感器的高电容线路，并触发传感器的检测机制，由后者判断电容中的电荷是否足以表示“1”。现代 DRAM 芯片完成这一过程需要几十纳秒（见“为什么 DRAM 很慢？”侧栏）。这与现代计算设备亚纳秒级的时钟周期形成鲜明对比。由于这一过程相对于理想的数据访问速度（每字节亚纳秒级访问）非常慢，现代 DRAM 设计使用并行性来提高数据访问速率，通常称为 **内存访问吞吐量 (memory access throughput)**。




图 6.1: 按照行主序把矩阵元素放入线性数组（依据原书图 6.1 重绘）

**为什么 DRAM 很慢？** DRAM 单元中的电容很小，而用于访问它的位线却连接着大量单元，具有很大的电容。译码器必须驱动连接到成千上万个单元输出晶体管栅极的水平线；水平线完全充电或放电到足以打开输出栅极的电平，可能需要较长时间。更困难的是，输出栅极打开后，单元还要驱动通向传感放大器的垂直线，使传感放大器能够检测其内容。这一过程依赖电荷共享：栅极释放单元中存储的极少电荷，而这点电荷必须足以改变长位线的大电容上的电势，触发传感放大器的检测机制。可以把它类比为：有人在连接许多办公室的走廊一端拿着一小杯咖啡，另一端的人要根据沿走廊传播的香味判断咖啡的味道。

增大每个单元中的电容、使用更强的电容，可以加快这一过程。然而，DRAM 的发展方向恰恰相反。为了让每个芯片存储更多比特，每个单元中的电容一直在缩小、强度也一直在降低。这就是 DRAM 访问延迟长期没有下降的原因。

每次访问一个 DRAM 位置时，还会同时访问包含该位置在内的一段连续位置。每个 DRAM 芯片都配有许多传感器，它们并行工作，每个传感器感测这些连续位置中的一个数据位。传感器完成检测后，这些连续位置中的数据可以高速传输到处理器。这些被同时访问并交付的连续位置称为 **DRAM 突发 (DRAM burst)**。如果应用集中使用一个突发中的数据，DRAM 就能以远高于真正随机访问的速率提供数据；随机访问会把位置分散在许多突发中。

现代 GPU 还使用基于 SRAM 的片上 L1 和 L2 缓存，以降低全局内存访问延迟并提高吞吐量。由于这些缓存不是 CUDA 编程模型的主要组成部分，我们没有专门介绍它们；不过，它们的存在和行为会影响 CUDA 应用的实际性能。就全局内存访问模式而言，即使数据已经从 DRAM 取出并放入 SRAM 缓存，集中访问连续内存

位置仍然有益。当访问 L2 缓存中的数据时，一段连续位置会从 L2 缓存移动到 L1 缓存。数据在不同缓存层级之间移动时所采用的这种粒度称为**缓存块 (cache block)**或**缓存行 (cache line)**。如果应用集中使用一个缓存行中的数据，缓存就能以更高的速率提供数据，因为需要移动的缓存行更少。

认识到现代 DRAM 的突发组织方式以及现代缓存层次的缓存行组织方式后，当前 CUDA 设备采用了一种让程序员能够高效访问全局内存的技术：把线程的内存访问组织成有利的模式。这一技术利用了 warp 中线程在任意时刻执行同一条指令这一事实。当 warp 中所有线程执行加载指令时，硬件会检测它们是否访问连续的全局内存位置。最有利的访问模式是：warp 中所有线程访问同一个 DRAM 突发和/或缓存行中的连续全局内存位置。此时，硬件会把这些访问合并为一个较大的访问请求。例如，对 warp 的一条加载指令，如果线程 0 访问全局内存位置  $X$ ，线程 1 访问位置  $X + 1$ ，线程 2 访问位置  $X + 2$ ，依此类推，那么访问 DRAM 或缓存时，这些访问就会被合并为一个针对连续位置的请求。

除了保证 warp 中线程访问连续的全局内存位置，还要注意这些访问在全局内存中的对齐方式。当这段连续位置的起始地址与一个突发或缓存行的起始位置对齐时，合并访问只需最少数量的内存事务。相反，如果起始地址未对齐，访问的数据可能跨越更多突发或缓存行，从而产生额外的内存流量。

为了理解如何有效利用合并硬件，我们需要回顾 C 多维数组元素的内存地址是如何形成的。回忆第三章（图 3.3，此处为方便起见复制为图 6.1）：C 和 CUDA 中的多维数组元素按照行主序约定放入线性寻址的内存空间。行主序是指，数据的放置保留了行的结构：同一行中相邻元素被放入地址空间中连续的位置。在图 6.1 中，第 0 行的四个元素先按出现顺序放置，接着是第 1 行、第 2 行和第 3 行的元素。显然，虽然  $M_{0,0}$  和  $M_{1,0}$  在二维矩阵中看起来相邻，但在线性寻址的内存中，它们相隔四个位置。

假设与图 6.1 中的矩阵  $M$  类似的多维数组  $N$  被用作矩阵乘法的第二个输入矩阵。在这种情况下，被分配来计算连续输出元素的 warp 中相邻线程，会遍历该输入矩阵中连续的列。图 6.2 左上部分给出了这种计算的代码，右上部分给出了访问模式的逻辑视图：相邻线程遍历连续的列。检查代码可以看出，对  $N$  的访问能够合并。数组  $N$  的索引是  $k * \text{Width} + \text{col}$ 。所有线程中的变量  $k$  和  $\text{Width}$  都相同；变量  $\text{col}$  定义为  $\text{blockIdx.x} * \text{blockDim.x} + \text{threadIdx.x}$ ，因此相邻线程（具有连续的  $\text{threadIdx.x}$  值）拥有连续的  $\text{col}$  值，也就会访问  $N$  中连续的元素。

图 6.2 下半部分展示了这种访问模式的物理视图。在第 0 次迭代中，相邻线程访问第 0 行中相邻的元素；这些元素在内存中相邻，对应图中的“第 0 次迭代的加载”。在第 1 次迭代中，相邻线程访问第 1 行中同样相邻的元素，对应“第 1 次迭代的加载”。这个过程继续遍历所有行。可以看出，线程形成的内存访问模式是有利于合并的。事实上，到目前为止本书实现的所有内核都具有自然合并的内存访问。






图 6.2: 合并的全局内存访问模式（依据原书图 6.2 重绘）

现在假设矩阵不是按行主序存储，而是按列主序存储。出现这种情况可能有多种原因。例如，我们可能需要访问一个按行主序存储矩阵的转置形式。在线性代数中，经常需要同时使用矩阵的原始形式和转置形式；最好避免同时创建并存储这两种形式。常见做法是先以一种形式（例如原始形式）创建矩阵；需要转置形式时，通过访问原始矩阵并交换行索引和列索引的角色来访问其元素。这等价于把转置矩阵视为按列主序布局。无论原因是什么，下面观察当矩阵乘法示例的第二个输入矩阵按列主序存储时得到的内存访问模式。

图 6.3 展示了矩阵按列主序存储时，相邻线程遍历连续列的情况。图的左上部分是代码，右上部分是内存访问的逻辑视图。程序仍然试图让每个线程访问矩阵  $N$  的一列；不过，for 循环中访问  $N$  的索引计算已经调整，以反映假设的列主序布局。检查代码可以看出，对  $N$  的访问不利于合并。数组  $N$  的索引是  $\text{col} * \text{Width} + k$ 。与之前一样， $\text{col}$  定义为  $\text{blockIdx.x} * \text{blockDim.x} + \text{threadIdx.x}$ ，因此相邻线程拥有连续的  $\text{col}$  值。但是，索引中的  $\text{col}$  乘以  $\text{Width}$ ，这意味着相邻线程访问的  $N$  元素相隔  $\text{Width}$  个位置，所以这种访问不利于合并。

图 6.3 下半部分展示了与图 6.2 很不相同的内存访问物理视图。在第 0 次迭代中，相邻线程在逻辑上访问第 0 行中的连续元素，但由于列主序布局，这些元素在内存中并不相邻；图中将这些加载标为“第 0 次迭代的加载”。类似地，在第 1 次迭代中，相邻线程访问第 1 行中的连续元素，但它们在内存中同样不相邻。对于实际矩阵，每个维度通常有数百甚至数千个元素。相邻线程在每次迭代访问的  $N$  元素可能相隔数百甚至数千个位置。硬件会判断这些访问彼此相距很远，因而无法合并。

当计算本身不自然地适合合并时，有多种策略可以优化代码以实现内存访问合




图 6.3: 未合并的全局内存访问模式（依据原书图 6.3 重绘）

并。一种策略是重新安排线程到数据的映射方式，另一种策略是重新安排数据本身的布局。第 6.8 节会讨论这些策略，并在全书中看到它们的应用。还有一种策略，是以合并方式在全局内存和共享内存之间传输数据，然后在对数据布局不太敏感、访问延迟更低的共享内存中执行不利的访问模式。本书后续会反复看到这种策略，包括现在要应用于矩阵-矩阵乘法的一个优化：第二个输入矩阵按列主序布局。该优化称为**转角 (corner turning)**。

图 6.4 展示了转角的一个应用示例。例子中，输入矩阵  $M$  在全局内存中按行主序存储，输入矩阵  $N$  在全局内存中按列主序存储；二者相乘得到输出矩阵  $P$ ，输出矩阵在全局内存中按行主序存储。图中展示了负责输出瓦片顶边四个连续元素的四个线程如何加载输入瓦片元素。

对矩阵  $M$  输入瓦片的访问方式与第五章相同。四个线程加载输入瓦片顶边的四个元素。每个线程加载的输入元素，在输入瓦片中的局部行、列索引与该线程负责的输出元素在输出瓦片中的局部行、列索引相同。由于相邻线程访问  $M$  同一行中的连续元素，而按行主序布局的这些元素在内存中相邻，因此访问是合并的。

另一方面，对矩阵  $N$  输入瓦片的访问必须不同于第五章。图 6.4(a) 展示了如果采用第五章的相同安排会得到什么访问模式。尽管线程块中的前四个线程在逻辑上加载输入瓦片顶边的四个连续元素，但由于  $N$  采用列主序布局，相邻线程加载的元素在内存中相距很远。换句话说，负责输出瓦片同一行中连续元素的相邻线程，会加载内存中不连续的位置，导致未合并的内存访问。

解决这个问题的方法，是让线程块中前四个连续线程加载输入瓦片左边（同一列）的四个连续元素，如图 6.4(b) 所示。直观地说，就是在线程计算加载  $N$  输入瓦




图 6.4: 通过转角合并对列主序矩阵  $N$  的访问 (依据原书图 6.4 重绘)

片的线性化索引时, 交换 `threadIdx.x` 和 `threadIdx.y` 的角色。由于  $N$  按列主序布局, 同一列中的连续元素在内存中相邻。因此, 相邻线程会加载内存中相邻的输入元素, 从而保证内存访问合并。可以把  $N$  的元素瓦片按列主序或行主序放入共享内存; 无论采用哪种方式, 输入瓦片加载完成后, 每个线程都能以很小的性能代价访问自己的输入。这是因为共享内存由 SRAM 技术实现, 并不要求访问合并。注意, 这里用的是访问  $4 \times 4$  瓦片时前四个线程的玩具示例; 实际的转角瓦片大小将是 warp 大小 32, 因此线程块中的前 32 个线程会访问瓦片左边的 32 个连续元素。

虽然上面的例子关注于合并全局内存加载操作, 但合并对于全局内存存储操作同样重要。事实上, 未合并存储的影响可能比未合并加载更严重, 因为未合并存储会产生部分存储操作, 执行读-改-写访问; 在启用了纠错码 (Error Correcting Code, ECC) 的 GPU 上, 这可能需要更多内存带宽。

合并内存访问的主要优点, 是把多个内存访问合并为一次访问, 从而减少全局内存流量。只有在同一时刻发生、并且访问相邻内存位置的访问, 才有可能被合并。

计算机系统之外也会出现交通拥堵, 如图 6.5 所示的高速公路交通拥堵。拥堵的根本原因是, 太多汽车挤过一条原本只为更少车辆设计的道路。发生拥堵后, 每辆车的行驶时间都会大幅增加; 上下班通勤时间很容易变成原来的两三倍。




图 6.5: 降低高速公路系统中的交通拥堵 (依据原书图 6.5 重绘的概念示意)

减少交通拥堵的大多数方案, 都是减少道路上的汽车数量。在通勤人数不变的情况下, 人们需要共享车辆。常见方式是拼车: 一组通勤者轮流驾驶一辆车送大家上班。在一些国家, 政府会通过政策鼓励拼车; 例如, 规定某些车辆类别在特定日期不能上路, 促使不同日期允许上路的车主组成拼车小组。在另一些国家, 政府会为减少道路车辆的行为提供激励, 例如把拥堵高速公路的部分车道指定为合乘车道, 只允许载有两三名以上乘客的车辆使用。还有一些国家把汽油价格设置得很高, 使人们通过拼车节省费用。这些鼓励拼车的措施, 都是为了克服拼车需要额外协调这一事实, 如图 6.6

所示。

希望拼车的工作人员必须妥协，并就共同的通勤时间表达成一致。图 6.6 上半部分展示了适合拼车的时间表。时间从左向右流逝；工作人员 A 和工作人员 B 拥有相似的睡眠、工作和晚餐安排，因此很容易共乘一辆车上下班。相似的时间表使他们更容易同意共同的出发时间和返程时间。图的下半部分则不同：工作人员 A 和 B 的生活习惯非常不同。工作人员 A 通宵聚会、白天睡觉、晚上工作；工作人员 B 夜间睡觉、早上上班、下午 6 点回家吃晚餐。两人的时间表差异太大，无法协调出共同的时间乘坐同一辆车上下班。




图 6.6: 拼车需要参与者之间进行时间同步（依据原书图 6.6 重绘）

内存访问合并与拼车安排非常相似。可以把数据看作通勤者，把 DRAM 访问请求看作车辆。当 DRAM 请求速率超过 DRAM 系统提供的访问吞吐量时，就会出现交通拥堵，算术单元随之空闲。如果多个线程访问同一个 DRAM 位置，它们有可能组成“合乘”，把多个访问合并为一个 DRAM 请求。不过，这要求线程具有相似的执行时间表，使它们的数据访问能够合并。warp 中的线程是理想候选者，因为得益于 SIMD 执行，它们会同时执行加载指令。

现代 CPU 也会在缓存设计中识别 DRAM 的突发组织方式。CPU 缓存行通常对应 DRAM 突发的一部分、一个突发，甚至多个突发。充分使用所触及的每个缓存行中的字节的应用，通常比随机访问内存位置的应用性能高得多。本章介绍的技术同样可以帮助 CPU 程序通过减少 DRAM 访问拥堵来提高速度。

## 6.2 隐藏内存延迟

如第 6.1 节所述，DRAM 突发是一种并行组织方式：DRAM 核心阵列中的多个位置可以并行访问。不过，仅靠突发还不足以实现现代处理器所需要的 DRAM 访问带宽。DRAM 系统通常还采用两种并行组织方式，即 bank 和通道 (channel)。在最高层次上，一个处理器包含一个或多个通道。每个通道都是一个内存控制器，其总线把一组 DRAM bank 连接到处理器。图 6.7 展示了一个包含四个通道的处理器，每个通道的总线连接四个 DRAM bank。在实际系统中，处理器通常有一到八个通道，而每个通道会连接更多 bank。

总线的数据传输带宽由总线宽度和时钟频率决定。现代双倍数据速率 (Double



图 6.7: DRAM 系统中的通道与 bank（依据原书图 6.7 重绘）

Data Rate, DDR) 总线在每个时钟周期传输两次数据，分别发生在时钟周期的上升沿和下降沿。例如，一个时钟频率为 3.2 GHz 的 64 位 DDR5-6400 总线，其带宽为

$$8\text{ B} \times 2 \times 3.2\text{ GHz} = 51.2\text{ GB/s}.$$

这个数值看起来很大，但对于现代 CPU 和 GPU 往往仍然太小。例如，现代 CPU 可能至少需要 200 GB/s 的内存带宽，而 GPU 可能需要超过 1000 GB/s，这相当于 CPU 需要四条总线、GPU 需要 20 条总线。传统电路板上的处理器驱动如此多的总线会消耗过多功耗，这促使人们采用高带宽内存（High Bandwidth Memory, HBM）技术。HBM 把处理器与 DRAM 封装在一起，大幅缩小二者之间连接的尺寸和容量，并提高时钟频率以及连接处理器和 DRAM 的总线数量。例如，HBM3E 支持 4.9 GHz/s 的总线时钟频率和 16 条 64 位总线，可提供 1 TB/s 的内存带宽。

**译者注：**底本在 HBM3E 的例子中写作 4.9 GHz/s。频率的常用单位通常是 GHz，而不是 GHz/s；这里保留底本的数值和单位写法，以便与原文对照。

对每个通道而言，与之连接的 bank 数量由充分利用总线数据传输带宽所需的 bank 数量决定，如图 6.8 所示。每个 bank 都包含 DRAM 单元阵列、用于访问这些单元的传感放大器，以及把数据突发交付到总线的接口（见第 6.1 节）。

图 6.8(a) 展示了单个 bank 连接到一个通道时的数据传输时序，其中有两处对该 bank 中 DRAM 单元的连续内存读取。回顾第 6.1 节，每次访问都需要较长延迟：译码器要启用单元，单元还要把存储的电荷共享给传感放大器。图中的浅灰部分表示这种延迟。传感放大器完成工作后，突发数据通过总线传输；图 6.8(a) 左侧的深色部分表示突发数据传输时间。第二次内存读取同样会在传输突发数据之前经历很长的访问延迟（时间帧中两个深色部分之间的浅色部分）。



图 6.8: 通过多个 bank 提高通道数据传输带宽利用率（依据原书图 6.8 重绘）



实际上,访问延迟(浅灰部分)比数据传输时间(深色部分)长得多。显然,单 bank 组织方式会严重浪费通道总线的数据传输带宽。例如,如果 DRAM 单元阵列访问延迟与数据传输时间之比为 20:1,通道总线的最大利用率只有

$$\frac{1}{21} = 4.8\%.$$

也就是说,一个 16 GB/s 的通道向处理器交付数据的速率不会超过 0.76 GB/s,这完全不可接受。把多个 bank 连接到通道总线可以解决这个问题。

当两个 bank 连接到同一条通道总线时,第一个 bank 正在服务另一个访问的同时,可以在第二个 bank 中启动一次访问。因此,可以重叠访问 DRAM 单元阵列的延迟。图 6.8(b) 展示了双 bank 组织方式的时序。假设 bank 0 在图示时间窗口之前已经开始工作;第一个 bank 开始访问其单元阵列后不久,第二个 bank 也开始访问其单元阵列。当 bank 0 的访问完成时,它传输突发数据(时间帧最左侧的深色部分)。bank 0 完成数据传输后,bank 1 就可以传输自己的突发数据(第二个深色部分)。接着这一模式会在后续访问中重复。

从图 6.8(b) 可以看出,拥有两个 bank 可能使通道总线的数据传输带宽利用率翻倍。一般而言,如果单元阵列访问延迟与数据传输时间之比为  $R$ ,而我们希望完全利用通道总线的数据传输带宽,那么至少需要  $R+1$  个 bank。例如,当比值为 20 时,每条通道总线至少需要连接 21 个 bank。通常,每条通道总线连接的 bank 数量还需要大于  $R$ ,原因有两个。

第一,更多 bank 可以降低多个同时访问指向同一 bank 的概率,这种情况称为 **bank 冲突 (bank conflict)**。每个 bank 一次只能服务一个访问;发生冲突时,这些访问的单元阵列访问延迟就不能再重叠。bank 数量越多,这些访问分散到多个 bank 的概率越高。第二,每个单元阵列的大小需要在访问延迟和可制造性之间取得合理平衡,这限制了每个 bank 能提供的单元数量。仅为了支持所需的内存容量,系统就可能需要很多 bank。

图 6.9 展示了把数组  $M$  的元素分布到通道和 bank 中的玩具示例。假设突发大小很小,只包含两个元素(8 字节)。这种分布由硬件设计决定:数组的前 8 字节( $M[0]$  和  $M[1]$ )存储在通道 0 的 bank 0 中;接下来的 8 字节( $M[2]$  和  $M[3]$ )存储在通道 1 的 bank 0 中;再接下来的 8 字节( $M[4]$  和  $M[5]$ )存储在通道 2 的 bank 0 中;最后 8 字节( $M[6]$  和  $M[7]$ )存储在通道 3 的 bank 0 中。

| 通道 0                   | 通道 1                   | 通道 2                   | 通道 3                   |
|------------------------|------------------------|------------------------|------------------------|
| Bank 0: $M[0], M[1]$   | Bank 0: $M[2], M[3]$   | Bank 0: $M[4], M[5]$   | Bank 0: $M[6], M[7]$   |
| Bank 1: $M[8], M[9]$   | Bank 1: $M[10], M[11]$ | Bank 1: $M[12], M[13]$ | Bank 1: $M[14], M[15]$ |
| Bank 0: $M[16], M[17]$ | Bank 0: $M[18], M[19]$ | ...                    | ...                    |

图 6.9: 把数组元素交错分布到通道和 bank (依据原书图 6.9 重绘)

此时分布回绕到通道 0,但下一个 8 字节会使用 bank 1。这样, $M[10]$  和  $M[11]$  位于通道 1 的 bank 1,  $M[12]$  和  $M[13]$  位于通道 2 的 bank 1,  $M[14]$  和  $M[15]$  位于



通道 3 的 bank 1。虽然图中没有画出，后续元素也会回绕，并从通道 0 的 bank 0 开始。例如， $M[16]$  和  $M[17]$  会存储在通道 0 的 bank 0， $M[18]$  和  $M[19]$  会存储在通道 1 的 bank 0，依此类推。

图 6.9 所示的分布方案通常称为**交错数据分布(interleaved data distribution)**，它把元素分散到系统中的多个 bank 和通道。即使数组比较小，这种方案也能很好地把元素分散开：在转移到通道 1 的 bank 0 之前，只向通道 0 的 bank 0 分配足以填满其 DRAM 突发的元素。在这个玩具示例中，只要数组至少有 16 个元素，存储这些元素时就会涉及所有通道和 bank。

线程的并行执行与 DRAM 系统的并行组织之间存在重要联系。为了达到设备规定的内存访问带宽，必须有足够多的线程同时发起内存访问。这一观察体现了最大化占用率的另一个好处。回顾第四章：最大化占用率可以保证 SM 上驻留足够多的线程来隐藏核心流水线延迟，从而高效利用指令吞吐量。现在可以看到，最大化占用率还可以保证有足够多的内存访问请求来隐藏 DRAM 访问延迟，从而高效利用内存带宽。当然，要获得最佳带宽利用率，这些内存访问必须均匀分布到多个通道和 bank 中，而且对每个 bank 的访问也必须是合并的。

下面用一个例子说明并行线程执行与并行内存组织之间的相互作用。我们使用图 5.5 中的例子，并将其复制为图 6.10。假设矩阵乘法使用  $2 \times 2$  线程块和  $2 \times 2$  瓦片完成。




图 6.10: 矩阵乘法中线程块并行加载输入瓦片的示例（依据原书图 6.10 重绘）

在内核执行的第 0 阶段，四个线程块都加载它们的第一个瓦片。每个瓦片涉及的  $M$  元素如图 6.11 所示。表的第 2 行给出了第 0 阶段访问的  $M$  元素及其二维索引；第 3 行给出了相同的  $M$  元素及其线性化索引。假设所有线程块并行执行，可以看到每个线程块会发起两次合并访问。根据图 6.9 中的分布，第 0 阶段所有线程块的这些合并访问会发送到通道 0 和通道 2 中的 bank。访问可以并行执行，从而同时利用两个通道，并提高每条通道的数据传输带宽利用率。

还可以看到， $\text{Block}_{\{0,0\}}$  和  $\text{Block}_{\{0,1\}}$  会加载相同的  $M$  元素。只要这些线程块的执行时间足够接近，现代设备中的大多数缓存就会把这些访问合并为一次。事实上，GPU 设备中的缓存主要就是为了合并这种访问、减少对 DRAM 系统的访问次数而设计的。

| 加载阶段        | Block0,0           | Block0,1           | Block1,0           | Block1,1           |
|-------------|--------------------|--------------------|--------------------|--------------------|
|             | $M_{0,0}, M_{0,1}$ | $M_{0,0}, M_{0,1}$ | $M_{2,0}, M_{2,1}$ | $M_{2,0}, M_{2,1}$ |
| 阶段 0 (二维索引) | $M_{1,0}, M_{1,1}$ | $M_{1,0}, M_{1,1}$ | $M_{3,0}, M_{3,1}$ | $M_{3,0}, M_{3,1}$ |
|             | $M[0], M[1]$       | $M[0], M[1]$       | $M[8], M[9]$       | $M[8], M[9]$       |
| 阶段 0 (线性索引) | $M[4], M[5]$       | $M[4], M[5]$       | $M[12], M[13]$     | $M[12], M[13]$     |
|             | $M_{0,2}, M_{0,3}$ | $M_{0,2}, M_{0,3}$ | $M_{2,2}, M_{2,3}$ | $M_{2,2}, M_{2,3}$ |
| 阶段 1 (二维索引) | $M_{1,2}, M_{1,3}$ | $M_{1,2}, M_{1,3}$ | $M_{3,2}, M_{3,3}$ | $M_{3,2}, M_{3,3}$ |
|             | $M[2], M[3]$       | $M[2], M[3]$       | $M[10], M[11]$     | $M[10], M[11]$     |
| 阶段 1 (线性索引) | $M[6], M[7]$       | $M[6], M[7]$       | $M[14], M[15]$     | $M[14], M[15]$     |

图 6.11: 各阶段由线程块加载的  $M$  元素 (依据原书图 6.11 重绘)

图 6.11 的第 4、5 行展示了内核执行第 1 阶段时加载的  $M$  元素。此时，访问会发送到通道 1 和通道 3 中的 bank；这些访问同样可以并行执行。读者应当能够看出，线程并行执行与 DRAM 系统的并行结构之间存在相互促进的关系：一方面，充分利用 DRAM 系统潜在的访问带宽，需要许多线程同时访问 DRAM 中的数据；另一方面，设备的执行吞吐量依赖于高效利用 DRAM 系统的并行结构，即 bank 和通道。例如，如果同时执行的线程都访问同一个通道中的数据，内存访问吞吐量和设备整体执行速度都会大幅降低。

读者可以自行验证：使用同样的  $2 \times 2$  线程块配置，计算两个更大的矩阵（例如  $8 \times 8$  矩阵）将使用图 6.9 中的全部四个通道。另一方面，如果 DRAM 突发大小增加，就需要计算更大的矩阵，才能充分利用所有通道的数据传输带宽。

## 6.3 向量加载与存储

第 6.2 节已经说明，最大化 GPU 上线程的占用率，可以让线程同时发起足够多的内存访问，从而高效利用内存带宽。还可以让每个线程在一条指令中访问更大块的连续数据，进一步增加同时访问的数据量。每个线程在一条指令中访问大量连续数据的加载和存储指令，分别称为**向量加载 (vector load)**和**向量存储 (vector store)**。

例如，考虑第二章图 2.10 中的向量加法内核。该内核中，每个线程加载两个 4 B（即 4 字节）的浮点值，并存储一个 4 B 的浮点值。由于相邻线程在每次访问中访问内存中的相邻元素，所以这些内存访问是合并的。此外，由于该内核没有过度使用任何资源，它达到了最大占用率，并能同时发起足够多的内存加载和存储，以高效利用内存带宽。不过，该内核的内存带宽利用率仍然可以进一步提高。原实现中，每访问 4 B 内存，线程就执行一条加载或存储指令；相反，可以使用向量加载和存储，让每个线程每条指令访问 16 B 内存。

图 6.12 给出了实现这一优化的代码。在该例中，每个线程像以前一样计算自己的全局索引（第 02 行）。不过，启动的线程数只有待相加元素数量的四分之一，索引  $i$  表示四个浮点值组成的数据块，而不是单个值。为了加载包含四个浮点值的数据块，先把  $x$  和  $y$  数组的指针转换为 `float4` 类型，再对其解引用（第 03–04 行）。`float4`

类型把四个浮点值表示为一个组合的 16 B 对象。对 float4 类型指针解引用时，编译器会把访问转换为向量加载或存储，一次访问整个 16 B 对象。加载得到的 x4 和 y4 各包含四个浮点值，可以通过字段 .x、.y、.z 和 .w 访问。代码分别相加这些字段，并把结果放入另一个 float4 对象 z4（第 05–09 行）。最后，在存储 z4 时把 z 数组的指针转换为 float4 类型（第 10 行），从而确保该存储操作作为向量存储执行。

```

1  __global__ void vecAdd_kernel(float* x, float* y, float* z, int N) {
2      int i = blockDim.x*blockIdx.x + threadIdx.x;
3      float4 x4 = ((float4*)x)[i];
4      float4 y4 = ((float4*)y)[i];
5      float4 z4;
6      z4.x = x4.x + y4.x;
7      z4.y = x4.y + y4.y;
8      z4.z = x4.z + y4.z;
9      z4.w = x4.w + y4.w;
10     ((float4*)z)[i] = z4;
11 }
12

```

图 6.12: 使用向量加载的向量加法内核（依据原书图 6.12 重绘）

如果  $x$  和  $y$  数组中的元素总数不能被 4 整除，就需要边界条件，确保边界线程使用标量加载和存储，而不是向量加载和存储，以免访问越界数据。还需要边界条件，确保最后一个线程块中的越界线程不处于活动状态。这些边界条件留给读者作为练习。

向量加载和存储减少了访问全局内存相关的指令执行开销，使内存带宽能够得到更高效的利用。在图 6.12 中，两条向量加载指令（第 03–04 行）取代了八条标量加载指令，使加载相同数据量的指令执行开销降低了 75%。当内核无法以满占用率执行时，向量加载和存储也很重要：它们仍然允许内核发起足够多的并发内存访问，以容忍内存延迟并充分利用内存带宽。第 15 章将看到这种情况的一个例子。

## 6.4 共享内存 bank 冲突

全局内存由 DRAM 技术实现，而 GPU 中的共享内存由访问延迟短得多的 SRAM 技术实现。较短的访问延迟使共享内存不需要采用 DRAM 的突发技术，因此可以使用较窄的 bank。例如，GPU 中一种典型的共享内存结构有 32 个 bank，每个 bank 宽 32 位（4 字节）。因此，当一个 GPU 线程从共享内存访问一个 32 位整数或浮点值时，该线程就独占了一个 bank 的整个输出。

当同一 warp 中的线程访问共享内存中的不同值时，最好让每个线程访问不同的

内存 bank，使这些值能够并行提供。为此，共享内存把连续的 4 B 数据块以交错方式放入不同 bank，方式类似于第 6.2 节描述的 DRAM bank 和通道中的数据放置。例如，前 4 B 放在 bank 0，接下来的 4 B 放在 bank 1，再接下来的 4 B 放在 bank 2，依此类推；32 个 bank 用尽后，重新从 bank 0 开始。因此，如果 warp 中的 32 个线程访问 32 个连续的 4 B 整数或浮点值，每个线程都会由不同的 bank 并行服务。

遗憾的是，如果同一 warp 中线程的访问彼此不够相邻，这些访问可能在同一时刻命中同一个 bank，从而产生 **bank 冲突**。发生共享内存 bank 冲突时，一个 bank 无法同时服务多个线程；对同一 bank 的访问必须逐个服务。硬件会检测同一 warp 中线程的共享内存访问是否存在 bank 冲突，并把这些访问拆分为多个无冲突访问。

例如，考虑第 6.1 节图 6.4(b) 中的转角优化。虽然线程以合并方式从全局内存加载数据，但它们写入共享内存时采用的是跨步模式。写入共享内存的代码如下：

```
1 __shared__ float a[TILE_DIM][TILE_DIM]; // TILE_DIM = 32
2 a[threadIdx.x][threadIdx.y] = ...;
```

假设线程块维度为  $32 \times 32$ ，同一 warp 中的线程具有相同的 `threadIdx.y` 值，而 `threadIdx.x` 值连续。因此，这些线程会写入同一列中的连续元素。线程 0 写入 `a[0][0]`，线程 1 写入 `a[1][0]`，线程 2 写入 `a[2][0]`，依此类推。由于数组 `a` 按行主序存储，`a[i][j]` 的线性索引为

$$i \times 32 + j.$$

所以 `a[0][0]`、`a[1][0]`、`a[2][0]` 等元素的线性索引是 0、32、64 等。也就是说，同一 warp 中的线程访问的元素相隔 32 个位置 (128 B)。

现在假设索引 0 处的元素位于 bank 0。索引 1 到 31 处的元素分别位于 bank 1 到 bank 31；到达最后一个 bank 后，顺序重新从 bank 0 开始，所以索引 32 处的元素位于 bank 0。于是，线程 0 和线程 1 都写入 bank 0；同样，线程 2 写入的索引 64 处元素也位于 bank 0 ( $64 \bmod 32$ )。实际上，同一 warp 中的所有线程都会写入同一个 bank，造成 32 路 bank 冲突！硬件会把这些写入串行化，对同一个 bank 执行 32 次连续访问，而其他 bank 都没有被使用。

为了避免 bank 冲突，需要重新安排数据，使同一 warp 中线程访问的元素位于不同 bank。可以在瓦片中增加一列，从而在连续行之间加入额外元素。这些为改变数据布局而加入、但不使用的额外元素称为**填充 (padding)**。下面的代码展示了如何在转角示例中加入填充：

```
1 __shared__ float a[TILE_DIM][TILE_DIM + 1]; // TILE_DIM = 32
2 a[threadIdx.x][threadIdx.y] = ...;
```

关键变化是，数组 `a` 的列数从 `TILE_DIM` 变成了 `TILE_DIM + 1`。

下面观察这一变化对共享内存 bank 访问的影响。现在数组 `a` 有 33 列，`a[i][j]`

的线性索引是

$$i \times 33 + j.$$

因此，线程 0 在线性索引 0 处访问  $a[0][0]$ ，它位于 bank 0。线程 1 访问  $a[1][0]$ ，线性索引为  $1 \times 33 + 0 = 33$ ，它位于 bank 1 ( $33 \bmod 32$ )。线程 2 访问  $a[2][0]$ ，线性索引为  $2 \times 33 + 0 = 66$ ，它位于 bank 2 ( $66 \bmod 32$ )。显然，bank 冲突被消除了：warp 中 32 个线程分别访问不同的 bank，bank 可以并行服务这些访问，不需要硬件串行化。

与许多性能优化技术一样，填充也有代价和限制。最明显的代价是会消耗额外的共享内存资源。另一个重要代价是：访问填充数组时，线性化索引的计算可能比原数组维度为 2 的幂时更昂贵。例如，当列数为 32（即  $2^5$ ）时，线性化索引中的  $i \times 32$  可以简化为移位操作  $i \gg 5$ 。但是，当列数填充为 33 时，乘法必须实现为

$$i \times (32 + 1) = (i \gg 5) + i.$$

增加的操作数取决于填充引入的额外列数。

填充数组所带来的实际收益取决于访问模式和数组原始维度。例如，如果原数组的列数是 16 而不是 32，那么同一 warp 中线程之间的 bank 冲突会分散到两个 bank，每个 bank 上形成 16 路冲突。因此，填充带来的性能收益会更低。这是直观的：更小的步长意味着同一 warp 内的访问彼此更接近。

## 6.5 线程粗化

到目前为止，在我们看到的所有内核中，工作都以最细粒度在线程之间并行化。也就是说，每个线程被分配最小可能的工作单元。例如，第二章的向量加法内核中，每个线程负责一个输出元素；第三章的 RGB 转灰度和图像模糊内核中，每个线程负责输出图像中的一个像素；第三章和第五章的矩阵乘法内核中，每个线程负责输出矩阵中的一个元素。

以最细粒度在线程之间并行化的优点，是能够增强第四章讨论过的透明可扩展性。如果硬件拥有足够资源并行执行全部工作，应用就向硬件暴露了足够多的并行性，可以充分利用硬件。相反，如果硬件没有足够资源同时执行全部工作，硬件可以简单地把工作拆成多个 wave 串行执行：当前运行的线程块完成并释放足够资源后，再延迟执行其他线程块。

以最细粒度并行化的缺点，在于并行化工作本身可能存在开销。这种开销有多种形式，例如不同线程块重复加载数据、重复工作、同步开销和指令执行开销等。当硬件并行执行线程时，承担这些并行化开销通常是值得的。然而，如果由于资源不足，硬件最终不得不把工作串行化，那么这些开销就是不必要的。此时，更好的做法是由



程序员部分地串行化工作，降低并行化开销；方法是让每个线程负责多个工作单元，这通常称为**线程粗化 (thread coarsening)**。

例如，考虑下面的代码。内核中的每个线程负责对不同数据执行某种计算 `foo`，数据由索引 `i` 区分：

```
1 unsigned int i = blockIdx.x*blockDim.x + threadIdx.x;
2 foo(i);
```

这里，每个线程只对一个 `i` 值执行一次 `foo`。另一种方式是使用线程粗化，让每个线程对多个 `i` 值多次执行 `foo`。线程被分配执行的工作单元数量称为**粗化因子 (coarsening factor)**。下面的代码以粗化因子 4 为例，展示如何对上面的代码进行线程粗化：

```
1 unsigned int iStart = 4*(blockIdx.x*blockDim.x + threadIdx.x);
2 for(unsigned int c = 0; c < 4; ++c) {
3     unsigned int i = iStart + c;
4     foo(i);
5 }
```

这里，把全局线程索引乘以 4，使每个线程得到 4 个连续整数的起始值。例如，线程 0 的 `iStart` 为 0，负责整数 0、1、2、3；线程 1 的 `iStart` 为 4，负责整数 4、5、6、7，依此类推。然后，每个线程执行一个循环，遍历分配给自己的 4 个值。这个循环称为**粗化循环 (coarsening loop)**。在每次循环迭代中，线程计算该迭代负责的工作单元对应的索引 `i`，并调用 `foo`。

本章用玩具示例介绍线程粗化；在全书中还会看到把线程粗化应用到真实内核的例子。第 6.3 节已经给出一个线程粗化例子：向量加法内核中，每个线程负责相加四对元素，而不是一对元素，从而利用向量加载和存储。这里，把向量加法分配到更多线程上的开销，是加载和存储指令的指令执行开销。如果线程确实并行运行，承担这种开销可能值得；但是，如果线程过多而硬件必须把它们串行执行，那么最好像图 6.12 中那样，在每个线程内部自行串行执行多次加法。在单个线程中串行执行多次加法，可以把内存访问合并为向量加载和存储，从而减少访问内存的指令执行开销。

另一个适合线程粗化的例子，是第五章的分块矩阵乘法内核。在该例中，把计算分配给许多线程块意味着不同线程块会重复加载相同的输入瓦片。减少线程块数量、让每个线程块处理更大的输出瓦片，可以减少每个输入瓦片被加载的次数。第 15 章将深入讨论这个例子，并使用线程粗化改善矩阵乘法的数据重用。

线程粗化是一种强大的优化，对许多应用都可能带来显著性能提升。它是一种常用优化，在本书许多章节中都会反复出现。不过，应用线程粗化时需要避免几个陷阱。

第一个陷阱是在线程粗化没有必要时仍然使用它。回顾前文，只有并行化计算存在开销时，线程粗化才有益。并非所有计算都有这种开销；对于某些计算，线程完全独立运行，不需要协调，也不共享数据。对这类计算应用线程粗化，通常不会带来显



著性能差异。

第二个陷阱是粗化过度，导致硬件资源利用不足。回顾第四章，尽可能向硬件暴露并行性，可以实现透明可扩展性，让硬件根据执行资源数量灵活地并行或串行执行工作。程序员粗化线程时，会减少暴露给硬件的并行性。如果粗化因子太大，暴露的并行性不足，一些并行执行资源就会闲置。

例如，一个包含 1056 个线程块的内核运行在一块能够同时执行 264 个线程块的 GPU 上时，会有 4 个 wave，且每个 wave 都能充分利用 GPU。但如果该内核中的线程按因子 8 粗化，内核就只包含 132 个线程块，即 0.5 个 wave。此时 GPU 一半的资源会闲置，很可能导致性能下降。程序员还应选择不会产生部分 wave 的粗化因子。例如，一个未粗化、包含 1584 个线程块的内核运行在同一块 GPU 上时，有 6 个能够充分利用 GPU 的 wave；如果线程按因子 4 粗化，内核将有 396 个线程块，即 1.5 个 wave。因此，第一个完整 wave 完成后，第二个部分 wave 会降低 GPU 资源利用率，并产生第四章讨论过的尾部效应。

在实践中，不同设备拥有不同数量的执行资源，因此最佳粗化因子通常与设备和数据集都有关，需要针对不同设备和数据集重新调优。应用线程粗化后，可扩展性就不再那么透明：为了在不同代 GPU 上达到最佳性能，可能需要使用不同粗化因子重新编译内核。

第三个陷阱是增加资源消耗，以至于显著降低占用率并损害性能。根据内核的不同，线程粗化可能要求每线程使用更多寄存器，或每线程块使用更多共享内存，因为线程和线程块负责执行更多工作。如果程序员使用过多寄存器或共享内存，占用率就可能下降。程序员必须谨慎权衡：降低占用率带来的性能损失，不能大于线程粗化可能带来的性能收益。

## 6.6 循环展开

回顾第一章，GPU 采用吞吐量导向设计，而不是延迟导向设计；GPU 核心被优化为并发执行大量线程，代价是单个线程会经历较长延迟。第四章讨论过一种重要的延迟容忍优化，即最大化 SM 上的线程占用率。最大化占用率可以确保：当 warp 因等待长延迟指令的输出而停顿时，很可能有另一个已经准备好的 warp 可以执行，从而让 SM 核心保持忙碌。本节讨论另一种重要的延迟容忍优化，即**循环展开 (loop unrolling)**。

循环展开是一种转换循环的优化：按某个因子复制循环体，同时将循环迭代次数减少同样的因子。例如，考虑下面的循环：

```
1 for(unsigned int i = 0; i < 16; ++i) {  
2     A(i);  
3     B(i);  
4 }
```

其中，A(i) 和 B(i) 表示循环第 i 次迭代执行的某些操作或指令。如果以 4 为展开因子，循环会转换为：

```
1 for(unsigned int i = 0; i < 16; i += 4) {  
2     A(i);  
3     B(i);  
4     A(i + 1);  
5     B(i + 1);  
6     A(i + 2);  
7     B(i + 2);  
8     A(i + 3);  
9     B(i + 3);  
10 }
```

循环展开有两个与延迟容忍相关的优点。第一个优点是，减少循环迭代次数会减少分支指令数量。CPU 拥有复杂的分支预测机制来降低分支指令延迟，而 GPU 没有这样复杂的分支预测。当 GPU 线程遇到分支指令时，会停顿，直到分支结果确定。循环展开减少分支指令数量，可以降低这种停顿。

第二个优点是，循环展开暴露出更多可以重新排序的独立指令，从而避免停顿。在上面的例子中，如果 B(i) 依赖 A(i)，线程执行 A(i) 后必须停顿，等待 A(i) 完成，才能执行 B(i)。如果还有不必等待 A(i) 的其他操作，就可以把这些操作放到 A(i) 和 B(i) 之间，以避免停顿。例如，如果 A(i + 1) 独立于 A(i) 和 B(i)，则展开后的循环体可以进一步转换为：

```
1 for(unsigned int i = 0; i < 16; i += 4) {  
2     A(i);  
3     A(i + 1);  
4     A(i + 2);  
5     A(i + 3);  
6     B(i);  
7     B(i + 1);  
8     B(i + 2);  
9     B(i + 3);  
10 }
```

把 A(i + 1)、A(i + 2) 和 A(i + 3) 移到 A(i) 与 B(i) 之间，可以确保线程在等待 A(i) 完成、准备执行 B(i) 时仍有足够指令可执行。以这种方式重新排列指令来避免停顿，是一种重要优化，称为**指令调度 (instruction scheduling)**。

在实践中，循环展开和指令调度会由编译器自行决定，并且通常会积极执行，程序员不必为此操心。在上面的例子中，循环体很小，循环边界也是已知且很小的常量，编译器很可能完全展开该循环，消除所有分支，并暴露最多的可调度指令。如果程序员希望控制循环展开，可以在循环前放置 `\#pragma unroll N` 指令，要求编译器按因子 `N` 展开循环。例如：

```
1 #pragma unroll 4
2 for(unsigned int i = 0; i < 16; ++i) {
3     A(i);
4     B(i);
5 }
```

在这段代码中，循环只会按因子 4 展开。把展开因子设为 1，则要求编译器不执行循环展开。在全书中，除非特别需要强调某个循环应当展开，否则我们不会在循环上标注 `\#pragma unroll` 指令。

一类常能从循环展开中受益的循环，是应用线程粗化的循环（见第 6.5 节）。循环展开对于高效实现线程粗化至关重要。例如，考虑下面的代码：

```
1 int x;
2 foo(x);
```

在这段代码中，每个线程负责处理一个放在寄存器中的变量 `x`。如果对它应用线程粗化，每个线程就要负责多个 `x`。假设粗化因子为 4，粗化后的代码可以写成：

```
1 int x[4];
2 for(unsigned int c = 0; c < 4; ++c) {
3     foo(x[c]);
4 }
```

然而，回顾第五章，像 `x[4]` 这样的局部数组默认放在全局内存中。数组必须放在能够用变量索引访问的内存中，因为代码通过 `x[c]` 进行访问。不幸的是，把 `x[4]` 放在全局内存中可能引入内存访问开销，抵消线程粗化的收益。不过，线程粗化循环的循环边界很小且为常量（这对粗化循环很典型），因此可以完全展开。完全展开后，代码如下：

```
1 int x[4];
2 foo(x[0]);
3 foo(x[1]);
4 foo(x[2]);
5 foo(x[3]);
```

循环展开后，对局部数组 `x` 的所有访问都使用常量索引，而不是变量索引，因而编译器可以把局部数组 `x` 从内存提升到寄存器。因此，循环展开不仅减少分支、暴露

更多可调度指令，还暴露了传播常量以及把变量提升到寄存器以实现更高效访问的机会。

## 6.7 双缓冲

回顾第五章，同一线程块中的线程使用 `__syncthreads()` 执行屏障同步，以协调对共享内存的访问。考虑下面的代码：同一线程块中的线程在计算过程中彼此传递数据。

```
1 for(unsigned int i = 0; i < N; ++i) {  
2     ... = buffer[anotherThreadID];  
3     __syncthreads();  
4     buffer[myThreadID] = ...;  
5     __syncthreads();  
6 }
```

在每次循环迭代中，每个线程从一个先前由另一个线程写入的内存位置读取值，然后把一个新值写入与自己 ID 对应的内存位置。这个新值可能在后续迭代中被其他线程读取。上面的代码包含两次屏障同步，以保证正确执行。第二次屏障同步确保所有线程都完成向内存写值之后，其他线程才读取这些值。换句话说，该屏障强制执行 **读后写依赖 (read-after-write dependence)**。这种依赖也称为 **真依赖 (true dependence)**，因为它不可避免：必须先写入一个值，才能读取它。

另一方面，第一次屏障同步确保所有线程都完成当前所需的读操作，其他线程才能在下一次迭代中覆盖这些值。换句话说，该屏障强制执行 **写后读依赖 (write-after-read dependence)**。这种依赖也称为 **假依赖 (false dependence)**，因为实际上不必等待读取一个值之后再写入另一个值。之所以被迫等待，只是因为被读取的值和要写入的值占据同一个内存位置。如果这两个值不占据同一个内存位置，写后读依赖（即假依赖）就会消失，第一次屏障同步也就不需要了。

基于这一观察，可以在不同循环迭代中使用不同的内存缓冲区，从而消除不必要的屏障同步。一种方法是每次迭代分配一个不同的缓冲区，但这需要大量内存资源，并不理想。更好的方法是只分配两个缓冲区，并在每次迭代之间交替使用它们。这种优化称为 **双缓冲 (double-buffering)**，因为总共只需分配两个不断交换角色的缓冲区。

下面的代码展示了如何把双缓冲应用到上面的例子：

```
1 for(unsigned int i = 0; i < N; ++i) {  
2     ... = inBuffer[anotherThreadID];  
3     outBuffer[myThreadID] = ...;  
4     __syncthreads();  
5     swap(inBuffer, outBuffer);  
6 }
```

在这个例子中，分配了两个不同的缓冲区，一个由 `inBuffer` 指向，另一个由 `outBuffer` 指向。由于从 `inBuffer` 读取、向 `outBuffer` 写入，写操作不会覆盖其他线程正在读取的值。因此，可以删除分隔这两次内存访问的 `__syncthreads()` 调用。不过，写操作完成后，最新数据位于 `outBuffer`，下一次迭代应当从这个缓冲区读取。在循环体末尾交换两个缓冲区，就能保证下一次迭代从正确的缓冲区读取。本例只是一个玩具示例；在全书中还会看到把双缓冲应用到真实内核的更具体例子。

**译者注：**底本在“消除哪一次屏障”的表述中写作“消除第二次屏障”，但给出的双缓冲代码实际删除的是读操作与写操作之间的第一次屏障，并保留写入后用于跨线程同步的第二次屏障。本译文按代码和后续解释的实际含义表述。

## 6.8 优化检查清单

在本书第一部分中，我们已经介绍了 CUDA 程序员为改善代码性能而采用的各种常见优化。图 6.13 把这些优化汇总为一份检查清单。这份清单并不穷尽所有可能的优化，但包含了不同应用中普遍存在、程序员应当优先考虑的许多通用优化。在本书第二、第三部分中，我们会把清单中的优化应用到各种并行模式和应用中，以理解它们在不同上下文中的具体表现。本节先简要概览每种优化，以及应用它们的策略。

图 6.13 中的优化按照其试图改善的性能方面分为三大类。计算利用率类优化旨在减少 GPU 核心空闲，让核心始终有有用工作可做。内存利用率类优化旨在提高内存子系统访问数据的效率。同步延迟类优化旨在减少线程等待屏障同步的需要。某些优化可能同时属于多个类别；这里把它们归入通常使用时的主要目标类别。最后一种优化“线程粗化”标为一般优化，因为它所属的类别取决于应用场景。

计算利用率类包含三种主要优化。第一种是调节 SM 上线程的占用率。第四章介绍过，让线程数远多于核心数，可以提供足够多的工作来隐藏核心流水线中的长延迟操作。为了最大化占用率，程序员可以调节内核的资源使用，确保每个 SM 允许的最大线程块数量或寄存器数量不会限制同时分配到 SM 的线程数量。第五章还介绍了共享内存，它也是一种需要谨慎调节使用量、以免限制占用率的资源。本章第 6.2 节讨论过，最大化占用率不仅可以隐藏核心流水线延迟，也有助于隐藏内存延迟。让更多线程同时执行，可以产生足够多的内存访问，充分利用内存带宽。

在全书中，我们会应用各种增加内核共享内存或寄存器使用量的优化，并假设程

| 类别    | 优化             | 对计算核心的收益              | 对内存的收益               | 主要策略                                                     |
|-------|----------------|-----------------------|----------------------|----------------------------------------------------------|
| 计算利用率 | 占用率调优          | 更多工作可隐藏流水线延迟          | 更多并行内存访问可隐藏 DRAM 延迟  | 调整每块线程数、每块共享内存和每线程寄存器的使用量                                |
| 计算利用率 | 循环展开           | 减少分支指令，暴露更多可独立调度的指令序列 | 可能把局部数组索引转成常量，减少内存流量 | 优先使用常量边界的循环；通常由编译器完成                                     |
| 计算利用率 | 减少控制流分歧        | 提高 SIMD 执行效率，减少空闲核心   | —                    | 重新安排线程到工作和/或数据的分配；重新安排数据布局                               |
| 内存利用率 | 使用合并的全局内存访问    | 减少等待全局内存访问的流水线停顿      | 减少全局内存流量，更充分利用突发和缓存行 | 重新安排线程到数据的映射；重新安排数据布局；以合并方式搬入共享内存后在共享内存中执行不规则访问（例如转角、打包） |
| 内存利用率 | 共享内存分块         | 减少等待全局内存访问的流水线停顿      | 减少全局内存流量             | 把线程块内重用的数据放入共享内存，使其只在全局内存与 SM 之间传输一次                     |
| 内存利用率 | 寄存器分块          | 减少等待内存访问的流水线停顿        | 减少共享内存流量             | 把 warp 或线程内重用的数据放入寄存器，使其只在共享内存与寄存器之间传输一次                 |
| 内存利用率 | 向量加载和存储        | 减少管理内存访问的指令           | 更多并行内存访问可隐藏 DRAM 延迟  | 让每个线程一次加载 16 B 的连续数据块                                    |
| 内存利用率 | 避免共享内存 bank 冲突 | 减少等待共享内存访问的流水线停顿      | 减少共享内存流量并提高 bank 利用率 | 重新安排线程到数据的映射；重新安排数据布局（例如加入填充）                            |
| 内存利用率 | 私有化（后文介绍）      | 减少等待原子更新的流水线停顿        | 减少竞争并串行化原子更新         | 先对数据的私有副本执行部分更新，完成后再更新公共副本                               |
| 同步延迟  | Warp 级原语       | 减少线程块范围的同步            | 减少全局和共享内存流量          | 先在 warp 级别执行需要屏障的操作，再在线程块级别汇总结果                          |
| 同步延迟  | 双缓冲            | 消除强制假依赖的屏障            | —                    | 用不同缓冲区分别保存写入值和前一轮读取值                                     |
| 一般优化  | 线程粗化           | 取决于并行化开销              | 取决于并行化开销             | 给每个线程分配多个并行工作单元，避免不必要的并行化开销                              |

图 6.13: 常见性能优化检查清单（依据原书图 6.13 重绘）



程序员能够适当调节这些资源的使用，使其不会不利地影响占用率。第 15 章将看到一个例子：使用更多资源所带来的收益可能超过占用率下降的代价；同时，还会用其他优化改善计算利用率，以补偿占用率下降。

提高计算利用率的第二种优化是循环展开。本章第 6.6 节说明，循环展开可以减少长延迟分支指令的数量，暴露更多可调度的独立指令以减少停顿，还可能把局部数组索引转化为常量，使数组能够提升到寄存器。全书中，我们会假设编译器能够在有利可图时恰当地展开循环。第 11 章介绍前缀和模式，第 15 章介绍矩阵乘法的高级优化；在这两章中，我们会强调循环展开对于在线程粗化后启用寄存器分块的重要性。第 15 章还会说明，内核以低占用率执行时，循环展开对于补偿性能损失至关重要。

提高计算利用率的第三种优化是减少控制流分歧。第四章介绍过控制流分歧，并强调同一 warp 中线程采取相同控制路径，才能保证 SIMD 执行期间所有核心都有效工作。到目前为止，本书第一部分中的内核除了边界条件处不可避免的分歧外，都没有表现出控制流分歧。不过，在第二、第三部分的许多例子中，控制流分歧会成为性能的显著损害因素。

有多种策略可以减少控制流分歧。一种策略是重新安排工作和/或数据在线程之间的分配，确保先使用一个 warp 中的所有线程，再使用其他 warp 中的线程。第 10 章介绍归约模式时会看到这种策略。重新安排工作和/或数据的分配方式，也可以确保同一 warp 中的线程具有相近的工作量。第 18 章介绍图遍历时，会讨论以顶点为中心和以边为中心的并行化方案之间的权衡。另一种减少控制流分歧的策略，是重新安排数据布局，确保处理相邻数据的同一 warp 线程具有相近工作量。第 17 章介绍稀疏矩阵计算和存储格式时，尤其是在讨论 JDS 格式时，会看到这种策略。

图 6.13 中的内存利用率类包含六种主要优化。第一种是使用合并的全局内存访问：确保同一 warp 中的线程在同一个缓存行和/或 DRAM 突发内访问相邻的内存位置。本章第 6.1 节介绍过这种优化，重点是硬件能够把对相邻内存位置的访问合并为单个内存请求，从而减少全局内存流量，提高 DRAM 突发和缓存行的利用率。到目前为止，本书第一部分中的内核都自然地产生合并访问；不过，第二、第三部分中会看到更多不规则内存访问模式，需要额外努力才能实现合并。

对于访问模式不规则的应用，可以采用多种策略实现合并。一种策略是以合并方式把数据从全局内存加载到共享内存，然后在共享内存中执行不规则访问。第 6.1 节已经通过转角看到了这种策略；第 12 章介绍过滤模式、第 14 章介绍排序模式时还会看到其他例子。在这些模式中，线程会以分散方式把结果写入数组；相反，线程可以协作在共享内存中执行分散访问，然后把共享内存中的结果写回全局内存，并让目标地址相近的元素以更合并的方式写出。这种优化有时称为**打包 (packing)**。第 13 章介绍归并模式时也会看到该策略：同一线程块中的线程需要在同一个数组中执行二分搜索，因此它们先以合并方式把数组加载到共享内存，然后每个线程在共享内存中执行二分搜索。

在访问模式不规则的应用中，实现合并的另一种策略，是重新安排线程到数据元素的映射方式。第 10 章介绍归约模式、第 15 章介绍矩阵乘法的高级优化时，会看到这种策略。还有一种策略是重新安排数据本身的布局。第 17 章介绍稀疏矩阵计算和存储格式时，尤其在讨论 ELL 和 JDS 格式时，会看到这种策略。重新安排数据布局的其他常见例子包括转置矩阵，或把结构体数组转换为数组结构体。

提高内存利用率的第二种优化，是把线程块内部会重用的数据分块放入共享内存，并反复从共享内存访问，使这些数据只需在全局内存与 SM 之间传输一次。第五章在矩阵乘法上下文中介绍过共享内存分块：处理同一个输出瓦片的线程协作，把相应的输入瓦片加载到共享内存，然后反复从共享内存访问这些输入瓦片。在第二、第三部分的大多数并行模式中，还会再次应用共享内存分块。我们会看到，当输入瓦片和输出瓦片尺寸不同时，分块会遇到挑战；第 7 章的卷积模式和第 8 章的模板模式都会遇到这种情况。第 15 章会把共享内存分块更复杂地应用于矩阵乘法，第 16 章会把它应用于动态规划中的序列比对。

提高内存利用率的第三种优化，是把 warp 或线程内部会重用的数据分块放入寄存器，并反复从寄存器访问，使这些数据只需在全局内存或共享内存与寄存器之间传输一次。第三章和第五章已经应用过寄存器分块：每个线程使用局部变量或寄存器累积结果，然后再写回全局内存。可以把所有线程的寄存器集合看作共同组成输出数据的一个瓦片。第 8 章会再次看到寄存器分块：共享内存输入瓦片暂时移动到寄存器，再从寄存器移回，以实现高效访问并节省共享内存容量。第 11 章介绍前缀和模式、第 15 章介绍矩阵乘法高级优化时，也会再次使用寄存器分块；在这些例子中，每个线程负责多个输出元素，并重用多个对应的输入元素。

提高内存利用率的第四种优化，是使用向量加载和存储，以较少的指令执行开销访问更大的内存块。本章第 6.3 节已经在向量加法中介绍了这种优化。它可以应用于本书讨论的大多数计算。由于这种优化很简单，我们不会在全书中逐章应用，只在它特别相关时简要提及。

提高内存利用率的第五种优化，是避免共享内存 bank 冲突。本章第 6.4 节已经在转角上下文中介绍了这种优化。避免 bank 冲突的主要策略，是重新安排线程到数据的映射，或重新安排数据布局，通常会加入填充元素。第 11 章介绍前缀和、第 15 章介绍矩阵乘法高级优化时，会再次看到这种优化；在这些例子中，线程加载输入数据各自负责的部分时，会以跨步方式访问共享内存。

提高内存利用率的第六种优化，是**私有化 (privatization)**。本章还没有正式介绍这种优化，这里为了完整性先提及。私有化用于多个线程或线程块需要更新同一个公共输出的情况。为避免并发更新同一数据的开销，可以创建数据的私有副本，先对私有副本执行部分更新，完成后再从私有副本对公共副本执行最终更新。第 9 章介绍直方图模式时，会看到多个线程更新同一组直方图计数器的私有化例子；第 12 章介绍过滤模式、第 18 章介绍图遍历时，也会看到多个线程向同一个输出列表插入条目

时的私有化例子。

图 6.13 中的同步延迟类包含两种主要优化。第一种是使用 warp 级原语来减少同步延迟。第四章曾简要提到，warp 级原语能够让同一 warp 中的线程彼此同步并共享数据，而不必执行开销更高的线程块范围屏障同步，也不必访问共享内存。使用 warp 级原语降低同步开销的主要策略，是把线程块范围的计算分解到多个 warp 中：先在 warp 级别执行需要屏障同步的操作，再在线程块级别汇总 warp 级结果。第 10、11、12 章分别介绍归约、前缀和和过滤模式时，会看到使用 warp 级原语优化频繁同步的计算。第 15 章介绍矩阵乘法高级优化时，也会使用 warp 级原语辅助寄存器分块。

降低同步延迟的第二种优化是双缓冲。双缓冲在本章第 6.7 节首次介绍；它通过为写入和之前的读取使用不同缓冲区，消除假（写后读）依赖，从而可以删除强制这些假依赖的屏障同步。第 11 章介绍前缀和、第 15 章介绍矩阵乘法高级优化时，会在真实上下文中应用双缓冲。

图 6.13 中的最后一种优化是线程粗化。这是一种一般优化，其性能目标取决于具体计算。本章第 6.5 节首次介绍线程粗化：如果硬件最终会把线程串行执行，就把多个并行工作单元分配给同一线程，以降低并行化开销。在本书第二、第三部分中，会在不同上下文中看到线程粗化，每次要降低的并行化开销也不同。

第 8 章介绍模板模式、第 15 章介绍矩阵乘法高级优化时，线程粗化用于增大输出瓦片尺寸，从而重用已从内存加载、用于计算更多输出值的输入数据。在这种情况下，使用更小输出瓦片、暴露更细粒度并行性所带来的开销，是更多线程块重复加载输入数据。第 9 章介绍直方图模式时，线程粗化有助于减少私有化优化中需要提交到公共副本的私有副本数量。第 10 章介绍归约模式、第 11 章介绍前缀和模式时，线程粗化用于减少同步和控制流分歧开销；第 11 章还会用线程粗化减少并行算法相对于顺序算法所执行的重复工作。第 12 章介绍过滤模式、第 14 章介绍排序模式时，线程粗化有助于改善内存访问合并。

再次强调，图 6.13 的检查清单并不穷尽所有优化；它包含了不同计算模式中常见的主要优化类型。这些优化会在第二、第三部分的多个章节中出现。我们还会看到只在特定章节出现的其他优化。例如，第 7 章介绍卷积模式时，会介绍常量内存的使用。

## 6.9 优化策略

第 6.8 节说明，不同优化针对性能的不同方面。因此，决定对某个内核应用哪种优化时，首先必须理解究竟是哪种资源限制了该内核的性能。限制内核性能的资源通常称为**性能瓶颈**（performance bottleneck）。优化通常会增加一种资源的使用，以减轻另一种资源的负担。如果应用的优化没有针对瓶颈资源，可能看不到任何收益；更糟的是，如果该优化增加了瓶颈资源的使用，性能甚至可能下降。

例如，共享内存分块会增加共享内存的使用，以减轻全局内存带宽压力。当内核的瓶颈资源是全局内存带宽时，这种优化非常有效。然而，如果内核性能受占用率限制，并且占用率已经受过多共享内存使用限制，那么应用共享内存分块很可能使情况更糟。

性能优化是一个迭代过程：识别内核的性能瓶颈，应用优化缓解该瓶颈；然后识别新的瓶颈，继续缓解它，如此反复。GPU 计算平台通常提供各种性能分析工具，用于识别内核的性能瓶颈。关于如何使用性能分析工具，读者可以参考 CUDA 文档 [1]。性能瓶颈可能与硬件有关，也就是说，同一个内核在不同设备上可能遇到不同瓶颈。因此，识别性能瓶颈并应用性能优化，需要深入理解 GPU 架构，以及不同 GPU 设备之间的架构差异。

一项重要技能，是知道何时停止迭代优化，因为内核性能可能已经无法进一步改善。第五章把 Roofline 模型作为评估内核距离硬件上限还有多远的工具。通过估计内核执行的计算量和从内存访问的数据量，可以得到内核的计算强度，并据此判断内核是计算受限还是内存受限。随后，可以使用 Roofline 模型，把性能分析器报告的内核实际资源利用率与硬件上限进行比较。接近硬件上限的内核，进一步优化的空间很小；尚未达到硬件上限的内核，则很可能仍然可以继续优化。

## 6.10 小结

本章介绍了 GPU 的片外内存 (DRAM) 架构，并讨论了相关性能考量，例如全局内存访问合并，以及利用内存并行性隐藏内存延迟。随后，我们介绍了几种重要优化：线程粒度粗化、循环展开和双缓冲。结合本章和前几章的知识，读者应当能够分析所遇到的任意内核代码的性能行为。最后，我们给出了一份广泛用于优化各种计算的常见性能优化检查清单。在本书接下来的两部分中，我们将继续研究这些优化在并行计算模式和应用案例中的实际运用。

## 练习

1. 考虑下面的 CUDA 内核：

```

1 __global__ void foo_kernel(float* a, float* b, float* c,
2                             float* d, float* e) {
3     unsigned int i = blockIdx.x*blockDim.x + threadIdx.x;
4     __shared__ float a_s[256];
5     __shared__ float bc_s[4*256];
6     a_s[threadIdx.x] = a[i];
7     for (unsigned int j = 0; j < 4; ++j) {
8         bc_s[j*256 + threadIdx.x] =
9             b[j*blockDim.x*gridDim.x + i] + c[i*4 + j];
10    }
11    __syncthreads();
12    d[i + 8] = a_s[threadIdx.x];
13    e[i*8] = bc_s[threadIdx.x*4];
14 }

```

对下面每个内存访问，说明它是合并的、未合并的，还是不适用合并概念：

- a. 第 05 行对数组 `a` 的访问；
  - b. 第 05 行对数组 `a_s` 的访问；
  - c. 第 07 行对数组 `b` 的访问；
  - d. 第 07 行对数组 `c` 的访问；
  - e. 第 07 行对数组 `bc_s` 的访问；
  - f. 第 10 行对数组 `a_s` 的访问；
  - g. 第 10 行对数组 `d` 的访问；
  - h. 第 11 行对数组 `bc_s` 的访问；
  - i. 第 11 行对数组 `e` 的访问。
2. 编写一个使用转角的矩阵乘法内核函数，设计应对应图 6.4。
  3. 对第五章的分块矩阵乘法，在 `BLOCK_SIZE` 的可能取值范围内，哪些 `BLOCK_SIZE` 值能让内核完全避免对全局内存的未合并访问？（只需考虑正方形线程块。）
  4. 实现一个使用向量加载的向量加法内核，并正确处理边界条件。
  5. 考虑下面的共享内存数组，以及一个包含一个 warp（32 个线程）的线程块对该数组的访问：

```

1 __shared__ float a[1024];
2 a[threadIdx.x*stride] = ...;

```

假设 `a[0]` 位于 bank 0。对于下面每个 `stride` 值，指出该 warp 访问了哪些 bank，以及每个 bank 上的 bank 冲突数量（如果有）：



- a. `stride = 32;`
- b. `stride = 31;`
- c. `stride = 24;`
- d. `stride = 16;`
- e. `stride = 12;`
- f. `stride = 8;`
- g. `stride = 7。`

## 参考文献

- [1] NVIDIA, *Nsight Compute*, 2023. <https://docs.nvidia.com/nsight-compute/index.html>.



## 第二部分

## 并行模式

## 第八章 模板计算与线程粗化

模板 (stencil) 是求解偏微分方程数值方法的基础, 广泛用于流体动力学、热传导、燃烧、天气预报、气候模拟和电磁学等应用领域。基于模板的算法所处理的数据, 是质量、速度、力、加速度、温度、电场和能量等具有物理意义的离散量; 这些量之间的关系由微分方程支配。模板的一种常见用途, 是根据函数在一段输入变量范围内的取值, 近似计算函数的导数值。

模板与卷积十分相似: 二者都会根据另一个多维数组中同一位置及其邻域内元素的当前值, 计算多维数组某个元素的新值。因此, 模板同样需要处理光环单元 (halo cell) 和幽灵单元 (ghost cell)。与卷积不同, 模板计算用于迭代求解关注区域内连续可微函数的值。模板邻域中使用的数据元素及其权重系数由待求解的微分方程决定。有些模板模式适合采用卷积无法使用的优化。在把初始条件迭代传播到整个区域的求解器中, 输出值的计算还可能存在依赖, 必须遵循一定的次序约束。此外, 求解微分方程通常有较高的数值精度要求, 模板处理的数据往往是高精度浮点数; 采用分块技术时, 它们会占用更多片上内存。正是这些差异, 使模板计算催生出不同于卷积的优化方法。

### 8.1 背景

使用计算机对函数、模型、变量和方程进行数值求值与求解的第一步, 是把它们转换成离散表示。例如, 图 8.1(a) 展示了  $0 \leq x \leq \pi$  区间内的正弦函数  $y = \sin(x)$ 。图 8.1(b) 给出一个一维规则 (结构化) 网格的设计, 其中七个网格点对应的  $x$  值以常量  $\pi/6$  等间距排列。一般来说, 结构化网格使用形状相同的平行多面体覆盖  $n$  维欧氏空间, 例如一维中的线段、二维中的矩形和三维中的长方体。后文将会看到, 在结构化网格上, 变量的导数可以方便地表示为有限差分, 因此结构化网格主要用于有限差分方法。非结构化网格更加复杂, 常用于有限元方法和有限体积方法。为简单起见, 本章只使用规则网格, 因而也只讨论有限差分方法。

图 8.1(c) 展示了得到的离散表示: 用正弦函数在七个网格点上的值表示该函数, 并把这些值存入一维数组  $F$ 。这里隐含假设  $x = i \cdot \pi/6$ , 其中  $i$  是数组元素的下标。例如, 与元素  $F[2]$  对应的  $x$  值为  $2 \cdot \pi/6$ , 而  $F[2]$  的值为该位置的正弦值 0.87。




图 8.1: 正弦函数的离散化: (a)  $0 \leq x \leq \pi$  上连续可微的正弦函数; (b) 以  $\pi/6$  为固定间距的规则网格; (c) 得到的离散表示 (依据原书图 8.1 重绘)

在离散表示中, 如果某个  $x$  值不对应任何网格点, 就需要使用线性插值或样条插值等技术求出函数在该位置的近似值。表示的保真度, 也就是这些插值技术给出的近似函数值有多准确, 取决于网格点之间的间距: 间距越小, 近似越准确。减小间距可以提高表示的精度, 代价是需要更多存储空间; 而且后文会看到, 求解偏微分方程时还需要更多计算。

离散表示的保真度还取决于所用数值的精度。由于要近似连续函数, 网格点值通常使用浮点数。主流 CPU 和 GPU 支持双精度 (64 位)、单精度 (32 位)、半精度 (16 位) 及其他表示 (见附录 A)。其中, 双精度数具有最高精度, 能给出保真度最高的离散表示。然而, 现代 CPU 和 GPU 的单精度、半精度算术吞吐量通常高得多; 双精度数包含更多位, 读写它们会消耗更多内存带宽, 存储它们也需要更多内存容量。分块技术为了获得较高算术强度, 需要在片上内存和寄存器中保存大量网格点值, 因此上述问题会给分块带来显著挑战, 正如第 7 章所讨论的那样。

下面用更形式化的方式讨论模板。在数学中, 模板是作用于结构化网格各点的一种权重几何模式。它规定如何通过数值近似过程, 从关注点的邻点值推导出该点的值。例如, 模板可以规定如何利用某点及其邻点处函数值的有限差分, 近似该点处的函数导数。偏微分方程表达函数、变量及其导数之间的关系, 而模板为描述有限差分方法如何数值求解偏微分方程提供了一种方便的基础。

假设函数  $f(x)$  已经离散为一维网格数组  $F$ , 现在希望计算  $f(x)$  的离散导数  $f'(x)$ 。可以采用经典的一阶导数有限差分近似:

$$f'(x) = \frac{f(x+h) - f(x-h)}{2h} + O(h^2).$$

也就是说, 函数在  $x$  点处的导数, 可以用两个相邻点处函数值之差除以这两个邻点的  $x$  值之差来近似。 $h$  是网格相邻点之间的间距。误差项  $O(h^2)$  表示误差与  $h$  的平方成正比; 显然,  $h$  越小, 近似越好。在图 8.1 的例子中,  $h$  为  $\pi/6$ , 即约 0.52。这个间距还不足以使近似误差可以忽略, 但应当能够给出相当接近的结果。

由于网格间距为  $h$ , 当前对  $f(x-h)$ 、 $f(x)$  和  $f(x+h)$  的估计值分别位于  $F[i-1]$ 、

$F[i]$  和  $F[i+1]$ , 其中  $x = i \cdot h$ 。于是, 可以把各网格点的导数值写入输出数组  $FD$ :

$$FD[i] = \frac{F[i+1] - F[i-1]}{2h}.$$

对所有网格点, 这个表达式还可以改写为

$$FD[i] = -\frac{1}{2h} F[i-1] + \frac{1}{2h} F[i+1].$$

因此, 计算网格点  $i$  处的函数导数估计值, 会涉及网格点  $[i-1, i, i+1]$  当前的函数估计值, 其系数为  $[-1/(2h), 0, 1/(2h)]$ 。这定义了图 8.2(a) 所示的一维三点模板。如果要近似网格点处更高阶的导数, 就需要使用更高阶有限差分。例如, 如果微分方程包含  $f(x)$  的二阶导数, 就会使用涉及  $[i-2, i-1, i, i+1, i+2]$  的一维五点模板, 如图 8.2(b) 所示。一般来说, 如果方程最高包含  $n$  阶导数, 模板就会涉及中心网格点每侧的  $n$  个网格点。图 8.2(c) 展示了一维七点模板。中心点每侧的网格点数称为模板的阶数, 因为它反映了所近似导数的阶数。




图 8.2: 一维模板示例 (依据原书图 8.2 重绘)

求解包含两个变量的偏微分方程时, 函数值需要离散到二维网格, 并使用二维模板计算偏导数的近似值。如果偏微分方程只含分别对某一个变量求得的偏导数, 例如  $\partial f(x, y)/\partial x$  和  $\partial f(x, y)/\partial y$ , 而不含混合偏导数  $\partial^2 f(x, y)/(\partial x \partial y)$ , 就可以使用只沿  $x$  轴和  $y$  轴选择网格点的二维模板。例如, 只涉及  $x$  和  $y$  的一阶偏导数时, 可以在中心点沿两条坐标轴的每一侧各取一个网格点, 得到图 8.3(a) 的二维五点模板。如果方程最高包含分别对  $x$  或  $y$  求得的二阶导数, 则使用图 8.3(b) 的二维九点模板。依照前面的定义, 图 8.3(a)、(b) 中模板的阶数分别为 1 和 2; 图 8.3(c)、(d) 则分别给出一阶三维七点模板和二阶三维十三点模板。




图 8.3: 二维与三维模板示例 (依据原书图 8.3 重绘)

图 8.4 用五点模板说明数值网格及模板在网格点上的应用。函数被离散成存储在多维数组中的网格点值。图中, 一个二元函数被离散成二维网格, 并以二维数组保存。二维模板根据某个网格点自身及其邻点处的函数值, 计算该网格点处导数的近似值 (输出)。本章关注这样一种计算模式: 把模板应用于所有相关输入网格点, 以生成所有网格点的输出值。这个过程称为**模板扫描 (stencil sweep)**。



图 8.4: 二维网格及用一阶五点模板计算不同网格点处的导数近似值（依据原书图 8.4 重绘）

## 8.2 并行模板：基本内核

首先给出一个执行模板扫掠的基本内核。为简单起见，假设一次模板扫掠生成各输出网格点值时，输出网格点之间不存在依赖；还假设边界网格点存储边界条件，它们的值从输入到输出保持不变，如图 8.5 所示。也就是说，只计算输出网格中着色的内部区域，不计算未着色的边界单元。由于模板主要用于求解带边界条件的微分方程，这是一个合理的假设。




图 8.5: 简化的边界条件：边界单元保存边界条件，迭代之间不更新；每次模板扫掠只计算内部输出网格点（依据原书图 8.5 重绘）

图 8.6 给出执行一次模板扫掠的基本内核。该内核假设每个线程块负责计算一个输出网格值分块，每个线程分配到一个输出网格点。图 8.5 展示的是二维分块示例，其中每个线程块负责一个  $4 \times 4$  输出分块。不过，大多数实际应用求解三维微分方程，因此图 8.6 的内核假设使用三维网格，以及类似图 8.3(c) 的三维七点模板。

线程到网格点的映射使用熟悉的线性表达式完成，其中涉及 `blockIdx`、`blockDim` 和 `threadIdx` 的  $x$ 、 $y$ 、 $z$  字段（第 2–4 行）。每个线程映射到一个三维网格点之后，该点及其所有邻点的输入值分别乘以不同的系数，再相加得到输出；这些系数就是第 6–12 行的 `c0` 到 `c6`。根据所需的灵活性，可以把系数硬编码在程序中，也可以存入常量内存。正如第 8.1 节所述，系数值取决于正在求解的具体微分方程。

```

1 __global__ void stencil_kernel(float* in, float* out, unsigned int N) {
2   unsigned int i = blockIdx.z*blockDim.z + threadIdx.z;
3   unsigned int j = blockIdx.y*blockDim.y + threadIdx.y;
4   unsigned int k = blockIdx.x*blockDim.x + threadIdx.x;
5   if(i >= 1 && i < N - 1 && j >= 1 && j < N - 1 && k >= 1 && k < N - 1) {
6     out[i*N*N + j*N + k] = c0*in[i*N*N + j*N + k]
7                           + c1*in[i*N*N + j*N + (k - 1)]
8                           + c2*in[i*N*N + j*N + (k + 1)]
9                           + c3*in[i*N*N + (j - 1)*N + k]
10                          + c4*in[i*N*N + (j + 1)*N + k]
11                          + c5*in[(i - 1)*N*N + j*N + k]
12                          + c6*in[(i + 1)*N*N + j*N + k];
13   }
14 }
15

```

图 8.6: 基本模板扫描内核（依据原书图 8.6 重排）

### 8.3 内存带宽考量

下面沿用第 5 章介绍并在第 7 章使用的方法，分析三维七点模板扫描的算术强度，进而推断它对内存带宽的需求。假设网格尺寸为  $n \times n \times n$ 。由于只对网格内部点执行模板计算，需要计算的网格点总数为  $(n - 2)^3$ 。计算每个值要执行 13 次浮点运算，即 7 次乘法和 6 次加法，所以算术运算总数为  $13(n - 2)^3$  FLOP。

执行这些计算时需要加载输入网格值，并存储输出网格值。对输入网格而言，除了三维空间各条棱及各个角上的点之外，其余点都会被访问，总计  $n^3 - 12n + 16$  个值；对输出网格而言，会访问全部内部点，总计  $(n - 2)^3$  个值。每个值都是 4 B 的单精度浮点数，因此访问的总字节数为

$$4(n^3 - 12n + 16 + (n - 2)^3).$$

理想情况下，每个输入网格点只加载一次，三维七点模板计算的总体算术强度为

$$\frac{13(n - 2)^3}{4(n^3 - 12n + 16 + (n - 2)^3)}.$$

当  $n$  很大时，这个比值趋近于  $13/8 = 1.625$  FLOP/B。显然，该比值很小，因此三维七点模板计算在现代 GPU 上受内存带宽限制。

再计算图 8.6 基本模板扫描内核的算术强度。内核中的每个线程计算一个输出元素，执行 13 次浮点运算，加载 7 个 4 B 输入值，并存储 1 个 4 B 输出值。因此，该内核的算术强度为

$$\frac{13}{(7 + 1) \cdot 4} = 0.41 \text{ FLOP/B}.$$

这个值显著低于 1.625 FLOP/B 的理想算术强度。实际测得的算术强度可能稍高，因为部分元素或许已经存在于 L1 或 L2 缓存中。尽管如此，仍可以通过优化内存带宽利用率，更加可靠地提高内核的算术强度。下一节将像第 7 章那样使用共享内存分块来提高模板内核的算术强度。



## 8.4 模板扫掠的共享内存分块

第 5 章已经看到，共享内存分块可以显著提高计算的算术强度。模板的共享内存分块设计几乎与卷积完全相同，不过二者之间存在几个细微却重要的差别。




图 8.7: 二维五点模板的输入分块与输出分块（依据原书图 8.7 重绘）

图 8.7 展示在一个小型网格上应用二维五点模板时的输入分块和输出分块。与原书图 7.11 对比，可以看到卷积与模板扫掠之间的小差别：五点模板的输入分块不包含角上的网格点。后文讨论寄存器分块时，这一性质会变得很重要。

就共享内存分块而言，二维五点模板的输入数据复用明显低于  $3 \times 3$  卷积。第 7 章已经讨论过，二维  $3 \times 3$  卷积的理想算术强度上界是  $\frac{1}{4} \cdot 3^2 = 2.25$  FLOP/B，而二维五点模板的理想算术强度只有 1.125 FLOP/B。这是因为每个输出网格点只使用 5 个输入网格值，而  $3 \times 3$  卷积使用 9 个输入像素值。

随着维数和模板阶数增加，二者的差距更加明显。如果把二维模板的阶数从 1（每侧 1 个网格点，共 5 点）增加到 2（每侧 2 个网格点，共 9 点），算术强度上界是 2.125 FLOP/B，而对应的二维  $5 \times 5$  卷积为 6.25 FLOP/B。若阶数增加到 3（每侧 3 个网格点，共 13 点），上界为 3.125 FLOP/B，而对应的二维  $7 \times 7$  卷积为 12.25 FLOP/B。

进入三维后，模板扫掠与卷积之间的算术强度差距更为突出。例如，三阶三维模板（每侧 3 点，共 19 点）的上界为 4.625 FLOP/B，而对应的三维  $7 \times 7 \times 7$  卷积高达 85.75 FLOP/B。也就是说，对模板扫掠而言，把一个输入网格点值加载到共享内存所带来的收益可能远低于卷积，尤其是在模板最常使用的三维情形下。这个看似不大的差别非常重要，它促使我们在第三维采用线程粗化和寄存器分块。

卷积中加载输入分块的各种策略都可直接用于模板扫掠，因此图 8.8 给出的内核与原书图 7.12 的卷积内核类似：线程块与输入分块大小相同，计算输出网格点时会停用一部分线程。该内核由图 8.6 的基本模板扫掠内核改写而来，下面只关注改写之处。

与分块卷积内核一样，分块模板扫掠内核首先计算每个线程负责加载并可能参与计算的网格点的  $x$ 、 $y$ 、 $z$  坐标。因为内核假设采用三维七点模板，即中心点每侧各有

```

1  __global__ void stencil_kernel(float* in, float* out, unsigned int N) {
2      int i = blockIdx.z*OUT_TILE_DIM + threadIdx.z - 1;
3      int j = blockIdx.y*OUT_TILE_DIM + threadIdx.y - 1;
4      int k = blockIdx.x*OUT_TILE_DIM + threadIdx.x - 1;
5      __shared__ float in_s[IN_TILE_DIM][IN_TILE_DIM][IN_TILE_DIM];
6      if(i >= 0 && i < N && j >= 0 && j < N && k >= 0 && k < N) {
7          in_s[threadIdx.z][threadIdx.y][threadIdx.x] = in[i*N*N + j*N + k];
8      }
9      __syncthreads();
10     if(i >= 1 && i < N-1 && j >= 1 && j < N-1 && k >= 1 && k < N-1) {
11         if(threadIdx.z >= 1 && threadIdx.z < IN_TILE_DIM-1 && threadIdx.y >= 1
12             && threadIdx.y < IN_TILE_DIM-1 && threadIdx.x >= 1 && threadIdx.x < IN_TILE_DIM-1) {
13             out[i*N*N + j*N + k] = c0*in_s[threadIdx.z][threadIdx.y][threadIdx.x]
14                 + c1*in_s[threadIdx.z][threadIdx.y][threadIdx.x-1]
15                 + c2*in_s[threadIdx.z][threadIdx.y][threadIdx.x+1]
16                 + c3*in_s[threadIdx.z][threadIdx.y-1][threadIdx.x]
17                 + c4*in_s[threadIdx.z][threadIdx.y+1][threadIdx.x]
18                 + c5*in_s[threadIdx.z-1][threadIdx.y][threadIdx.x]
19                 + c6*in_s[threadIdx.z+1][threadIdx.y][threadIdx.x];
20         }
21     }
22 }
23

```

图 8.8: 采用共享内存分块的三维七点模板扫描内核（依据原书图 8.8 重排）

一个网格点，所以每个表达式都减去 1（第 2–4 行）。一般来说，所减的值应当等于模板阶数。

内核在共享内存中分配数组 `in_s`，用来保存每个线程块的输入分块（第 5 行）。每个线程加载一个输入元素，也就是包含模板网格点模式的立方输入区域的起始元素。由于第 2–4 行执行了减法，一些线程可能试图加载网格的幽灵单元；第 6 行的  $i \geq 0$ 、 $j \geq 0$  和  $k \geq 0$  防止这些越界访问。线程块大于输出分块，处于线程块各维末端的一些线程也可能访问超过网格数组各维上界的幽灵单元；同一行的  $i < N$ 、 $j < N$  和  $k < N$  防止这些访问。线程块中的所有线程协作把输入分块加载到共享内存（第 7 行），再通过屏障同步等待所有输入分块网格点都进入共享内存（第 9 行）。

每个线程块在第 10–21 行计算自己的输出分块。第 10 行的条件反映了简化假设：输入与输出网格的边界点保存初始条件，不需要由内核逐次迭代更新。因此，输出点落在这些边界位置的线程会被停用。边界网格点在三维网格表面形成一层。第 11–12 行的条件则停用仅为加载输入分块而额外启动的线程，只允许  $i$ 、 $j$ 、 $k$  下标落在输出分块内的线程计算相应输出点。最后，每个活跃线程使用七点模板指定的输入网格点计算输出值，但输入值来自共享内存而非全局内存。

可以用内核达到的算术强度来评估共享内存分块的效果。忽略缓存时，原始模板扫描内核达到 0.41 FLOP/B。对共享内存分块内核，假设每个输入分块是各维包含  $t$  个网格点的立方体，每个输出分块则在各维包含  $t - 2$  个网格点。因此，每个线程块有  $(t - 2)^3$  个活跃线程计算输出值，每个活跃线程执行 13 次浮点乘法或加法，总计  $13(t - 2)^3$  次浮点运算。每个线程块还执行  $t^3$  次加载来读入输入分块，并执行  $(t - 2)^3$

次  $4B$  存储来写出输出分块。分块内核的算术强度为

$$\frac{13(t-2)^3}{4t^3 + 4(t-2)^3} = \frac{13}{8} \cdot \frac{1}{\frac{1}{2} \frac{t^3}{(t-2)^3} + \frac{1}{2}} \text{ FLOP/B.}$$

$t$  越大, 算术强度越高; 直观上, 输出分块越大, 输入网格点值的复用次数就越多。当  $t$  渐近增大时, 算术强度上界为  $13/8 = 1.625$  FLOP/B, 正是第 8.3 节推导出的理想算术强度。

遗憾的是, 当前硬件对线程块大小的 1024 线程限制, 使图 8.8 的内核难以采用很大的  $t$ 。实际可用的  $t$  上限是 8, 因为  $8 \times 8 \times 8$  线程块已有 512 个线程。此外, 输入分块占用的共享内存与  $t^3$  成正比, 增大  $t$  会显著增加共享内存消耗。这些硬件限制迫使分块模板内核采用较小的分块。

硬件造成的  $t$  值上限较小有两个主要缺点。第一个缺点是限制算术强度。当  $t = 8$  时, 七点模板的算术强度只有 0.96 FLOP/B, 远低于 1.625 FLOP/B 的理想值。随着  $t$  减小, 光环开销占比上升, 算术强度还会降低。第 7 章已经讨论过, 光环元素的复用次数低于非光环元素;  $t$  越小, 输入分块中光环元素所占比例越大。例如, 对半径为 1 的卷积滤波器,  $32 \times 32$  二维输入分块包含 1024 个输入元素, 对应的输出分块包含  $30 \times 30 = 900$  个元素。因此, 输入中有  $1024 - 900 = 124$  个光环元素, 约占 12%。相比之下, 对一阶三维模板,  $8 \times 8 \times 8$  输入分块包含 512 个元素, 对应输出分块只有  $6 \times 6 \times 6 = 216$  个元素。输入中有  $512 - 216 = 296$  个光环元素, 约占 58%!

第二个缺点是小分块会妨碍内存访问合并。对于  $8 \times 8 \times 8$  分块, 每个包含 32 个线程的 warp 要负责加载分块中 4 个不同的行, 每行包含 8 个输入值。因此, 在同一条加载指令上, warp 中的线程会访问全局内存中至少 4 个相距较远的位置。这些访问无法合并, DRAM 带宽得不到充分利用。可以采用非立方分块来克服这一缺点: 把线程块的  $x$  维设为 32, 使同一 warp 中的线程访问连续的 32 个元素。例如, 可把线程块的  $x$ 、 $y$ 、 $z$  三维分别设为 32、8、4。与三维均为 8 的立方线程块相比, 这种设置能改善访问合并, 因而性能更好。然而, 即使重新排列线程块的维度, 输出分块总体上仍然很小, 算术强度依旧较低。为了提高算术强度而扩大分块的需求, 引出了下一节的方法。

## 8.5 线程粗化

上一节提到, 模板通常用于三维网格, 而且模板模式比较稀疏, 因此模板扫描不像卷积那样容易从共享内存分块中获益。本节通过线程粗化突破线程块大小的限制: 把每个线程的工作从计算一个网格点值, 粗化为计算一系列网格点值, 如图 8.9 所示。回顾第 6 章, 线程粗化会把并行工作单元部分串行化到每个线程中, 从而降低并行化开销。在这里, 细粒度并行化的开销, 是必须把复用率较低的光环元素加载到更多线程块中。

图 8.9 假设每个输入分块包含  $t^3 = 6^3 = 216$  个网格点。为了能看到输入分块内部，示意图剥去了其前、左、上三层。每个输出分块包含  $(t-2)^3 = 4^3 = 64$  个网格点。输入分块的每个  $x-y$  平面包含  $6^2 = 36$  个网格点，输出分块的每个  $x-y$  平面包含  $4^2 = 16$  个网格点。负责该分块的线程块，其线程数与输入分块的一个  $x-y$  平面相同，即  $6 \times 6$ ；图中只突出显示实际参与输出计算的内部  $4 \times 4$  线程。




图 8.9: 三维七点模板扫描沿  $z$  方向的线程粗化（依据原书图 8.9 重绘）

图 8.10 给出沿  $z$  方向粗化线程的三维七点模板扫描内核。基本思路是让线程块沿  $z$  方向（即图中深入纸面的方向）迭代，每次迭代计算输出分块中一个  $x-y$  平面的网格点值。内核首先把每个线程分配给输出的一个  $x-y$  平面中的网格点（第 3-4 行）。变量  $i$  是各线程计算的输出分块网格点的  $z$  下标；每次迭代期间，一个线程块的所有线程处理输出分块的同一个  $x-y$  平面，因此它们所计算输出点的  $z$  下标相同。

初始时，每个线程块需要把三个输入分块平面加载到共享内存；它们包含计算图 8.9 中最靠近读者、以线程标出的输出平面所需的全部点。所有线程先把第一层加载到共享内存数组 `inPrev_s`（第 8-10 行），再把第二层加载到 `inCurr_s`（第 11-13 行）。在图中，为了显示内部层，第一层已经从输入分块前侧剥离。

第一次迭代期间，线程块中的所有线程协作把当前输出平面所需的第三个输入层加载到共享内存数组 `inNext_s`（第 15-17 行），然后在屏障处等待所有线程完成加载（第 18 行）。第 19-21 行的条件与图 8.8 共享内存内核中的对应条件作用相同。

随后，每个线程使用 `inCurr_s` 中的四个  $x-y$  邻点、`inPrev_s` 中的一个  $z$  邻点以及 `inNext_s` 中的另一个  $z$  邻点，计算当前输出分块平面中的一个输出网格点。之后线程块中的所有线程再次在屏障处等待，确保每个线程都完成计算，再进入下一个输出分块平面。离开屏障后，所有线程协作把 `inCurr_s` 的内容移入 `inPrev_s`，再把 `inNext_s` 的内容移入 `inCurr_s`。这是因为线程沿  $z$  方向前进一个输出平面后，各输入分块平面承担的角色也随之改变。每次迭代结束时，线程块已经保存了计算下一输出平面所需的三个输入平面中的两个；进入下一次迭代后，只需再加载第三个输入平面。为计算第二个输出平面而更新后的数组映射如图 8.11 所示。

线程粗化内核的优点是：无需增加线程数就能扩大分块，也无需让输入分块的所有平面同时驻留在共享内存中。此时线程块大小只有  $t^2$ ，而不是  $t^3$ ，其中  $t$  是输入分

```

1  __global__ void stencil_kernel(float* in, float* out, unsigned int N) {
2      int iStart = blockIdx.z*OUT_TILE_DIM;
3      int j = blockIdx.y*OUT_TILE_DIM + threadIdx.y - 1;
4      int k = blockIdx.x*OUT_TILE_DIM + threadIdx.x - 1;
5      __shared__ float inPrev_s[IN_TILE_DIM][IN_TILE_DIM];
6      __shared__ float inCurr_s[IN_TILE_DIM][IN_TILE_DIM];
7      __shared__ float inNext_s[IN_TILE_DIM][IN_TILE_DIM];
8      if(iStart-1 >= 0 && iStart-1 < N && j >= 0 && j < N && k >= 0 && k < N) {
9          inPrev_s[threadIdx.y][threadIdx.x] = in[(iStart - 1)*N*N + j*N + k];
10     }
11     if(iStart >= 0 && iStart < N && j >= 0 && j < N && k >= 0 && k < N) {
12         inCurr_s[threadIdx.y][threadIdx.x] = in[iStart*N*N + j*N + k];
13     }
14     for(int i = iStart; i < iStart + OUT_TILE_DIM; ++i) {
15         if(i + 1 >= 0 && i + 1 < N && j >= 0 && j < N && k >= 0 && k < N) {
16             inNext_s[threadIdx.y][threadIdx.x] = in[(i + 1)*N*N + j*N + k];
17         }
18         __syncthreads();
19         if(i >= 1 && i < N - 1 && j >= 1 && j < N - 1 && k >= 1 && k < N - 1) {
20             if(threadIdx.y >= 1 && threadIdx.y < IN_TILE_DIM - 1
21                && threadIdx.x >= 1 && threadIdx.x < IN_TILE_DIM - 1) {
22                 out[i*N*N + j*N + k] = c0*inCurr_s[threadIdx.y][threadIdx.x]
23                     + c1*inCurr_s[threadIdx.y][threadIdx.x-1]
24                     + c2*inCurr_s[threadIdx.y][threadIdx.x+1]
25                     + c3*inCurr_s[threadIdx.y+1][threadIdx.x]
26                     + c4*inCurr_s[threadIdx.y-1][threadIdx.x]
27                     + c5*inPrev_s[threadIdx.y][threadIdx.x]
28                     + c6*inNext_s[threadIdx.y][threadIdx.x];
29             }
30         }
31         __syncthreads();
32         inPrev_s[threadIdx.y][threadIdx.x] = inCurr_s[threadIdx.y][threadIdx.x];
33         inCurr_s[threadIdx.y][threadIdx.x] = inNext_s[threadIdx.y][threadIdx.x];
34     }
35 }
36

```


图 8.10: 沿  $z$  方向执行线程粗化的三维七点模板扫掠内核（依据原书图 8.10 重排）

图 8.11: 第一次迭代后，共享内存数组到输入分块平面的映射（依据原书图 8.11 重绘）



块的维度，因此可以采用大得多的  $t$ 。例如， $t = 32$  时线程块大小为  $t^2 = 1024$ 。在此  $t$  值下，内核的算术强度为 1.52 FLOP/B，相比原共享内存分块内核采用  $8 \times 8 \times 8$  输入分块时的 0.96 FLOP/B 有显著提升，也更接近 1.625 FLOP/B 的理想值。

此外，任意时刻只需把输入分块的三个层放入共享内存。共享内存容量需求从  $t^3$  个元素降为  $3t^2$  个元素。对于  $t = 32$ ，每个线程块的共享内存消耗为  $3 \cdot 32^2 \cdot 4 = 12$  KB，处于合理范围内。

## 8.6 寄存器分块

某些模板模式的特殊性质会带来新的优化机会。这里介绍一种对如下模板尤其有效的优化：模板只涉及中心点沿  $x$ 、 $y$ 、 $z$  方向的邻点。图 8.3 中的所有模板都符合这一描述，图 8.10 的三维七点模板扫描内核也体现了该性质。

在计算具有相同  $x$ - $y$  下标的输出分块网格点时，每个 `inPrev_s` 和 `inNext_s` 元素都只由一个线程使用。只有 `inCurr_s` 元素会被多个线程访问，真正需要放在共享内存中。因此，`inPrev_s` 和 `inNext_s` 中的  $z$  邻点可以改为保存在唯一使用它们的线程的寄存器中。第 5、6 章已经讨论过，这种把数据留在寄存器中以减少共享内存或全局内存访问的技术称为**寄存器分块 (register tiling)**。

图 8.12 在输入分块的上一平面和下一平面上应用寄存器分块。该内核以图 8.10 的线程粗化内核为基础，只做了几处简单但重要的修改。首先建立三个寄存器变量 `inPrev`、`inCurr` 和 `inNext`（第 5、7、8 行）。寄存器变量 `inPrev` 和 `inNext` 分别替代共享内存数组 `inPrev_s` 和 `inNext_s`，但仍保留 `inCurr_s`，使线程能够共享  $x$ - $y$  邻点值。因此，该内核使用的共享内存降至图 8.10 内核的三分之一。

**译者注：** 原书图 8.12 最后一条赋值把右值写为已经被寄存器变量替代的 `inNext_s`；结合本节文字和循环中的变量角色，此处应为 `inNext`，代码清单已按这一含义更正。原书同节还把共享内存用量的比较对象印为图 8.12；从上下文可知应与改写前的图 8.10 比较。

输入分块上一平面和当前平面的初始加载（第 9–15 行），以及每次新迭代前下一平面的加载（第 17–19 行），都以寄存器变量作为目的位置。因此，输入分块“活跃部分”的三个平面分散保存在同一线程块各线程的寄存器中。内核还始终在共享内存中保存输入分块当前平面的一个副本（第 14、36 行），使活跃输入平面上的  $x$ - $y$  邻点一直可供所有需要它们的线程访问。

图 8.10 和图 8.12 的内核都只把输入分块的“活跃部分”保存在片上内存中。活跃部分的平面数取决于模板阶数；对三维七点模板而言是 3 个平面。图 8.12 的线程粗化与寄存器分块内核，相比图 8.10 只有线程粗化的内核具有两个优点。第一，原来对共享内存的许多读写现在改由寄存器完成。寄存器延迟明显更低、带宽更高，因



```

1  __global__ void stencil_kernel(float* in, float* out, unsigned int N) {
2      int iStart = blockIdx.z*OUT_TILE_DIM;
3      int j = blockIdx.y*OUT_TILE_DIM + threadIdx.y - 1;
4      int k = blockIdx.x*OUT_TILE_DIM + threadIdx.x - 1;
5      float inPrev;
6      __shared__ float inCurr_s[IN_TILE_DIM][IN_TILE_DIM];
7      float inCurr;
8      float inNext;
9      if(iStart-1 >= 0 && iStart-1 < N && j >= 0 && j < N && k >= 0 && k < N) {
10         inPrev = in[(iStart - 1)*N*N + j*N + k];
11     }
12     if(iStart >= 0 && iStart < N && j >= 0 && j < N && k >= 0 && k < N) {
13         inCurr = in[iStart*N*N + j*N + k];
14         inCurr_s[threadIdx.y][threadIdx.x] = inCurr;
15     }
16     for(int i = iStart; i < iStart + OUT_TILE_DIM; ++i) {
17         if(i + 1 >= 0 && i + 1 < N && j >= 0 && j < N && k >= 0 && k < N) {
18             inNext = in[(i + 1)*N*N + j*N + k];
19         }
20         __syncthreads();
21         if(i >= 1 && i < N - 1 && j >= 1 && j < N - 1 && k >= 1 && k < N - 1) {
22             if(threadIdx.y >= 1 && threadIdx.y < IN_TILE_DIM - 1
23                && threadIdx.x >= 1 && threadIdx.x < IN_TILE_DIM - 1) {
24                 out[i*N*N + j*N + k] = c0*inCurr
25                     + c1*inCurr_s[threadIdx.y][threadIdx.x-1]
26                     + c2*inCurr_s[threadIdx.y][threadIdx.x+1]
27                     + c3*inCurr_s[threadIdx.y+1][threadIdx.x]
28                     + c4*inCurr_s[threadIdx.y-1][threadIdx.x]
29                     + c5*inPrev
30                     + c6*inNext;
31             }
32         }
33         __syncthreads();
34         inPrev = inCurr;
35         inCurr = inNext;
36         inCurr_s[threadIdx.y][threadIdx.x] = inNext;
37     }
38 }
39

```

图 8.12: 沿  $z$  方向同时采用线程粗化与寄存器分块的三维七点模板扫描内核（依据原书图 8.12 重排）

此代码有望运行得更快。第二，每个线程块的共享内存消耗只剩原来的三分之一。

当然，这一改进的代价是每个线程多使用三个寄存器；若采用  $32 \times 32$  线程块，每个线程块总共会多用 3072 个寄存器。模板阶数更高时，寄存器用量还会进一步上升。如果寄存器用量成为问题，可以改回把部分平面存放在共享内存中。这体现了共享内存用量与寄存器用量之间经常需要做出的权衡。

总体而言，数据复用现在分散在寄存器和共享内存中。全局内存访问次数没有变化；把寄存器和共享内存一并考虑时，总体数据复用率与只用共享内存保存输入分块的线程粗化内核相同。因此，在线程粗化基础上增加寄存器分块，不会改变全局内存带宽消耗。

## 8.7 小结

本章深入讨论了模板扫掠计算。它看起来只是采用特殊滤波器模式的卷积，但模板源于求解微分方程时对导数的离散化和数值近似，因此具有两项能够促成新优化的特征。

第一，模板扫掠通常在三维网格上执行，而卷积通常用于二维图像或少量二维图像的时间切片。这使二者的分块考量不同，并促使三维模板采用线程粗化，以获得更大的输入分块和更高的算术强度。第二，某些模板模式允许对输入数据执行寄存器分块，从而进一步提高数据访问吞吐量，并缓解共享内存压力。

## 8.8 练习

1. 考虑在包含边界单元的  $120 \times 120 \times 120$  网格上执行三维模板计算。
  - a. 每次模板扫掠会计算多少个输出网格点？
  - b. 对图 8.6 的基本内核，假设线程块大小为  $8 \times 8 \times 8$ ，需要多少个线程块？
  - c. 对图 8.8 的共享内存分块内核，假设线程块大小为  $8 \times 8 \times 8$ ，需要多少个线程块？
  - d. 对图 8.10 同时采用共享内存分块和线程粗化的内核，假设线程块大小为  $32 \times 32$ ，需要多少个线程块？
2. 考虑一个同时采用共享内存分块和线程粗化的三维七点模板实现。该实现与图 8.10 和图 8.12 类似，但分块不是规则立方体；它采用  $32 \times 32$  的线程块，并把粗化因子设为 16，也就是说，每个线程块沿  $z$  维处理连续的 16 个输出平面。
  - a. 在线程块的整个生命周期中，它所加载的输入分块大小是多少（以元素个数计）？

- b. 在线程块的整个生命周期中，它所处理的输出分块大小是多少（以元素个数计）？
- c. 该内核的算术强度是多少（以 FLOP/B 计）？
- d. 如果不使用寄存器分块，如图 8.10 所示，每个线程块需要多少字节共享内存？
- e. 如果使用寄存器分块，如图 8.12 所示，每个线程块需要多少字节共享内存？

# 术语表（待扩充）

|                             |                                  |
|-----------------------------|----------------------------------|
| <b>GPU</b>                  | 图形处理器（Graphics Processing Unit）  |
| <b>CPU</b>                  | 中央处理器（Central Processing Unit）   |
| <b>CUDA</b>                 | NVIDIA 的通用并行计算编程平台与模型            |
| <b>throughput</b>           | 吞吐量                              |
| <b>latency</b>              | 延迟                               |
| <b>data parallelism</b>     | 数据并行                             |
| <b>memory bandwidth</b>     | 内存带宽                             |
| <b>speedup</b>              | 加速比                              |
| <b>SM</b>                   | 流式多处理器（Streaming Multiprocessor） |
| <b>GPC</b>                  | GPU 处理集群（GPU Processing Cluster） |
| <b>warp</b>                 | CUDA 中以 32 个线程为常见实现大小的线程调度单元     |
| <b>occupancy</b>            | 占用率                              |
| <b>global memory</b>        | 全局内存                             |
| <b>shared memory</b>        | 共享内存                             |
| <b>arithmetic intensity</b> | 算术强度                             |
| <b>tiling</b>               | 分块                               |

**Roofline model**

Roofline 模型

**memory coalescing**

内存访问合并

**DRAM burst**

DRAM 突发

**cache line**

缓存行

**channel** 内存通道**bank conflict**

bank 冲突

**vector load/store**

向量加载/存储

**thread coarsening**

线程粗化

**coarsening factor**

粗化因子

**stencil** 模板; 差分模板**stencil sweep**

模板扫掠

**structured grid**

结构化网格

**finite difference**

有限差分

**boundary condition**

边界条件

**register tiling**

寄存器分块

**loop unrolling**

循环展开

**instruction scheduling**

指令调度

**double-buffering**

双缓冲

**true dependence**

真依赖

**false dependence**

假依赖

**privatization**

私有化

**warp-level primitive**

warp 级原语

**bottleneck**

瓶颈