## 模拟与数字电路

#### **Analog and Digital Circuits**



课程主页 扫一扫

第八讲: 竞争与时序逻辑 电路


Lecture 8: Hazards and Sequential logics

主 讲: 陈迟晓

Instructor: Chixiao Chen


#### 提纲


- 复习
  - 右图是一个半加器的Verilog
  - 试判断下图的模块的逻辑模块
- 竞争、冒险、毛刺
- 时序电路
- 锁存器



## 逻辑门延时

• 实际逻辑门存在延时







以反相器为例: 延时是负载 电容漏电、放电的过程

#### 反相器延时

- 反相器输入 从低到高
  - 先进工艺下,反相器延时约在10ps



#### Square wave approximation




$$t_{pdr} = \frac{\Delta Q}{I_{DSAT,N}} = \frac{C_L \cdot \Delta V_{OUT}}{I_{DSAT,N}}$$

$$\Delta V_{OUT} = V_{DD}/2$$


## Timing Hazards 竞争冒险

假设下列电路中的逻辑门具有相同的延时,在右图逻辑中:输入
 A/B保持不变,S从高到低,画出
 Z的时序波形。





#### 基于卡诺图的Hazard推断


- Hazard原因:逻辑延时差
- 存在两个AND,其中一个AND门前没有非门,另一个前有非门
- 卡诺图上,相邻的格子均 为1,但是,并未被同一个 圈包裹



# Hazard解决方案(一): 冗余项








补充冗余项:将红色格子代表的门再次加回

#### Hazard解决方案(二):专用编码


- 格雷码 Gray Code
  - 特点计数变化时,每次仅有1位变化





Decimal Number	4 bit Binary Number	4 bit Gray Code
	ABCD	G <sub>1</sub> G <sub>2</sub> G <sub>3</sub> G <sub>4</sub>
0 1 2	0000 0001 0010	0000 0001 0011
3 4	0011	$\frac{0010}{0110}$
5 6	0101	0111
7	0111	0100
8 9	1000	1100
10	1010	1111
11 12	1011	1110
13 14	1101	1011
15	1110 1111	1001


## Hazard解决方案(二):专用编码

• 格雷码的硬件实现(卡诺图)










## Hazard补偿方法 (三): 同步时序电路

- 举例
  - 考试过程中的某个瞬间对错不在乎
  - 只关心交卷状态的 成绩






同步电路采用时钟才采样某个有效瞬间

## 时序逻辑 vs 组和逻辑

• 同步电路并不是组和逻辑, 他存在一个器件使得


输出不仅跟当前的输入有关,而且**跟过去的输入也有关**。 这就要求在电路中必须包含一些**存储元件**来记住这些输入的过去值。

• 生活中的时序逻辑举例: 电梯开关门



# 时序电路

- 组合逻辑+存储单元
- 输入和输出基于之前的状态与目前状态




#### 基于正反馈的存储单元


Latch可等效为反相器的级联 存在2-3个解 其中有一个是亚稳态



■ Now consider the behavior of the following circuit:




■ Superimposing the two graphs gives the following:




#### 时序电路基础原件: SR锁存器

- 假设开关门逻辑存在两个输入: Set (关门) / Reset (开门)
- 上述电路的真值表如下:

INPUTS		OUTPU	STATE
S	R	T Q	ž.
0	0	No Change	Previous
0	1	0	Reset
1	0	1	Set
1	1	(Fig. 1)	Forbidde n






SR 锁存器


#### 锁存器的非稳态实现

 $Q(t+\delta) = X(t)'$  and  $X(t+\delta) = Q(t)'$ 

• 假设逻辑门存在延时 delta


$$X - \delta - Y$$
 $Y(t+\delta) = X(t)$ 
 $X - \delta - Y$ 
 $Y - \delta - X(t)$ 






若SR存在同时由1到0的变化, 存在延时delta1,那么锁存器 电路可能振荡v


# SR锁存器波形



# SR锁存器波形





## 具有控制端的SR锁存器



#### D型锁存器

- D= Data
- •相比于输入端: 仅有数据输入,和使能(时钟输入)





C	D	Next state of Q
0	X	No change
1	0	Q = 0; Reset state
1	1	Q = 1; Set state

# 同步时序逻辑电路

