

模拟与数字电路 作业(三)

1. 在如下图所示的同步时序电路中,已知组合逻辑 CL1 与 CL2 的最大最小延时分别由 t_{cmax} 和 t_{cmin} 标识,D 型触发器的 t_{ck-a} =50ps, t_{setus} =25ps。求:1)该电路的最小时钟周期;



2. 若上述电路的时钟由右图所示的时钟驱动网络实现,其中每个反相器延时的数学期望是 50ps,存在最大+/-20%的误差偏移,此时该电路的最小时钟周期是多少?



- 3. 设计一个同步序列检测电路,当二进制输入中出现3个连续的1,则输出命中。当连续输入超过3个1时,从第一次命中后保持输出命中直到输入0。
 - (1) 基于 Moore 模型定义该检测电路的有限状态,化简后作状态转移图
- (2) 写出该状态机的 Verilog 硬件描述
- (3) 画出状态逻辑、输出逻辑的真值表,使用卡诺图化简表达式
- (4) 基于上述表达式,用 D 型触发器与基本逻辑门画出该检测电路的电路图