

# 模拟与数字电路

## Analog and Digital Circuits



课程主页 扫一扫

第七讲：数字逻辑与逻辑门

Lecture 7: Digital Logic and Logic Gates

主讲：陈迟晓

Instructor: Chixiao Chen

# 提纲

- 复习
  - 模拟信号 与 数字信号的差别?
- 数字电路的二进制标达
- 二进制 反相器电路
- 基本逻辑门，及其CMOS拓扑电路结构



# 数字电路 与 进制

- 数字电路与模拟电路的区别：离散化

**十进制(Decimal):** 以十为基数的记数体制

用十个数码表示:

1、2、3、4、5、6、7、8、9、0

遵循逢十进一、借一当十的计数规律

$$157 = 1 \times 100 + 5 \times 10 + 7 \times 1$$

$$= 1 \times 10^2 + 5 \times 10^1 + 7 \times 10^0$$

数码

权重

一个n位整数和m位小数的十进制数V

$$\begin{array}{ccccccc} d_{n-1} & d_{n-2} & \dots & d_0 & . & d_{-1} & \dots d_{-m} \\ \downarrow & \downarrow & & \downarrow & & \downarrow & \downarrow \\ 10^{n-1} & 10^{n-2} & & 10^0 & & 10^{-1} & 10^{-m} \end{array}$$

按权值展开:

$$V = d_{n-1} \times 10^{n-1} + d_{n-2} \times 10^{n-2} + \dots + d_1 \times 10^1 + d_0 \times 10^0 \\ + d_{-1} \times 10^{-1} + d_{-2} \times 10^{-2} + \dots + d_{-m} \times 10^{-m}$$

$$= \sum_{i=-m}^{n-1} d_i \times 10^i$$

取值

权重

# 二进制 定点数

- 二进制不仅能表示整数，也能表示定点小数
- 对于一个  $(n+m+1)$  位二进制数， $n$ 表示整数位， $m$ 表示小数位

$$\begin{array}{ccccccc} b_{n-1} & b_{n-2} & \dots & b_1 & b_0 & . & b_{-1} \dots b_{-m} \\ \updownarrow & \updownarrow & & \updownarrow & \updownarrow & & \updownarrow \\ 2^{n-1} & 2^{n-2} & & 2^1 & 2^0 & & 2^{-1} \dots 2^{-m} \end{array}$$

- 展开得到

$$\begin{aligned} V &= b_{n-1} \times 2^{n-1} + b_{n-2} \times 2^{n-2} + \dots + b_1 \times 2^1 + b_0 \times 2^0 \\ &\quad + b_{-1} \times 2^{-1} + b_{-2} \times 2^{-2} + \dots + b_{-m} \times 2^{-m} \\ &= \sum_{i=-m}^{n-1} b_i \times 2^i = \sum_{i=-m}^{n-1} b_i \times W^i \end{aligned}$$

8-bit  
Scale  
Option 1

12.75

sign mantissa(7-bits)



Integer  
([7-f]-bits)      fractional  
(f-bits)

$s=0$   $m=102$   $f=13$

8-bit  
Scale  
Option 2

0.19921785

sign mantissa(7-bits)



fractional  
(f-bits)


$s=0$   $m=102$   $f=9$

# 二进制与十进制的转换

例: 1011010.11 转换为10进制数

$$\begin{aligned} V &= 1 \times 2^6 + 0 \times 2^5 + 1 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 \\ &\quad + 0 \times 2^0 + 1 \times 2^{-1} + 1 \times 2^{-2} \\ &= 64 + 16 + 8 + 2 + 0.5 + 0.25 \\ &= 90.75 \end{aligned}$$

例2 十进制小数0.21转换为二进制数，要求转换误差小于 $2^{-6}$ 。






# 现代数字系统多采用二进制

## 二进制系统:

逻辑高 (Logic 1) – 高电平  
逻辑低 (Logic 0) – 低电平



用电路的两个状态---高电平 (1) 和低电平 (0) 来表示二进制数，数码的产生，存储和传输简单、可靠。



输入信号  $V_i$  控制  $S$  工作在截止和导通两个状态， $S$  = 晶体管

# 用于表达二进制电路的晶体管状态

当  $V_i = V_{GS} < V_T$ ，NMOS 截止。

MOSFET 在截止状态， $V_{OH} \approx V_{DD}$


当 输入高电平  $V_i = V_{DD} > V_T$

我们希望MOSFET 在 \_\_\_\_\_ 状态

$V_{OL}$  可由图解法求出  $V_{DS}$




输入低电平，MOS 截止，输出高电平；

输入高电平，MOS 导通，输出低电平。 非门，NOT Gate，反相器



# 反相器的电压传输曲线



- 理想传输曲线 vs. 实际传输曲线





# 反相器的电压传输曲线

- 基于电阻负载的NMOS的反相器电压传输曲线



电阻负载的NMOS反相器问题:




- 1) 输出高电平和输出低电平的电流差别巨大
- 2) 电阻实现在集成电路工艺上的困难
- 3) 输出低电平随电阻变化而变化



# CMOS反相器的电压传输曲线

- CMOS反相器

无论输出高电平还是低电平，都没有静态电流



高电平 (1) 和低电平 (0)  
是稳定的VDD和GND




# 非二进制 数字系统

- 为什么二进制?

数字系统是离散化的系统，不仅有二进制。但是，二进制是所有系统中最鲁棒（稳定的系统）

- 我们日常生活中有非二进制的数字电路么?

NAND Flash



QLC (coming...)


TLC

MLC

SLC

# 基本逻辑门 —— 非门

- 开关电路模型



如果  $A$  闭合，灯  $F$  灭。


- 功能描述：  
输出与输入波形相反，产生反向输出波形。

- 真值表

输入的所有可能取值按二进制数大小排列在左；对应的输出列在右。

$A$	$F$
0	1
1	0


- 符号标达



$$F = \bar{A}$$

# 基本逻辑门 —— 与门

- 开关电路模型




只有当  $A$  和  $B$  都闭合 (逻辑 1), 灯 ( $F$ ) 才亮 (逻辑 1)。

- 功能描述:  
输入只要有低, 输出为低;  
输入都为高时, 输出为高。

- 真值表

$A$	$B$	$F$
0	0	0
0	1	0
1	0	0
1	1	1


- 符号标达



$$F = A \cdot B = AB$$

# 基本逻辑门 —— 或门

- 开关电路模型



**AB任何一个开关闭合, 灯  $F$  亮。**


- 功能描述:

输入只要有高, 输出为高;  
输入都为低时, 输出为低。

- 真值表

$A$	$B$	$F$
0	0	0
0	1	1
1	0	1
1	1	1

- 符号标达




$$F = A + B$$

# 逻辑关系的组和


- 通过“与”、“或”、“非”的组和，形成一些新的逻辑

- 与非门


- 或非门



a	b	y
0	0	0
0	1	0
1	0	0
1	1	1




a	y
0	1
1	0




a	b	y
0	0	1
0	1	1
1	0	1
1	1	0

- 异或门?



a	b	y
0	0	0
0	1	1
1	0	1
1	1	1




a	b	y
0	0	1
0	1	0
1	0	0
1	1	0




# 从开关的角度 理解 CMOS

- NMOS 开关




$$Y = X \text{ if } A \text{ and } B = AB$$




$$Y = X \text{ if } A \text{ OR } B = A + B$$

- PMOS 开关



$$Y = X \text{ if } \bar{A} \text{ AND } \bar{B} = \overline{A+B}$$




$$Y = X \text{ if } \bar{A} \text{ OR } \bar{B} = \overline{AB}$$



# 从开关的角度 构建 与非门

A	B	Out
0	0	1
0	1	1
1	0	1
1	1	0

**Truth Table of a 2 input NAND gate**



# 从开关的角度 构建 或非门

A	B	Out
0	0	1
0	1	0
1	0	0
1	1	0

Truth Table of a 2 input NOR gate

