

DDR压测优化小结

1.优化点:


其中1.3 CA TRAINING算法策略的优化是最关键的优化

1.1 优化DDR写DQ的第一拍

优化前:



优化后:



原因为输出ENABLE信号晚了半拍,导致输出的第一拍高电平少了一半,现将ENABLE信号推前半拍即可

1.1.1 改动点

具体为,修改寄存器:

2.1.96 DENALI_PHY_95 Register

The following parameters are mapped to DENALI_PHY_95 (Register Address 0x105f, Port Address 0x417c).

31	24	23	16	15	8	7	0
PHY_DQS_OE_TIMING_0		PHY_DQ_TSEL_WR_TIMING_0		PHY_DQ_TSEL_RD_TIMING_0		PHY_DQ_OE_TIMING_0	

phy_dq_oe_timing_X (8 bits)				
Defines the start and end timing adjustment values for the DQ/DM output enable signals. There is a phy_dq_oe_timing_X parameter for each of the slices of data sent on the DFI data bus.				
• Bits [7:4] = dq_oe_end; Write DQ/DM output enable de-assertion control. -- Bits [7:5] = Full cycle offset -- Bit [4] = Half cycle offset • Bits [3:0] = dq_oe_start; Write DQ/DM output enable assertion control. -- Bits [3:1] = Full cycle offset -- Bit [0] = Half cycle offset				
Slice 0: DENALI_PHY_95	Slice 1: DENALI_PHY_351	Slice 2: DENALI_PHY_607	Slice 3: DENALI_PHY_863	

图中,


- 1. I对应输出的DQ信号,OE对应输出的DQS信号,在OE拉高的范围内,DQ才可以正确输出

2. DQS信号由DFI_WRDATA_EN(DFI协议)信号产生,即图中的WRDATA_EN信号
3. DQ_OE_START_COARSE与OE的延迟是固定的
4. PHY_DQ_OE_TIMING相当于控制DFI_WRDATA_EN到OE信号的延迟,当配置为0x41时候,此时DFI_WRDATA_EN与OE信号没有延迟,OE信号能够完全覆盖DQ的输出


从仿真上看,不论是配置为0x42还是0x41,OE应该都是能够完全覆盖到DQ的输出的,但是从实测上,OE配置为0x42时延迟过大,覆盖了DQ的一部分


原先寄存器的PHY_DQ_OE_TIMING_0~3

配置值为0x42,即从第一个FULL_CYCLE_OFFSER开始,到第二个FULL_CYCLE_OFFSER结束,从仿真上看即为:



如果配置为0x41,即从第一个HALF_CYCLE_OFFSER开始,到第二个FULL_CYCLE_OFFSER结束,从仿真上看即为:





配置为0x41时,此时OE正确覆盖了DQ的输出



1.1.2 关于该问题的成因

WDQLVL TRAINING原理

DDR1 WDQLVL TRAINING结果问题


具体的原因为,WDQLVL TRAINING的结果与比仿真早了一拍,同时DFI_WRDATA_EN到OE信号的延迟并不由TRAINING配置,需要人为手动干预

仿真最后TRAINING的结果:

可以明显看到,最终的仿真结果上,第一个高电平出现与DQS差了3拍,而示波器上只差了2拍,这导致了一个后果,此时DQS与DQ的时序关系并不满足需求:

仿真结果:

写:



读:



示波器测量结果:

写:



读:



1.1.3 关于该问题定位

实验:

- a. 可以看到仿真与实测的TRAINING结果差了一拍,尝试配置WDQ TRAINING所有的相关参数,配置后该问题并没有发生改善
- b. 尝试修改DQ的DRIVE/ODT,此时WDQ TRAINING的结果发生了偏移

目前推断该问题与DQ/DQS的信号质量有关,如果后续有新的板子,可能也会存在类似的问题

1.2 优化DDR0 DQ的输出驱动能力

DDR0对于0x55555555波形的输出



DDR1对于0x55555555波形的输出



对比完全相同配置(驱动上拉/下拉:40/40ohm,ODT:60ohm)的0X555555波形的输出,可以发现DDR0整体的输出幅值偏高,但是DDR0不存在信号反射,波形相对平整,相对的,DDR1存在信号反射,但是波形输出幅度一致

该输出整体偏高的问题,目前通过修改驱动/ODT也无法得到改善,且TRAINING过程中该输出电平依然偏高

1.2.1 改动点

将驱动能力改为.上拉60ohm,下拉34ohm,ODT不变,实测驱动电阻越小,则输出幅值越高,ODT只影响波形的信号完整性,对幅值的影响较小

DDR1不同驱动/ODT输出波形的比较

[DRIVER/ODT + FFE 对DQS/DQ性能影响](#)

1.3 CA TRAINING算法策略的优化

[CS/ADR TRAINING原理](#)

[DDR0 CS/ADR TRAINING失败的问题](#)

[DDR0 CA/ADR TRAINING失败问题的解决](#) (启用新版本算法的方式)

旧版本的DDR驱动代码中,CA TRAINING的算法采用DDR颗粒内部指定的默认CA参考电压(0.3V)进行扫描,而基于该旧版本算法的方案得出的最终DDR颗粒参考电压是劣化的

新版本指定最终希望的CA参考电压,并基于该参考电压得出最合适的延迟

旧版本CA算法	长鑫	换算电压(V)	镁光	换算电压(V)
DDR0 MR12	0x12	0.1542	0x22	0.2118
DDR1 MR12	0x12	0.1542	0x22	0.2118
新版本CA算法	长鑫	换算电压(V)	镁光	换算电压(V)
DDR0 MR12	0x1d	0.1938	0x1d	0.1938
DDR1 MR12	0x1d	0.1938	0x1d	0.1938


注:这是MICRON提供的电压参考表,不一定适用于长鑫,长鑫未提供该表

Table 53: V_{REF} Setting for Range[0] and Range[1]


Function	OP	Range[0] Values		Range[1] Values	
		V _{REF(CA)} (% of V _{DDQ}) V _{REF(DQ)} (% of V _{DDQ})		V _{REF(CA)} (% of V _{DDQ}) V _{REF(DQ)} (% of V _{DDQ})	
V _{REF} setting for MR12 and MR14	OP[5:0]	000000b: 15.0%	011010b: 30.5%	000000b: 32.9%	011010b: 48.5%
		000001b: 15.6%	011011b: 31.1%	000001b: 33.5%	011011b: 49.1%
		000010b: 16.2%	011100b: 31.7%	000010b: 34.1%	011100b: 49.7%
		000011b: 16.8%	011101b: 32.3%	000011b: 34.7%	011101b: 50.3% (default)
		000100b: 17.4%	011110b: 32.9%	000100b: 35.3%	011110b: 50.9%
		000101b: 18.0%	011111b: 33.5%	000101b: 35.9%	011111b: 51.5%
		000110b: 18.6%	100000b: 34.1%	000110b: 36.5%	100000b: 52.1%
		000111b: 19.2%	100001b: 34.7%	000111b: 37.1%	100001b: 52.7%
		001000b: 19.8%	100010b: 35.3%	001000b: 37.7%	100010b: 53.3%
		001001b: 20.4%	100011b: 35.9%	001001b: 38.3%	100011b: 53.9%
		001010b: 21.0%	100100b: 36.5%	001010b: 38.9%	100100b: 54.5%
		001011b: 21.6%	100101b: 37.1%	001011b: 39.5%	100101b: 55.1%
		001100b: 22.2%	100110b: 37.7%	001100b: 40.1%	100110b: 55.7%
		001101b: 22.8%	100111b: 38.3%	001101b: 40.7%	100111b: 56.3%
		001110b: 23.4%	101000b: 38.9%	001110b: 41.3%	101000b: 56.9%
		001111b: 24.0%	101001b: 39.5%	001111b: 41.9%	101001b: 57.5%
		010000b: 24.6%	101010b: 40.1%	010000b: 42.5%	101010b: 58.1%
		010001b: 25.1%	101011b: 40.7%	010001b: 43.1%	101011b: 58.7%
		010010b: 25.7%	101100b: 41.3%	010010b: 43.7%	101100b: 59.3%
		010011b: 26.3%	101101b: 41.9%	010011b: 44.3%	101101b: 59.9%
		010100b: 26.9%	101110b: 42.5%	010100b: 44.9%	101110b: 60.5%
		010101b: 27.5%	101111b: 43.1%	010101b: 45.5%	101111b: 61.1%
		010110b: 28.1%	110000b: 43.7%	010110b: 46.1%	110000b: 61.7%
		010111b: 28.7%	110001b: 44.3%	010111b: 46.7%	110001b: 62.3%
		011000b: 29.3%	110010b: 44.9%	011000b: 47.3%	110010b: 62.9%
		011001b: 29.9%	All others: Reserved	011001b: 47.9%	All others: Reserved

示波器测试的CA眼图:

DDR0:



DDR1:



1.4 ZQ校准优化

目前发现第一批板子与第二批板子之间的ZQ校准值存在差异

第一批板子	长鑫	镁光
DDR0 PU CODE	0x49	0x49
DDR1 PD CODE	0x49	0x49
第二批板子	长鑫	镁光
DDR0 PU CODE	0x42	0x42
DDR1 PD CODE	0x42	0x42

1. 需要改变ZQ CODE的校准范围,从原先的0~0x3f的扫描范围,改为0x5~0x3f的扫描范围,否则会出现找不到校准值的情况
2. 扫描范围不能任意设置,否则会引起校准值不准的情况,需要对照读回值与实际值的差距进行设置

2.后续的改进与优化