

ZQ校准的原理

1.ZQ校准电路总览

1.1 ZQ校准电路

其最终的校准结果提供给LVSTL电路

CADENCE文档:





Figure 3: cdns_dds300_cal_v/h Block Diagram and Stripe Line Sketch


JEDEC会议文档:



1.2 LVSTL电路

其上拉下拉电阻的校准值通过ZQ校准获取


JEDEC会议文档:



1.3连接关系:



ZQ校准电路




LVSTL电路

Figure 4.2: Proposed semi-self impedance calibration structure


2.电路介绍

2.1 ZQ校准电路

1. 如下图所示,ZQ校准电路可以认为由3部分构成,分别是上拉校准电路,下拉校准电路,240OHM外部精准电阻
2. 为什么需要校准电阻?
 - a. 上下拉电阻的本质是MOS管,其阻抗高度受到温度/电压的影响,当温度或者电压发生变化时,MOS的电阻不一定准确,此时需要定时校准
3. 上拉校准电阻的工作原理:
 - a. 上拉校准电路内部由多个PMOS管组成,每个MOS管的阻止均为480ohm,
 - b. 通过多个PMOS管并联形成上拉电路,该上拉电阻与外部精准240ohm电阻并联,通过FSM(状态机)控制上拉MOS管的打开数量,并输出电压



- c. 输出的VOH最终与外部的VDD/2进行比较,如果比较的结果与VDD/2相一致,则认为上拉电阻校准值正确,否则FSM继续修改MOS管的导通数量
- d. 下拉校准电路类似,将上拉校准电路的校准结果覆写到下拉校准电路中的上拉部分,并将上拉部分+下拉部分的输出结果与VDD/2相比较,如果比较的结果与VDD/2相一致,则认为下拉电阻校准值正确




2.2 LVSTL电路

2.2.1 LVSTL电路与ZQ校准电路

1. LVSTL电路的简化版如下图所示,其由一个上拉电阻+下拉电阻+ODT构成

a. 其中,(b)为输出高电平的情况,(c)为输出低电平的情况



2. 其实际的电路构成会更复杂一点:

- a. 如图所示, LVSTL的上拉/下拉驱动电路由多个PU/PD组成, 例如PU0~PU5, 共同构成了上拉电阻, DU0~PD5共同构成了下拉电阻
- b. 每一个PU的阻值为240ohm, 其结构与校准电路的上拉校准部分很相似, 也是通过开关MOS管的数量, 控制PU的阻值, 校准电路将其上拉校准的结果(即打开MOS管的数量)写入到每一个PU中, 使得每一个PU的阻值为精准的240ohm
- c. 当我需要配置不同的驱动电阻时, 则打开相应的PU的数量, 比如上拉40ohm, 则是6个240 ohm并联, 此时同时打开PU0~PU5, 则上拉电阻为40ohm, 类似的上拉60ohm, 则只需要打开PU0~PU3即可
- d. 下拉驱动电路也比较类似





Figure 4.2: Proposed semi-self impedance calibration structure

2.2.2 LVSTL电路的输出与驱动能力的关系

驱动的电阻值越小,则输出的幅值越大

2.2.2.1 DQS/DQ采用相同配置

2.2.2.1.1 默认配置:drive/odt:(下拉:40上拉;40)/60



2.2.2.1.2 配置:drive/odt:(下拉:60上拉;60)/60



2.2.2.1.3 配置:drive/odt:(下拉:120上拉;120)/60



3.Cadence IP ZQ校准电路的工作原理

3.1 校准流程图:

设定值的效果:

