2026 全国大学生嵌入式芯片与系统设计竞赛

FPGA 创新设计赛道·AMD 自主选题

面向小麦高光谱的端侧部署

作品设计报告

摘　要

针对小麦叶片高光谱数据维度高、卷积计算量大以及现场检测需要直观展示结果的需求，本作品设计了一套基于 Zynq-7000 的软硬件协同检测终端。系统使用公开数据集 HyperLeaf2024 的叶片影像和 PhiPSII 标签，通过**四层 2DCNN** 预测光系统 II 实际光化学量子效率 PhiPSII。输入保留 204 个光谱波段与空间结构，并加入叶片前景 Mask，形成 205 × 48 × 352 张量。模型约含 35 万参数，每张样本的卷积计算量约为 1.10 GMAC，其中首层占 90.7%，因此硬件设计重点是高通道输入的并行计算、片上复用与数据读取效率。

系统按计算规模和控制特点划分 PS 与 PL 任务。PL 使用 **36 路并行乘法、48 位整数累加及 F48 重量化**，完成卷积、ReLU 和池化，四层共享同一套计算引擎；ARM 负责 TIFF 解析、前景信息生成、DDR 与 DMA 调度、GAP 及 FP32 回归头。输入标准化与量化采用 **Q28 定点乘加**，并对舍入边界作稀疏修正，使原始谱值能够直接进入 PL 预处理通路，保持与软件参考相同的量化结果。

为减少数据搬运与软件调度开销，系统将输入划分为空间块，在片上保存邻域数据，通过两组权重缓存交替加载与计算，并以批 RUN 遍历分块内全部输出通道对。每张样本处理 **158 个分块、执行 316 条命令**；输入组预取使 Conv1 代表事务的 RUN 耗时由 **4.639 ms 降至 2.550 ms，提速 1.819 倍**。PS 准备下一张样本与 PL 计算当前样本同时进行，显示进程独立处理界面更新。完整 AX7020 工程集成 CNN、定点预处理和 LCD 显示，使用 **62 个 DSP 及 78 块 BRAM36 等效资源**，在 100 MHz 计算时钟下，受约束路径已布线 WNS 为 +1.039 ns。

数值测试中，样本 00001 的四层输出及 GAP 与整数参考逐元素一致，**最大差为 0 LSB**；十张原始 TIFF 的板端预测与整数参考最大绝对差为 2.5362×10^{-8}。在 482 张测试样本上，按 0.45 和 0.70 划分低、中、高三个数值区间，**分档准确率为 78.22%**。400 张原始 TIFF 经网口连续输入后**全部完成检测**，总用时 529.094 s，**平均板端推理 1.321 s/样本**，该时间包含 PS 调度、DMA、PL 计算、GAP 和回归头。PYNQ-Z2 分别以 RAW 和 INT16 输入复测十张样本，最终预测与 AX7020 实测一致。

终端支持选择样本数量、自动接收 TIFF、连续检测、任务取消、样本详情和历史回看，以低、中、高数值分档概览结果，并保留连续预测值及 204 波段前景均值光谱。AX7020 采用 RGB24 电容屏与 GT911 触摸，PYNQ-Z2 采用 HDMI 与 USB 鼠标。开发过程中结合大模型开展日志分析、代码修改与仿真验证，并将复用方法整理为 Skill，随工程提供模型参数、接口说明、构建脚本和十张复测样本。作品将高光谱回归、FPGA 加速与本地交互连接为完整终端，为叶片生理参数观察和连续检测提供实现基础。

关键词：小麦叶片；高光谱检测；PhiPSII 回归；FPGA 加速；双板交互终端

目录

摘要 **1**

第一章 项目背景与创新点 **5**
1.1 作品定位与使用场景 5
1.2 相关研究与本作品切入点 5
1.3 需求与主要功能 6
1.4 实现目标与实测指标 6
1.5 作品特色与设计贡献 7

第二章 系统总体设计 **7**
2.1 总体架构 7
2.2 PS/PL 软硬件划分 7
2.3 系统数据流 8

第三章 CNN 算法与硬件映射 **9**
3.1 模型结构 9
3.1.1 数据划分与输入表达 9
3.2 INT16 量化 9
3.3 四层卷积硬件映射 10

第四章 FPGA CNN 加速器设计 **10**
4.1 卷积计算单元 10
4.2 图像分块与片上缓存 11
4.3 流水线与并行设计 11
4.4 AXI4-Stream 接口 12

第五章 PS/PL 协同系统 **12**
5.1 DMA MM2S/S2MM 12
5.2 DDR 数据组织 13
5.2.1 一次分块事务的接口顺序 13
5.3 GAP 与 FP32 Head 13
5.4 PhiPSII 反标准化与分级 14

第六章 显示与交互 **14**
6.1 Framebuffer 14
6.2 VDMA 14

6.3 LCD 显示与 HDMI 适配 14
6.4 触摸与界面 15
6.4.1 取消与批次归档 16
6.4.2 界面耗时含义 16

第七章 系统实现 **17**
7.1 Block Design 17
7.2 时钟与复位 18
7.3 Vivado 实现 18

第八章 优化与性能测试 **19**
8.1 优化过程 19
8.1.1 一次 RUN 完成整个分块的输出通道计算 19
8.1.2 输入数据准备与计算重叠 19
8.1.3 同核优化前后对照 19
8.1.4 v1.4 定点输入预处理 20
8.2 延迟与加速比 21
8.2.1 400 张连续检测 21
8.3 资源占用 21
8.4 时序结果 21
8.4.1 已布线结果与分析条件 21
8.4.2 ROSS 辅助关键路径复查 22
8.5 数值正确性 23
8.5.1 整数链与逐层对照 23
8.5.2 分档准确率 23

第九章 大模型协作与 Skill **24**
9.1 大模型辅助设计 24
9.1.1 批 RUN 输出问题的定位与修正 24
9.2 Skill 复现 24
9.3 ROSS 使用心得 26

第十章 工程复现 **26**
10.1 准备条件与目录 26
10.2 PC 端安装与本地数值检查 26
10.2.1 安装运行依赖 26
10.2.2 比较保存输出并重放 TIFF 26
10.3 RTL 仿真与硬件构建 27
10.3.1 运行事务仿真并生成输入向量 27
10.3.2 恢复 Vivado 系统设计 27

10.3.3 生成位流与硬件描述 27
10.4 上传工程与安装板端服务 27
10.4.1 上传完整目录 27
10.4.2 编译显示程序并安装服务 28
10.5 板端十样本直读检测与结果比较 28
10.5.1 加载硬件并运行独立直读检测 28
10.5.2 对照整数参考 28
10.6 网口送样与业务运行 29
10.6.1 启动推理与会话服务 29
10.6.2 从 PC 发送原始 TIFF 29
10.6.3 接屏连续检测与历史回看 29
10.7 复现结果与演示衔接 30

第十一章 总结 **30**

参考文献 **32**

附录：关键参数与接口约定 **33**

第一章　项目背景与创新点

1.1　作品定位与使用场景

本作品是一套面向小麦叶片的高光谱边缘检测终端。使用者选择样本数量并启动检测后，系统自动接收叶片高光谱数据，在板端完成预测，显示低、中、高数值档位，并提供样本详情、光谱和历史批次。终端面向农业检测、试验观察与复测场景，将数据处理和结果回看组织在同一操作流程中。

作品以光系统 II 实际光化学量子效率 PhiPSII 为预测目标。该参数与叶片光合生理过程相关，其解释需结合光照、品种和生育期 [2]。系统以连续预测保留定量信息，以数值分档提供直观概览，使用者可进一步查看具体样本和历史变化。

当前演示由 PC 模拟采集设备，通过网口发送 TIFF。AX7020 搭配电容屏，使用触摸进行操作；PYNQ-Z2 搭配 HDMI 显示器，使用 USB 鼠标完成相应操作。两端采用相同的检测流程，分别适配触摸屏和鼠标操作。

1.2　相关研究与本作品切入点

叶片生理参数的现场观察需要把光谱采集、参数估计和结果记录连接起来。PhiPSII 反映光适应状态下光系统 II 的光化学利用情况，叶绿素荧光测量能够为植物生理研究提供定量信息 [2]。本作品选择这一任务，将高维影像转换为可回看、可与实测标签对照的叶片参数，面向农业试验与连续检测中的边缘处理需求。

Laprade 等发布公开数据集 HyperLeaf2024，提供 2410 份小麦叶片高光谱影像及叶片、地块层面的分类和回归标签，并研究整幅高光谱分析及预训练的作用 [1]。本作品使用其中的叶片影像和 PhiPSII 标签，沿用项目已训练的四层 2DCNN 及训练结果，开展定点部署与终端实现。评价采用本项目固定的训练、验证和测试划分。

PLSR 将叶片前景的均值光谱映射到目标参数，四层 CNN 则同时处理多波段和空间邻域。该模型参数约 35 万，卷积仍需约 1.100 GMAC，且首层占 90.7%，因此加速重点落在高通道输入的数据读取与卷积资源复用。

已有 CNN 硬件研究提供了量化、存储组织和数据复用方法。Qiu 等针对嵌入式 FPGA 上的 CNN 提出动态精度量化及数据组织方法，以提高带宽和资源利用率 [3]；Chen 等的 Eyeriss 工作从权重、激活和部分和复用出发设计数据流，强调局部存储与数据搬运的协同 [4]。本作品在 XC7Z020 资源约束下，为 205 通道的叶片回归模型设计 INT16/F48 分块计算引擎，并连接原始 TIFF、PS 调度、显示和历史管理。

表 1.1: 相关工作与本作品的设计任务

工作	已有方法或能力	本作品承接的任务
HyperLeaf2024	整幅叶片影像与生理标签、算法实验	固定 PhiPSII 模型和测试协议，完成边缘部署
前景均值 PLSR	204 维均值光谱的回归对照	与保留空间结构的四层模型比较
嵌入式 FPGA CNN	量化与外存访问组织	按高通道负载设计定点接口、分块与调度
Eyeriss 数据流	激活、权重与部分和的片上复用	结合本板 DSP 和 BRAM 预算组织共享卷积核

1.3 需求与主要功能

高光谱样本包含多波段与空间信息，完整检测还涉及输入准备、计算、结果解释和记录保存。作品把这些步骤整合为自动批次处理，使使用者能够从首页发起任务，在检测过程中取消，并在结束后回看单张和整批记录。

表 1.2: 终端主要功能与用户操作

功能	用户操作	系统响应
样本输入	选择样本数量并启动	PC 自动经网口发送原始 TIFF
连续检测	查看样本进度	板端逐张预测并更新结果
任务取消	检测中点击取消	停止新提交，在途结束后返回首页
结果概览	打开检测结果	显示低、中、高档位及批次耗时
样本详情	选择具体样本	联动显示连续值和 204 波段光谱
历史回看	选择已完成批次	恢复样本结果、光谱及耗时

1.4 实现目标与实测指标

系统采用 HyperLeaf2024 的小麦叶片数据建立检测流程 [1]。原始输入为 204 波段、48 × 352 空间尺寸，加入叶片前景 Mask 后构成 205 通道模型张量。表1.3给出当前主板版本及主要指标，完整测试条件在第八章说明。

表 1.3: 当前检测终端的主要参数与实测结果

项目	参数或实测结果
回归模型	四层 CNN，205→32→64→128→160，351,841 参数
输入规格	204 波段 TIFF，48 × 352，前景 Mask 作为附加通道
主板运行速度	400 张连续检测平均板端推理 1.321 s/样本
连续运行	固定 400 张连续检测全部完成
独立工程复现	十张 TIFF 直读检测全部完成，网口批次、软件取消与历史恢复通过
显示与输入	AX7020 电容屏/触摸；PYNQ-Z2 HDMI/USB 鼠标
FPGA 资源	AX7020 完整工程 62 个 DSP、78 块 BRAM36 等效资源

1.5 作品特色与设计贡献

作品围绕高维叶片回归构建定点计算引擎，再将原始数据输入、交互和记录管理连接为检测终端。前景 Mask 表达叶片位置，完整空间张量参与计算，平均光谱用于详情观察。准确性、资源和时序数据来自 AX7020。迁移到其他板卡时，保留计算 IP，使用目标板的 DDR、时钟和接口配置。

表 1.4: 本作品贡献与对应结果

贡献	实现方式	对应结果
高维回归的定点映射	INT16 输入/权重、48 位累加、F48 与 Q28 修正	00001 逐层 0 LSB，十样本最终预测最大差 2.54×10^{-8}
减少数据读取等待	分块保存输入，权重交替读取，提前准备下一组数据	每片 316 命令；Conv1 代表事务提速 1.819 倍
完整检测终端	网口输入、PS/PL 协同、详情与历史	400 样本连续检测，取消及历史重启恢复通过
可复用工程方法	数据/接口契约、运行脚本和自研 Skill	重新构建工程，并完成十样本软件与硬件比较

第二章　系统总体设计

2.1 总体架构

系统由样本提供端、板端检测模块和本地交互终端组成。使用流程为“选择数量 → 自动接收 → 板端检测 → 结果概览 → 详情与历史回看”。PC 发送 TIFF 以模拟采集设备；PS 负责文件解析、DDR、DMA 调度和回归后处理，PL 完成卷积、重量化、激活与池化。Zynq 的 PS/PL 互连结构为这种分工提供了统一的片上基础 [5]。

主板 AX7020 采用 XC7Z020-2 与 1 GB DDR3，连接 800×480 电容屏，支持现场触摸操作。副板 PYNQ-Z2 采用 XC7Z020-1 与 512 MB DDR，通过 HDMI 显示器和 USB 鼠标提供桌面式交互。PS、DDR、时钟和引脚使用各自开发板的配置；模型契约和计算接口用于跨板复用。

2.2 PS/PL 软硬件划分

表2.1给出当前 AX7020 主板的功能划分与选择依据。v1.4 支持 PL Q28 定点标准化和量化，同时保留 PS 精确 LUT 输入路径用于对照及完整测试；两个入口遵守相同的 INT16 输入契约。业务控制与显示进程通过接口取得结果，单个推理进程独占卷积核和 DMA。

划分依据是各阶段的计算规模、数据访问方式和控制特点。卷积在固定形状上重复大量乘加，适合在 PL 展开并行运算和片上复用；Q28 预处理按波段重复仿射运算，与卷积输入流连接。TIFF 文件解析和检测任务管理涉及文件格式、网络及状态控制，由 PS 软件维护。GAP 按 160 个通道求和，Head 仅 15,456 MAC，保留在 ARM 端可直接使




图 2.1: AX7020 数据与控制关系。PYNQ-Z2 沿用计算接口并适配 HDMI/USB 交互。

用 FP32 权重及既有反标准化流程。

表 2.1: PS/PL 功能划分与选择依据

模块	位置	主要特点	设计取舍
四层卷积	PL	约 1.100 GMAC，首层占 90.7%	固定并行度配合分块，复用同一套计算资源
标准化与量化	PL	按波段系数逐像素计算	Q28 与稀疏修正衔接 RAW 输入，保持量化语义
TIFF 与调度	PS	文件解析、分组打包和多阶段控制	软件维护格式与层配置，DMA 完成流式传输
GAP 与 Head	PS	160 维汇聚、15,456 MAC 的回归头	使用整数 GAP 与 FP32 Head，保留数值链
网络与交互	PS	批次、输入事件、文件持久化	独立服务组织检测过程，推理进程独占 DMA

2.3 系统数据流

一次检测的数据依次经过 PC→PS→PL→PS。PC 读取原始 TIFF，经网口发往板端；PS 解码为 204 波段 uint16 图像，生成前景信息并组织输入；PL 完成输入变换及四层卷积；结果回到 DDR，由 PS 执行 GAP、Head、数值分档和页面更新。各层输出经 DDR 拼接为下一层输入。

AX7020 使用 HTTP 请求承载 TIFF，传输基于 TCP。控制流由界面发起：选择样本数并点击开始后，板端通过 UART 发出批次事件，PC 的 COM11 监听程序据此发送影像。取消事件沿控制通路停止新任务提交。大体积 TIFF 始终经 Ethernet 传输。

连续检测采用最多同时提交三个请求，由一个数据准备进程和一个推理进程处理。准备下一张样本与当前样本推理可以同时进行；已就绪样本按调度顺序使用同一套 PL 核心。显示 VDMA 持续扫描 DDR 中的帧缓冲，业务层独立处理触摸或鼠标输入。

PC 分别向两板发送样本，两板独立运行检测。界面显示平均推理时间和整批检测

时间，网络请求等待另行统计。

第三章　CNN 算法与硬件映射

3.1　模型结构

本项目部署四层 2DCNN，输入为 $205 \times 48 \times 352$，输出一个标准化 PhiPSII 标量。模型包含四层 3×3 卷积、BN、ReLU、三次 MaxPool、全局平均池化与两层全连接；参数量为 351,841。训练后的 BN 在导出时并入卷积，推理按固定权重和尺度执行。

通道链为 205→32→64→128→160，前三层依次进行 $(2,4)$、$(2,2)$ 和 $(2,2)$ 池化，最后一层保持空间尺寸。回归头为 160→96→1，隐层使用 ReLU，推理时 Dropout 关闭。模型选择验证集表现最优的训练轮次，其权重、归一化参数和数据划分在部署前固定。

3.1.1　数据划分与输入表达

公开数据集 HyperLeaf2024 提供 2410 份小麦叶片高光谱图像及整叶或地块相关标签 [1]。本项目围绕单个 PhiPSII 目标，按固定清单划分训练、验证和测试样本。ImageId 为五位编号，标签按编号查询。各样本所属集合由本项目划分表确定。

设原始谱值为 $R_b(h,w)$，前景为

$$M(h,w) = \mathbb{I}\left[\sum_{b=1}^{204} |R_b(h,w)| > 0\right]. \tag{3.1}$$

仅由训练集得到逐波段 μ_b, σ_b，构造

$$X_b(h,w) = M(h,w)\frac{R_b(h,w) - \mu_b}{\sigma_b}, \qquad X_{205}(h,w) = M(h,w). \tag{3.2}$$

实现顺序为先标准化，再把背景置零，最后拼接二值 Mask。Mask 由原始谱值计算，作为输入通道向卷积提供前景位置信息。

CNN 处理完整 $205 \times 48 \times 352$ 张量，保留空间邻域。界面平均光谱用于展示前景谱值的变化，采用通道序号与原始信号值表达。

3.2　INT16 量化

推理时将 BN 并入卷积：对 BN 系数 γ, β 和运行统计 μ, σ^2，有

$$W' = \frac{\gamma}{\sqrt{\sigma^2 + \epsilon}} W, \qquad b' = \beta + \frac{\gamma}{\sqrt{\sigma^2 + \epsilon}}(b - \mu). \tag{3.3}$$

权重采用逐输出通道对称 INT16，激活采用逐张量对称 INT16。校准使用排序后的前 256 张训练图像。令量化尺度为 s，输入量化为

$$q = \mathrm{clip}_{[-32767,32767]}\left(\mathrm{RNE}\left(\frac{x}{s}\right)\right), \tag{3.4}$$

其中 RNE 为最近值、半整数取偶。对称范围不使用 -32768；ReLU 后的有效范围为 $[0, 32767]$。

每个输出点先在整数域累加：

$$A_o = \sum_{c,u,v} q_x(c, h+u, w+v) q_w(o, c, u, v). \tag{3.5}$$

首层每点累加 $205 \times 9 = 1845$ 个乘积，其最坏幅值需要至少 42 位有符号表示。实现统一使用 48 位累加，覆盖后续各层的输入通道规模。对每个输出通道预计算 64 位系数

$$S_o = \mathrm{RNE}\left(2^{48} \frac{s_x s_{w,o}}{s_y}\right), \quad B_o = \mathrm{RNE}\left(2^{48} \frac{b'_o}{s_y}\right), \tag{3.6}$$

并实现

$$q_{y,o} = \mathrm{clip}_{[0,32767]}\left(\mathrm{RNE}\left(\frac{A_o S_o + B_o}{2^{48}}\right)\right). \tag{3.7}$$

RTL 保留 112 位乘加中间结果，按余数和整数最低位处理 ties-even，再执行 ReLU 与饱和。F48 表示比例系数具有 48 位小数，累加及乘加中间结果分别采用 48 位和 112 位。

权重、激活与 Head 各自使用部署前确定的尺度；软件整数参考与 RTL 采用相同的累加位宽、舍入和饱和规则。

3.3 四层卷积硬件映射

表3.1列出四层的尺寸、通道组数与计算量。每个输入通道组包含两路，通道数为奇数时补齐末路；卷积步长为 1，padding 为 1。末层输出 $160 \times 6 \times 22$，每个通道 132 个空间值经 GAP 得到 160 维向量。

表 3.1: 当前四层 CNN 的硬件映射

层	通道	池化后输出	输入组	MMAC
Conv1	205→32	32 × 24 × 88	103	997.540
Conv2	32→64	64 × 12 × 44	16	38.928
Conv3	64→128	128 × 6 × 22	32	38.928
Conv4	128→160	160 × 6 × 22	64	24.330
合计	共享引擎	GAP 后 160 维	—	1099.727

逐层计算量按卷积输入空间尺寸计算：

$$\mathrm{MAC}_l = H_l W_l C_{\mathrm{in},l} C_{\mathrm{out},l} K_l^2. \tag{3.8}$$

首层在最高分辨率混合 205 个通道，占全部卷积 MAC 约 90.7%。主机按层切换权重、scale、输入组数与池化配置，复用相同数据通路。四层的资源预算对应一套卷积引擎和层间 DDR 存储。

第四章　FPGA CNN 加速器设计

4.1 卷积计算单元

卷积按第 3 章的整数累加式映射到 $P_{in} = 2$、$P_{out} = 2$、$K = 3$ 阵列。每轮处理两个输入通道的九点邻域，并行计算两个输出通道，合计 36 个乘积；两路输出共享输入邻

域，分别使用自己的权重与累加状态。

每个 INT16 乘法产生 32 位有符号结果，进入加法树前进行符号扩展；各输入组在 48 位累加寄存器中汇总。Conv1 需要 103 组，尾组将第 206 路输入和权重补零。完成全部组后，输出进入两路 F48、ReLU 与池化通路。该结构兼顾 XC7Z020 的 DSP 预算与四层通道规模。

4.2 图像分块与片上缓存

每次处理最大 4 × 32 的输出分块，读入数据时在上下左右各保留一圈邻域，用于 3 × 3 卷积。PS 根据图像边界裁切有效区域，缺失部分填零。输入按行号和列号除以 3 的余数分到九组 BRAM 缓存，计算时同步读出邻域，避免为每个输出点从 DDR 重新传输九点数据。

输入按两路一组打包到 32 位流字，首层 205 个通道对应 103 组。空间边界补零维持 padding 语义，尾组补零保持通道分组，前景背景置零遵循预处理契约。

输出通道按两路一对计算，池化结果按固定空间顺序打包。所有卷积层共享打包规则，池化尺寸由配置决定；首层使用 2 × 4 池化，第二和第三层使用 2 × 2，末层保持尺寸。

四层 tile 数依次为 132、18、6、2，合计 158。每个 tile 执行一次装载激活和一次批 RUN，共 316 条命令。

4.3 流水线与并行设计

流水线依次完成窗口读取、乘法、加法树、跨组累加及式(3.7)的重量化。不同层切换配置、权重和特征尺寸，共用同一卷积引擎。

100 MHz 下 36 路乘法对应理想 3.6 GMAC/s，四层纯乘加下界约 0.305 s；实际延迟还包括输入和权重读取、流水线结束等待及命令调度。

图4.1给出核心数据关系。乘法流水、加法树与跨组累加分别对齐有效信号，组数计数随实际接受的数据推进。




图 4.1: 复用卷积引擎的主要数据路径。四层按配置逐层复用图中通路。

下游背压时，输入像素、组号、权重地址与在途数据同步保持。跨组累加在新输出点开始时清零，最后有效组完成后进入重量化；48 位累加值与 64 位系数形成 112 位中

间结果。

批 RUN 使一次配置能够遍历 tile 中的多个输出通道对。图4.2为其简化状态关系：等待当前缓存中的权重准备完成，再进行卷积、池化和发送；该通道对计算结束后，缓存才可写入新权重。




图 4.2: 批 RUN 的窗口输出、像素遍历与通道对循环。

每个完整池化窗口进入 SEND；VALID 保持期间 TDATA 与 TLAST 稳定，与 READY 同时为 1 时提交结果并推进状态。最后一个通道对的最后窗口置 TLAST，握手后更新完成计数。

4.4 AXI4-Stream 接口

AXI-Lite 配置命令、尺寸和状态，AXI-Stream 传输激活、权重与结果。流字为 32 位，每字两路 INT16，TKEEP 为 0xF；simple DMA 的 23 位长度字段覆盖首层约 82 KiB 输入 tile。

批 RUN 经 MM2S 连续接收 *K* 对权重，经 S2MM 返回池化结果，*K* 配置于POOL[31:20]。每条命令一个包、一个 TLAST，主机以完成计数及 DMA 状态确认结束。

第五章　PS/PL 协同系统

5.1 DMA MM2S/S2MM

CNN 使用 simple 模式 AXI DMA。MM2S 从 DDR 向 PL 输送激活或权重，S2MM 将结果回写 DDR。批 RUN 前先挂接接收缓冲，再启动计算及权重发送；收到 CMPL 目标值后确认 DMA 完成，对有效接收范围执行缓存失效。

长度字段为 23 位，长度寄存器单位为字节，CNN 的 WORDS 配置单位为 32 位字。首层最大 INT16 输入块为 84,048 B；raw 输入命令在最大 6×34 空间区域前附 7 个 Mask 流字，对应 84,076 B。两种输入均可由现有 DMA 长度覆盖。

主机只传输本次实际使用的缓冲区域，并对该区域进行缓存维护，避免为较小结果重复处理整个预分配容量。四层 CNN DMA 有效载荷分析约为激活 11.487 MB、权重 18.052 MB、结果 0.279 MB/片；CPU 复制、显示扫描及总线协议另占 DDR 访问。

5.2 DDR 数据组织

PS 保留 CHW 特征张量，逐 tile 构造分组流。每组两个 INT16 通道打包为 32 位字，3×3 卷积附带一圈 halo；图像外边界和末通道组均由主机填零。输出按通道对和空间位置重组，作为下一层的 CHW 输入。

每个输出通道对的权重后附两路 64 位 scale 和 bias 系数。一次批 RUN 拼接全部输出通道对的权重，输入 tile 在片上驻留；两组缓存交替接收权重和提供计算数据，PS 由逐通道对下发命令改为逐分块下发命令。

当前 AX7020 原始 TIFF 入口由 PS 解码并计算全波段 Mask。raw 命令将谱值和 Mask 信息送入 PL，由 Q28 乘加及稀疏修正完成标准化与量化。两条路径共享后续四层卷积与 Head。

5.2.1 一次分块事务的接口顺序

PS 先配置分块宽高、输入组数、池化尺寸及输出通道对数，再提交激活装载命令。装载结束后，PS 为该分块预挂 S2MM 接收范围，提交批 RUN 并通过 MM2S 发送拼接权重。PL 按通道对计算，逐池化窗口输出结果；最后一个结果字完成握手后更新 CMPL。PS 按目标完成计数及 DMA 状态确认结束，对有效接收范围执行缓存失效，将输出重组到该层 CHW 张量。

该顺序把 AXI-Lite 控制、AXI-Stream 包边界和 DDR 缓冲生命周期关联起来。一条命令配置一个数据包，WORDS 以 32 位字计数，DMA 长度以字节计数；数据包最后一个流字置 TLAST。四层逐次切换权重和特征尺寸，层间结果经 DDR 传给下一层，末层交由 PS 执行 GAP 及 Head。

5.3 GAP 与 FP32 Head

末层 Conv4 输出尺度为 s_{c4out}，PS 在每个通道的 6×22 空间上求和，并映射至 Head 尺度：

$$q_{g,c} = \mathrm{clip}_{[-32767,32767]}\left(\mathrm{RNE}\left(\frac{s_{c4out}}{132 s_{head}}\sum_{h,w} q_{\mathrm{conv4},c,h,w}\right)\right). \tag{5.1}$$

本模型 $s_{c4out}\approx 3.8574\times10^{-4}$，$s_{head}\approx 5.0050\times10^{-5}$。双尺度既保留卷积输出动态范围，也保留 GAP 进入回归头时的分辨率。

Head 参数在服务初始化时加载并缓存。PS 将 160 维整数 GAP 向量反量化，执行 160→96 的 FP32 全连接及 ReLU，再执行 96→1 得到标准化预测 z。每片 Head 共 15,456 次 MAC，与卷积共享同一组固定模型权重来源。

5.4 PhiPSII 反标准化与分级

按训练集目标统计恢复预测值：

$$\mathrm{PhiPSII} = z \cdot 0.1063743606 + 0.5497305393. \tag{5.2}$$

业务层随后应用数值分档函数：

$$g(v) = \begin{cases} \text{低}, & v < 0.45, \\ \text{中}, & 0.45 \le v \le 0.70, \\ \text{高}, & v > 0.70. \end{cases} \tag{5.3}$$

界面用档位概览整批，用详情页保留连续值与对应光谱。

第六章　显示与交互

交互终端提供启动、取消、批量检测、样本详情和历史回看功能。AX7020 采用 AN970 电容屏，PYNQ-Z2 采用 HDMI 显示器与 USB 鼠标；业务页面围绕相同的检测流程组织。

6.1 Framebuffer

Linux 端使用 DRM/KMS 管理 800×480、32 位像素帧缓冲。单帧有效像素容量为 $800 \times 480 \times 4 = 1,536,000$ B；复制按 DRM 返回的 pitch 定位各行，保留实际行填充。

当前显示程序创建两个 DRM framebuffer，在后台缓冲更新后请求 page flip，并以完成事件更新前台索引。应用记录脏矩形，仅复制变化区域到待显示缓冲，减少重复像素转换与内存复制。页面先在业务缓存绘制，经共享帧槽传给本地显示程序，再提交 DRM 扫描缓冲。

6.2 VDMA

显示链使用独立 AXI VDMA 的 MM2S 通道持续从 DDR 读帧，经过 32 位到 24 位 AXIS 转换、Video Out 和 VTC 产生 LCD 所需数据与同步。显示 VDMA 仅启用 MM2S，CNN 输入与结果由另一套 AXI DMA 传输。

软件局部更新减少写像素的工作，LCD 按时序持续扫描整帧。VDMA 通道配置一个 frame store，应用创建两个 KMS framebuffer；显示驱动在 page flip 时将前台缓冲地址提交给扫描通道。

6.3 LCD 显示与 HDMI 适配

AX7020 通过 J11 的 40 针直插接口连接 AN970，RGB24 数据、数据使能、行场同步、像素时钟与背光控制按厂商提供的引脚和时序约束连接。主板界面分为起始页、检测结果、样本详情和历史记录，输入操作经会话控制服务更新页面。

图6.2为 AX7020 终端首页。左侧选择这次测试样本数并启动或取消，右侧显示样本




图 6.1: 已实现的 LCD 扫描链；与 CNN 数据 DMA 分开。

进度和耗时；顶部历史入口用于回看已完成批次。样本数量可在同一入口调整，适用于单张检测与连续批次。



图 6.2: AX7020 终端首页：样本数量选择、任务操作与检测进度。

PYNQ-Z2 接入目标板现有 HDMI 输出和 USB 输入。业务页面产生 RGB 图像，显示适配器完成分辨率、像素排列与光标映射；GBR 或 GBRX 帧按目标输出格式写入。图6.3给出 HDMI 详情页布局。

详情光谱按原始 TIFF 的前景像素逐波段求均值，横轴为波段序号 1 至 204，纵轴为原始信号的显示缩放值。CNN 实际处理完整空间张量，平均光谱承担样本解释和回看功能。

6.4 触摸与界面

GT911 通过 I2C 和中断接入 Linux 输入事件，触摸位置映射为按钮、滑条和列表动作。PYNQ-Z2 通过 USB 鼠标触发对应业务动作，鼠标位移与按键由目标板输入程序读取。两端分别维护硬件输入适配，页面围绕样本数、进度、结果和历史复用。




图 6.3: 采用十张 TIFF 生成的 HDMI 详情页适配预览。左侧为连续预测，右侧为 204 波段前景均值光谱。

拖动时，AX7020 本地 C 程序更新滑条或列表；后台合并业务状态变化，减少重复整页绘制。界面会话服务维护当前批次、请求编号和已完成结果，推理进程独占 DMA/PL，显示扫描独立持续进行。

6.4.1 取消与批次归档

点击取消后，控制服务进入cancelling 状态，向 PC 发出停止提交新任务的事件；已在途请求结束后返回首页。已提交给硬件的计算按正常数据通路完成，主机在请求退出时更新在途计数。该过程保持 DMA 事务边界与缓冲生命周期一致。

完整批次在全部样本返回后保存结果、光谱和耗时，供历史页重新打开。取消批次的过程状态保留在事件日志中，历史列表不保存取消的批次。用户可在返回首页后重新选择数量并开始下一批检测。

取消测试在第三张样本仍在计算时发起，已提交请求结束后系统返回空闲，取消批次不加入历史列表。重启任务管理服务后，完整十张批次的记录仍可打开。这项测试未连接屏幕，检查内容为取消处理与记录恢复。

6.4.2 界面耗时含义

界面“秒/样本”取当前已完成样本的平均板端推理调用时间：

$$\bar{t}_{\text{predict}} = \frac{1}{N_{\text{done}}} \sum_{i=1}^{N_{\text{done}}} t_{\text{predict},i}. \tag{6.1}$$

“检测时间”取本批点击开始到结束的单调时钟差，包含等待样本、传输、排队和计算。演示中两项数值随各自定义更新，因而批次时间通常大于平均推理时间乘样本数。

双板实物演示同时呈现两端的界面状态与用户操作。

第七章　系统实现

7.1　Block Design

AX7020 工程沿用黑金官方 PS/DDR、MIO 及引脚约束，集成 CNN、DMA 与 LCD。开发使用 Vivado/Vitis 2024.1，板端为 PYNQ 3.1.2。

表7.1给出主报告配置。CNN 经 DMA 访问 DDR，显示由 VDMA 与视频输出模块提供，两条数据链共享 DDR 及互连带宽。

表 7.1: AX7020 主报告平台配置

项目	配置
器件	xc7z020clg400-2
DDR	1 GB DDR3，PS 管理
核心目标时钟	100 MHz
卷积并行参数	P_{in} = 2、P_{out} = 2、K = 3
CNN DMA	simple 模式，长度位宽 23，内存/流数据宽度 32 bit
主数值链	INT16 输入与权重、48 位累加、F48 重量化
显示与交互	800×480 LCD、KMS 显示与触摸事件

控制链由 PS 的M_AXI_GP0 经 AXI-Lite 互连连接 CNN、DMA 及显示配置寄存器。数据链将 CNN DMA 的 MM2S/S2MM 及显示 VDMA 主接口接到 PS 的S_AXI_HP0 访问 DDR。CNN 与 VDMA 分别负责计算和显示数据传输，共享 DDR 及互连资源。

图7.1展示 AX7020 工程中处理系统、计算与显示模块的实际连接关系。




图 7.1: AX7020 系统设计中的 IP 及互连。

7.2 时钟与复位

CNN 与其 AXI 控制/数据路径使用 FCLK0 约 100 MHz，proc_sys_reset 产生同步的外设及互连复位。显示数据通路使用 FCLK1，Linux 运行时约 139.394 MHz；像素输出另由动态时钟模块产生目标 33.260 MHz。静态 STA 模型与 Linux 运行时分频分开说明。

显示异步 Video Out 跨越 AXIS 与像素时钟域，控制复位按原厂连接组织。时序分析分别覆盖计算、AXI 及像素时钟域，结果对应实际器件速度档和约束范围。

7.3 Vivado 实现

硬件工程由参数化脚本完成 IP 打包、系统连接与官方约束加载，经综合和布局布线生成位流及硬件描述。CNN、DMA 和显示链整合到同一设计，软件据硬件描述获得寄存器地址与外设实例。bit/HWH、已布线 DCP、资源和时序报告按同一发布版本组织。

系统从 SD 卡启动配套 Linux，依次启动硬件、CNN、会话与显示服务，冷启动约 80 秒。重建时成对导出 bit/HWH，并使用匹配驱动。

第八章　优化与性能测试

8.1　优化过程

8.1.1　一次 RUN 完成整个分块的输出通道计算

四层模型的输入特征按最大 4 × 32 输出 tile 处理。一次批 RUN 遍历 tile 内全部输出通道对，计算当前通道对时，权重接收器向另一组缓存写入下一通道对的系数和权重。当前通道对计算结束后，原缓存才用于接收新数据。

表 8.1: 四层模型的 tile 与命令预算

层	输入组	tile	命令	输出通道对
Conv1	103	132	264	16
Conv2	16	18	36	32
Conv3	32	6	12	64
Conv4	64	2	4	80
合计	—	158	316	—

原调度对每个输出通道对分别发 RUN，产生重复的 AXI-Lite 配置和 PS 等待。批 RUN 改为每个 tile 装载一次激活、一次扫描全部通道对，四层每片执行 316 条命令。全图事务仿真逐字比较输出和池化前累加值，实板逐样本完成 316 条命令。完成计数在整个批次中持续递增，主机按模计数变化判断完成。

8.1.2　输入数据准备与计算重叠

计算核预取下一输入组，在消耗当前组时准备后续数据，使可连续供给阶段的组发射间隔由两拍降为一拍。乘法、加法树、48 位跨组累加和 F48 按各自有效信号推进；输出等待时保持相关状态。

PS 直接向 DMA 缓冲区中本次使用的区域写入分块数据，减少临时数组复制与大缓冲缓存维护。Head 权重和尺度在服务启动时缓存。数据准备进程通过共享内存输出下一张输入，推理进程按队列独占卷积核，使下一张样本的数据准备与当前样本计算同时进行。

8.1.3　同核优化前后对照

为观察数据读取优化的影响，在权重、INT16/F48 语义、乘法并行度和 100 MHz 时钟相同的条件下，对逐组读取数据的原实现和提前读取下一组数据的新实现执行相同测试。表8.2列出四层的代表 tile；每层分别测试图像边界和内部两个位置，两种位置的 RUN 耗时相同。

表 8.2: 同核通道组预取前后的 RUN 事务仿真耗时

层	tile 尺寸	优化前/ms	预取后/ms	加速比
Conv1	4 × 32	4.639050	2.550090	1.819
Conv2	4 × 32	2.133230	1.518830	1.405
Conv3	4 × 22	4.737400	2.991480	1.584
Conv4	3 × 22	7.985790	4.659390	1.714

四层共 8 次分块测试的 RUN 耗时分别相加，优化前后比值为 1.663。该比值用于比较这些分块的数据读取效率，整张样本的推理时间采用下文板端测量值。表8.3同时列出完整 LCD ＋ CNN 工程的资源与时序变化，三版均包含显示与输入预处理。

表 8.3: 完整 LCD ＋ CNN 工程优化前后的实现结果

指标	原合并工程	预取版本	当前版本
LUT	11,298	11,354	11,372
FF	13,967	13,968	14,176
BRAM36 等效	78	78	78
DSP48E1	62	62	62
WNS/ns	+1.288	+0.768	+1.039
WHS/ns	+0.043	+0.030	+0.042
默认 DRC Warning/Advisory	18/4	18/4	0/0

发布版在预取基础上完成预处理流水、显示互连及网表调整，相对原合并工程增加 74 个 LUT 和 209 个 FF，BRAM 与 DSP 保持不变。三版保持 100 MHz，内部受约束路径均有正裕量；LCD 外部时序的覆盖范围另见本章时序结果。

软件局部开销也分别核算：DMA 采用有效前缀后，每图潜在发送缓存刷新范围由 107.427 MB 降至 29.538 MB，减少约 72.5%；400 行列表的 5 次状态更新采用增量发布后，发布字节量由 53,984,000 B 降至 269,920 B。前者来自缓冲范围推导，后者为本地发布量对照。

8.1.4 v1.4 定点输入预处理

原始 uint16 谱值依次经过 float32 减均值、除标准差、除输入尺度及 ties-to-even 舍入。PL 使用 Q28 仿射系数实现主体运算：

$$q_{\mathrm{aff}} = \mathrm{clip}_{[-32767,32767]}\left[\mathrm{RNE}\left(\frac{A_b v + B_b}{2^{28}}\right)\right], \qquad q_{\mathrm{out}} = q_{\mathrm{aff}} + \delta(b, v). \tag{8.1}$$

穷举 204 个波段各 65,536 种输入值后，纯 Q28 存在 5,525 处 1 LSB 差异；稀疏修正 $\delta \in \{-1, 0, 1\}$ 保留原多步舍入结果。背景最终为 0，Mask 按输入尺度量化为 2709。

修正表索引、数据缓存和系数共占用 15 块 BRAM36 等效资源，算术部分使用 2 个 DSP。独立通路 XSim 覆盖 13,517,813 个输出，包含谱值、Mask、背景与混合流；后续整网对照确认其输入与原 INT16 入口一致。

8.2 延迟与加速比

8.2.1 400 张连续检测

系统通过网口连续接收 400 张原始 TIFF，全部完成预测，总用时 529.094 s，平均每张 1.322735 s。平均板端推理时间为 1.320962 s，输入准备时间为 0.226808 s。数据准备与推理可以同时进行，因此各阶段时间分别统计。

推理时间包含 PS 分块、命令调度、DMA、PL 卷积、GAP 和 FP32 回归头。整批检测时间从开始到全部请求结束计算，还包含文件准备、网络传输及等待。

8.3 资源占用

当前主板运行四层 CNN，并集成 LCD 显示。表8.4与图8.1给出同一已布线版本的资源。

表 8.4: AX7020 完整 LCD ＋四层 CNN 工程资源

资源	使用量	XC7Z020 总量	占用率
LUT	11,372	53,200	21.38%
FF	14,176	106,400	13.32%
BRAM36 等效	78	140	55.71%
DSP48E1	62	220	28.18%

卷积主体并行执行 36 路乘法，两路 F48 通路合计 24 个 DSP，定点预处理增加 2 个 DSP。片上缓存、显示通路与互连共同消耗 BRAM 和逻辑。




图 8.1: 完整主板工程资源比例，包含 CNN、定点预处理与 LCD 链。

8.4 时序结果

8.4.1 已布线结果与分析条件

已布线完整设计在 CNN 目标 100 MHz 下，受约束路径 WNS 为 +1.039 ns、TNS 为 0、WHS 为 +0.042 ns、THS 为 0。默认完整 DRC 记录 0 违规；Methodology 保留 5 条 Warning，CDC 保留 2 条 Warning，相关提示主要涉及互连、视频时序及跨时钟模块。

当前约束下的建立与保持时序均通过。LCD 的 28 路输出还需按面板和板线标定外部延迟。

8.4.2 ROSS 辅助关键路径复查

使用 AMD ROSS 在 Vivado 2024.1 中分析已布线设计，提取建立与保持路径、时钟关系、CDC 及 DRC 结果。资源统计为 11,372 个 LUT、14,176 个 FF、78 块 BRAM36 等效资源和 62 个 DSP，建立与保持裕量分别为 +1.039/ + 0.042 ns。

表 8.5: 各时钟组的最差时序

时钟组	周期/ns	建立裕量/ns	保持裕量/ns
CNN/AXI：clk_fpga_0	10.000	+1.068	+0.060
显示流：clk_fpga_1	7.000	+1.307	+0.042
像素：axi_dynclk_0_PXL_CLK_O	10.000	+1.039	+0.100

全设计最差建立路径位于 VTC 复位控制，由soft_resetn_reg 经 LUT1 和复位分布网到core_control_regs 的 R 端。数据延迟 8.301 ns，其中逻辑 0.484 ns、布线 7.817 ns，布线占 94.17%；末级网扇出 1133，故瓶颈主要是控制信号分布。该路径的数据到达时间 13.721 ns、要求时间 14.760 ns，差值为 1.039 ns。两端均在axi_dynclk_0_PXL_CLK_O 的 10 ns 周期内；要求时间大于 10 ns 是因为它是含时钟布线延迟的引脚级数值：10 ns 周期加上目的端时钟布线 4.808 ns 与时钟悲观移除 0.441 ns，减去不确定度 0.066 ns 和触发器建立时间 0.423 ns。到达时间同样含源端时钟布线 5.420 ns。

CNN 时钟组最差路径从rq1/sum_reg[22] 到rq1/y_reg[15]/R，处于 F48 重量化输出；数据延迟 8.133 ns，含逻辑 3.702 ns 与布线 4.431 ns，经过 17 个 CARRY4 和 5 个 LUT，共 22 级。其建立裕量 1.068 ns 说明该组合路径仍满足当前 100 MHz 要求；后续若提高计算时钟，应优先测量该路径的流水化收益。




图 8.2: 两条关键路径的延迟分布。连线数字为对应计时弧或网延迟。




图 8.3: 10 ns 静态要求下的关键路径预算。建立裕量按周期加时钟偏斜补偿、减不确定度、建立时间与数据路径计算；图中其它时序项为这几项的合计。

全设计最差保持路径位于 Video Out 异步 FIFO，裕量 0.042 ns。复查中未发现无时钟或内部端点未约束，LCD 相关输出缺少 output delay 仍为 28 路；Methodology 的 5 条 Warning 对应 3 条 LUTAR-1、1 条 TIMING-9 和 1 条 TIMING-18。图表使用检查点静态时钟：像素组为 10 ns、显示流为 7 ns；Linux 运行时的像素时钟约 33.260 MHz，显示流时钟约 139.394 MHz。

8.5　数值正确性

8.5.1　整数链与逐层对照

预取优化前的 RAW 版本四层批 RUN 全图仿真记录 316 条命令、69,696 个池化后输出词和 764,544 个池化前 acc/F48 值逐点通过。当前计算核还通过 15 组事务测试。实板 00001 逐层对照见表8.6，最终预测 0.6990078。软件参考采用实际整数累加和 F48 舍入，与 RTL 执行相同的数值运算。

十张样本的板端直读检测和网口送样检测均完成，每张 316 条命令，最终预测与整数参考最大绝对差为 2.5362×10^{-8}。样本 00001 的四层输出和 GAP 与参考逐元素一致，比较结果见表8.6。

表 8.6: 00001 实板对完整整数参考的逐层比较

输出	元素数	不一致数	最大 LSB 差
Conv1 ＋ Pool	67,584	0	0
Conv2 ＋ Pool	33,792	0	0
Conv3 ＋ Pool	16,896	0	0
Conv4	21,120	0	0
GAP	160	0	0

8.5.2　分档准确率

在 482 张测试样本上，以 0.45 和 0.70 划分低、中、高三个数值区间，分档准确率为 78.22%。

第九章　大模型协作与 Skill

9.1　大模型辅助设计

批 RUN 将逐通道对下发命令改为一次命令处理多个通道对，以减少 PS 调度开销。开发过程中结合大模型分析仿真日志、核对 RTL 并辅助修复，通过事务仿真和实板测试检验修改结果。

9.1.1　批 RUN 输出问题的定位与修正

批 RUN 调试中，第一分块的输出出现失配，而池化前的累加值和 F48 结果逐点通过。报错时的像素坐标位于分块末端，相关 POOL 状态代码也被提供给大模型，排查问题时提出：

“分析代码，可能的问题在哪，要不要用 ila”

结合失配位置、像素坐标和 RTL 状态转移，大模型辅助分析发现：POOL 状态仅在分块末像素进入 SEND，导致前面的池化窗口没有输出，接收端的数据顺序与参考结果发生错位。

随后将窗口完成与通道对结束分别处理，使每个完整窗口都进入 SEND，并在生成结果时更新 TLAST。最后一个通道对的最后一个窗口置位 TLAST，输出等待 READY 期间保持数据与末字标志稳定。修正后，四层全图仿真完成 316 条命令，69,696 个输出字和 764,544 个池化前值比较通过。

这个案例将计算结果检查与流输出检查结合起来，通过输出位置和状态转移定位发送条件，并通过输出顺序、握手和 TLAST 验证修复。图9.1展示需求提出、分析实现、仿真验证和 Skill 整理的过程。

9.2　Skill 复现

自研hyperleaf-zynq-reproduce 把数值契约、命令布局、板卡适配、运行入口和结果比较组织为复用方法，来源与边界见表9.1。

Skill 的验证包括 RTL 事务测试和两块板卡上的十样本复测。独立目录中的 15 组 RTL 事务比较了 16,312 个输出字、72,560 个池化前值和 21,012 个预处理字，均与参考一致；十张 TIFF 的 CPU 整数计算结果与参考预测差为 0。

AX7020 上的十张原始 TIFF 分别通过直接读取和网口输入完成检测，每张执行 316 条命令，返回状态为 0，预测与整数参考的最大差为 2.5362×10^{-8}。PYNQ-Z2 使用 PYNQ 2.1，分别以 INT16 和 RAW 输入运行十张样本，最终预测与 AX7020 的最大差为 0。跨板复测复用了同一套 CNN 接口、模型参数和结果比较方法，DDR 配置、引脚约束及驱动按板卡分别提供。




图 9.1: 大模型辅助设计与验证流程。

表 9.1: Skill 的来源、验证和适用边界

失败或观察	提炼的方法	验证结果	适用边界
池化窗口漏发	分离窗口、通道对和命令边界，按握手推进	四层完整图像逐项比较及发布核背压测试通过	当前批 RUN 流接口与分块调度
合并 FP32 步骤改变舍入	保留多步量化对照，Q28 加入稀疏修正	穷举发现 5,525 处差异并修正；RAW 事务与输入参考一致	固定波段、uint16 及固定均值和量化尺度
模型与部署版本混淆	核对服务、权重形状、层数和命令数	UART 确认四层；实板逐样本 316 命令	按实际权重与调度确定模型
工程依赖分散路径	携带实际 BD、官方约束、IP、参数和入口	独立目录重建 18 组件一致，网口十张通过	Vivado 工程及驱动匹配器件、DDR 和内核

9.3 ROSS 使用心得

时序复查使用 AMD ROSS 智能体辅助设计套件的 Vivado 连接、文档检索与时序方法学能力：智能体确认发布检查点、器件与版本后，执行open_checkpoint、report_timing_summary、report_timing、report_methodology 及report_cdc，把自然语言分析转为可重放的 Tcl 与原始报告，第八章的关键路径图由实际报告数据绘制。复查把分析从单个 WNS 推进到具体的起终点、逻辑级数、布线占比与扇出：最差建立路径在 VTC 复位网（扇出 1133），CNN 侧在 F48 输出路径，两者按时钟组分别解释，避免把显示控制路径当作卷积瓶颈。

ROSS 技能说明面向 Vivado 2026.1 及更新版本，本工程使用 2024.1，时序复查选择已完成布线的工程，采用 2024.1 支持的标准 Tcl 命令提取路径信息，再结合时钟配置区分静态约束频率和运行频率，分析需要优化的模块。后续可在套件中增加按 Vivado 版本选择命令的说明，便于使用既有工程开展时序分析。

第十章　工程复现

10.1 准备条件与目录

本章从 AX7020 已运行配套 PYNQ 3.1.2 系统、读者已取得完整工程开始。板卡为 XC7Z020-2、1 GB DDR3；当前显示驱动对应内核6.6.10-xilinx-v2024.1-g9299000c9490。PC 安装 Vivado 2024.1、Python 及 SSH 客户端。工程目录名为hyperleaf_original4，以下 PC 命令均以该目录为工作目录；上传命令单独注明执行位置。随包提供十张 TIFF、权重与数值参数、RTL、Vivado 系统连接设计及约束、构建入口、驱动、服务和参考结果。

将 PC 网口设为 192.168.137.1，板端为 192.168.137.2，先用 SSH 登录确认通信。无屏可完成仿真、推理及网口测试；本地操作演示再连接 AN970 与 UART。复现使用固定模型及参考数据，Python 运行依赖为 NumPy、tifffile、Pillow 和 pyserial。

10.2 PC 端安装与本地数值检查

10.2.1 安装运行依赖

执行位置：PC 工程根目录。输入为随包源码与十张原始 TIFF；安装后可直接运行整数参考及发送程序。

```
python -m pip install numpy tifffile pillow pyserial
```

10.2.2 比较保存输出并重放 TIFF

```
python scripts/verify_outputs.py
python scripts/replay_local.py
```

10.3 RTL 仿真与硬件构建

10.3.1 运行事务仿真并生成输入向量

执行位置：PC 工程根目录，Vivado 2024.1 可从命令行启动。输入为发布核及固定事务向量。

```
python scripts/simulate.py
python scripts/make_validation_vectors.py
```

预期 XSim 完成 15 组事务、30 条命令，比较 16,312 个输出字、72,560 个池化前值和 21,012 个预处理字，并输出 PASS。第二条命令在build/generated_fixtures 生成向量，用于检查激活、权重和期望输出的组织规则。

10.3.2 恢复 Vivado 系统设计

```
vivado -mode batch -source build.tcl -tclargs bd
```

输入为随包 AX7020Vivado 系统设计、官方约束及 IP。预期生成完整 BD，输出ORIGINAL4_LCD_BD_RECREATED。重新生成的 18 个组件参数、端口、连接和地址映射与原设计一致。

10.3.3 生成位流与硬件描述

```
vivado -mode batch -source build.tcl
```

预期输出ORIGINAL4_LCD_BIT_HWH_BUILT，在build/ax7020/release 生成 bit、HWH 和 XSA，在build/ax7020/reports 保存资源、时序和 DRC 报告。位流与硬件描述成对使用，下载前由操作者核对本次器件、官方 DDR、时钟和引脚配置和实现结果。

10.4 上传工程与安装板端服务

10.4.1 上传完整目录

执行位置：PC 上hyperleaf_original4 的父目录。输入为展开工程；输出为板端用户目录下的独立副本。

```
ssh xilinx@192.168.137.2 "mkdir -p cnn"
scp -r hyperleaf_original4 xilinx@192.168.137.2:cnn/
ssh xilinx@192.168.137.2
```

10.4.2 编译显示程序并安装服务

执行位置：SSH 登录后的板端。

```
cd cnn/hyperleaf_original4
PY=/usr/local/share/pynq-venv/bin/python3
sudo apt install build-essential libdrm-dev
sudo "$PY" -m pip install numpy tifffile pillow
sh scripts/compile_display.sh
sudo python3 scripts/install_services.py
```

预期生成本地显示可执行程序，并安装 hardware、cnn、controller、display 四个服务定义。安装器根据当前工程路径生成服务启动参数，安装完成后启动服务。显示服务使用与本内核匹配的驱动和配套 Overlay。

10.5 板端十样本直读检测与结果比较

10.5.1 加载硬件并运行独立直读检测

操作者确认配套位流后，启动硬件服务。独立直读检测独占 CNN 和 DMA，执行前停止会占用它们的业务进程。

```
sudo systemctl stop hyperleaf-display.service hyperleaf-controller.service hyperleaf-cnn.service
sudo systemctl start hyperleaf-hardware.service
sudo -E env XILINX_XRT=/usr "$PY" \
  fpga/overlay/board_tiff_replay.py \
  --bit fpga/overlay/ax7020_cnn_lcd_drc_20261016/ax7020_cnn.bit \
  --pack golden/int16_ptq \
  --norm model/original_2dcnnmask/run_metadata/normalization.json \
  --image-dir images \
  --reference data/integer_chain_10samples.csv \
  --pl-preprocess --reuse-overlay --save-first-layers \
  --out results/replay/predictions.csv
```

输入为十张原始 TIFF、固定参数及已加载 Overlay。输出为逐样本预测和首张逐层数组。预期每张 316 条命令、状态 0；00001 四层和 GAP 与保存的整数参考一致。--reuse-overlay 复用硬件服务加载的计算通路。

10.5.2 对照整数参考

```
python3 skill/hyperleaf-zynq-reproduce/scripts/compare_replay.py \
  --reference data/integer_chain_10samples.csv \
  --prediction results/replay/predictions.csv \
  --output results/replay/compare
```

预期预测最大差在 10^{-7} 以内。十张样本实测最大差为 2.5362×10^{-8}，平均板端推理 0.946238 s；这次测试无物理屏，首张保存逐层数组。逐层比较及最终预测分别确认整数算子和 PS 后处理的结果。

10.6 网口送样与业务运行

10.6.1 启动推理与会话服务

执行位置：板端。会话服务按依赖启动推理及硬件服务。

```
sudo systemctl start hyperleaf-controller.service
curl http://127.0.0.1:8765/health
curl http://127.0.0.1:8766/status
```

预期推理服务报告 main 模型、v1.4，版本值为 0x00010004 与 RAW/Q28 能力，会话处于 idle。通过板端本机接口选择一张并开始批次：

```
curl -H "Content-Type: application/json" \
  -d '{"name":"count","value":1}' http://127.0.0.1:8766/action
curl -H "Content-Type: application/json" \
  -d '{"name":"start"}' http://127.0.0.1:8766/action
```

10.6.2 从 PC 发送原始 TIFF

执行位置：PC 工程根目录。输入为样本 00001 的 TIFF；程序获取当前会话编号后上传，输出该样本的预测结果。

```
python ui/screen/send_tiff.py --host 192.168.137.2 --tiff images/00001.tiff
```

预期请求成功、预测约 0.69900779，完整单样本批次进入历史。网口十样本测试全部返回 HTTP 200，共 3,160 条命令、状态 0，平均板端推理 1.089125 s，PC 上传批次 12.031 s。

10.6.3 接屏连续检测与历史回看

连接配套 AN970 和 UART 后，在板端启动显示服务：

```
sudo systemctl start hyperleaf-display.service
```

在 PC 工程根目录运行下列入口，选择实际 UART 端口：

```
start_pc_sender.cmd
```

屏幕选择样本数量并点击开始，PC 收到批次事件后自动发送原始 TIFF。先执行单张，再执行十张；完成后打开样本详情和历史批次，查看预测、204 点光谱及耗时。点击取消停止提交新任务，在途请求回收后返回起始页；完整批次保存历史。

已有无屏会话实测在前两张完成、第三张在途时取消，完成 948 条命令后回空闲，取消批次未新增历史。重启 controller 后，完整十张历史的编号、预测和光谱均恢复。物理显示与触摸对应接屏运行条件。

10.7 复现结果与演示衔接

表10.1列出复现结果。双板演示时，AX7020 采用本章工程和 AN970 触摸，PYNQ-Z2 采用其 Vivado 工程与 HDMI/鼠标；两端依次展示启动、取消、完整批次、详情及历史。

表 10.1: 独立四层工程的复现结果

项目	结果
本地设计恢复	18 组件参数、端口、连接和地址映射一致
事务与整数参考	15 组 RTL 事务通过；十 TIFF 的 CPU 参考预测差 0
实板直读检测	十张均 316 命令、状态 0；00001 四层与 GAP 为 0 LSB
网口业务与会话	十张 HTTP 200；在途取消与历史重启恢复通过




图 10.1: 双板高光谱检测终端实物：AX7020 与电容屏、PYNQ-Z2 与 HDMI 显示器。

第十一章　总结

本项目面向小麦叶片 PhiPSII 估计，将原始高光谱数据、定制 FPGA 卷积加速与交互终端连接为可连续使用的系统。当前主板采用四层 2DCNN，处理 205 通道输入，以

36 路并行乘法、48 位累加、F48 和池化构成共享卷积引擎。将输入分为 158 个空间块，计算与下一组权重加载同时进行，每张样本执行 316 条命令，PS 负责 GAP、FP32 Head 和检测任务管理。

当前 AX7020 完整工程集成定点预处理、LCD 与触摸，使用 62 个 DSP 和 78 块 BRAM36 等效资源；受约束路径 WNS 为 +1.039 ns。

在相同数值规则、并行度与 100 MHz 时钟下，通道组预取使 Conv1 代表事务提速 1.819 倍；完整工程相对原合并版增加 74 个 LUT 和 209 个 FF，DSP 与 BRAM 保持不变。该结果体现了通过数据读取和命令调度改善既有计算资源利用率的设计取舍。

系统支持 PC 网口输入 TIFF、触摸或鼠标选择样本数、启动与取消、详情光谱和历史回看。400 张连续检测全部完成。未接屏幕时，十张板端直读检测和十张网口送样检测均完成，预测对整数参考最大差为 2.5362×10^{-8}，并验证在途取消和历史重启恢复。AX7020 的 RGB24/GT911 与 PYNQ-Z2 的 HDMI/USB 分别承担两种终端交互形态，部署步骤和调试方法已整理为 Skill。

后续工作围绕阈值附近样本、两端档位区分、分段调度效率和目标板复现继续展开。

参考文献

[1] LAPRADE W M, PIETA P, KUTUZOVA S, et al. HyperLeaf2024—A Hyperspectral Imaging Dataset for Classification and Regression of Wheat Leaves[C]//Proceedings of the IEEE/CVF Conference on Computer Vision and Pattern Recognition Workshops. 2024: 1234–1243. https://doi.org/10.1109/CVPRW63382.2024.00130.

[2] MAXWELL K, JOHNSON G N. Chlorophyll fluorescence—a practical guide[J]. Journal of Experimental Botany, 2000, 51(345): 659–668. https://doi.org/10.1093/jexbot/51.345.659.

[3] QIU J, WANG J, YAO S, et al. Going Deeper with Embedded FPGA Platform for Convolutional Neural Network[C]//Proceedings of the 2016 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays. 2016: 26–35. https://doi.org/10.1145/2847263.2847265.

[4] CHEN Y H, EMER J, SZE V. Eyeriss: A Spatial Architecture for Energy-Efficient Dataflow for Convolutional Neural Networks[C]//Proceedings of the 43rd International Symposium on Computer Architecture. 2016: 367–379. https://doi.org/10.1109/ISCA.2016.40.

[5] AMD. Zynq 7000 SoC Technical Reference Manual: UG585[EB/OL]. [2026-10-24]. https://docs.amd.com/r/en-US/ug585-zynq-7000-SoC-TRM.

附录　关键参数与接口约定

模型与数值参数

表 附 1: 主板四层推理的关键参数

参数	取值或规则
输入张量	$205 \times 48 \times 352$，204 波段及前景 Mask
卷积通道	205→32→64→128→160
池化窗口	$(2,4)$、$(2,2)$、$(2,2)$、$(1,1)$
末层张量	$160 \times 6 \times 22$，每通道 132 个空间值
输入与权重	对称 INT16，范围 $[-32767, 32767]$
累加与重量化	48 位累加，F48 比例系数，半整数取偶
Head 结构	160→96→1，FP32，隐层 ReLU
目标反标准化	$\mathrm{PhiPSII} = 0.1063743606z + 0.5497305393$
数值分档	低 < 0.45，中 $[0.45, 0.70]$，高 > 0.70

计算接口

AXI-Lite 寄存器配置 tile、输入组、池化与批 RUN 通道对数，AXI-Stream 传输 32 位流字。主机在命令启动前完成配置，按完成计数及 DMA 状态确认事务结束。

表 附 2: 主要控制寄存器

偏移	功能	配置含义
0x10	WORDS	32 位传输字数量
0x14	COMMAND	输入装载、批 RUN 或 raw 输入处理
0x18	TILE	本 tile 的宽度与高度
0x1C	GROUPS	输入通道组数量
0x20	POOL	池化尺寸及批 RUN 输出通道对数
0x24	STATUS	运行及数据包状态
0x28	VERSION	计算接口版本
0x2C	CMPL	命令完成计数

DMA 长度以字节计数，输入和权重包以 32 位字组织；每条命令具有独立包边界。输出 VALID 与 READY 握手后推进状态，TLAST 标识该命令最后一个流字。层间及整片完成由主机调度统一管理。