Министерство науки и высшего образования Российской Федерации Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский университет ИТМО»

Факультет Программной инженерии и компьютерной техники

Лабораторная работа **№2** по дисциплине «Функциональная схемотехника»

Вариант: 7

Преподаватель: Табунщик Сергей Михайлович

Выполнил:

Захарченко Р. В.

Перминов Ю. К.

Группа: Р3331

Санкт-Петербург, 2025

Оглавление

Цели работы	3
Указания к выполнению работы	
Вариант	
Часть 1	
Схема модуля умножения	
Схема модуля взятия квадратного корня	
Результат тестирования	
Выводы:	
Dbi8U0bi;	

Цели работы

1. Получить навыки описания арифметических блоков на RTL-уровне с использованием языка описания аппаратуры Verilog HDL.


Указания к выполнению работы

Лабораторная работа посвящена знакомству с техниками описания схем арифметических блоков на RTL-уровне с использованием языка Verilog HDL. Работа выполняется в Vivado Design Suite VSCode + Icarus Verilog .

Вариант

$7 y = a \cdot \sqrt{b}$	2 сумматора и 2 умножителя
----------------------------	----------------------------

Часть 1 Схема модуля умножения




Описание:

Подаётся стартовый сигнал, Control Unit переходит в состояние WORK а так же заполняются регистры $B - b_b$ i, $A - a_b$ i, part_res -0, ctr -0. Далее регистры A и B передаётся в мультиплексоры и ждут результата компаратора. Компаратор сравнивает ctr = 7 и в случае положительного результата выполняет алгоритм иначе Control Unit переходит в состояние IDLE а значение part_res записывается в y_b o. Если 7! = ctr выбираем бит под номером ctr из регистра B если B0 берём регистра B1 и складываем его с результатом сдвинутым на ctr и записываем результат в ctr, если бит B1 только после этого всего увеличиваем ctr на B1.

ОД3: a_bi \in [0, 255] b_bi \in [0, 255] start_i \in {0,1}

Схема модуля взятия квадратного корня



Описание:


Подаётся стартовый сигнал, Control Unit переходит в состояние WORK а так же заполняются регистры $X-x_b$ i, M-64, Y-0. Далее проверяется m != 0 если оно выдаёт положительный сигнал т.е. True происходят все действия после некой линии cmp1 иначе Control Unit переходит в состояние IDLE а значение Y записывается в y_b o. Если cmp1 == 1 сначала происходит $b=y\mid m$ далее y=y>>1 далее происходит x=x-b и $y=y\mid m$. Далее проверяется компаратор и в зависимости от его результата выбираются значения x и y. После этого происходит m=m>>2. И заново проверяется компаратор 1.

ОД3: $x_bi \in [0, 255]$ start_ $i \in \{0,1\}$

Общее одз: a_bi \in [0,255], b_bi \in [0,255], start_i \in {0,1}

Результат тестирования

```
iverilog -Y.sv -y. -y src -o out\sqrt_mult_system_tb.v.out
 src\sqrt mult system tb.v
Compilation finished with exit code 0
  vvp sqrt mult system tb.v.out
VCD info: dumpfile wave.vcd opened for output.
1: 4*sqrt(16)=16 (exp 16)
2: 5*sqrt(25)=25 (exp 25)
3: 3*sqrt(2)=3 (exp 3)
4: 0*sqrt(100)=0 (exp 0)
5: 8*sqrt(0)=0 (exp 0)
6: 1*sqrt(1)=1 (exp 1)
7: 255*sqrt(255)=3825 (exp 3825)
8: 100*sqrt(4)=200 (exp 200)
9: 2*sqrt(225)=30 (exp 30)
10: 6*sqrt(64)=48 (exp 48)
src\sqrt_mult_system_tb.v:45: $finish called at 2035000 (1ps)
Execution finished with exit code 0
```



Выводы:

В ходе выполнения лабораторной работы был разработан и описан на Verilog HDL арифметический блок, реализующий вычисление функции с использованием операций квадратного корня и умножения. Были определены области допустимых значений входных и выходных сигналов, обеспечена корректная работа конечного автомата управления и правильное накопление результатов без риска переполнения.

Проведено тестирование блока на более чем 10 тестовых векторах, моделирование подтвердило корректность работы схемы и соответствие результатов ожидаемым значениям функции. Время вычисления результата при частоте тактового сигнала 100 МГц соответствует количеству шагов алгоритма, что демонстрирует правильность архитектуры и практическое освоение методов проектирования арифметических блоков на RTL-уровне.