


第八章 可编程接口技术




第一节 并行通信接口**8255A**

8255A是Intel86系列微处理机的配套**并行接口芯片**

可为86系列**CPU**与外部设备之间**提供并行输入/输出的通道。**

由于它是**可编程**的，可以通过软件来设置芯片的工作方式。

用**8255A**连接外部设备时，通常不用再附加外部电路



一 8255A的结构





图 8255A内部结构方块图




由内部结构方块图可知,**8255A**由以下几个部分组成:

1) 数据总线缓冲器

2) 端口**A**、端口**B**、端口**C**

3) **A**组控制和**B**组控制

4) 读写控制逻辑




一 8255A的结构

1.端口

- 数据端口A 8位
- 数据端口B 8位
- 数据端口C 8位 也可以作为状态端口使用
- 控制端口 8位 输入

2. A组控制和B组控制电路

- A组控制电路控制端口A和端口C的高4位的工作方式和读写操作。
- B组控制电路控制端口B和端口C的低4位的工作方式和读写操作。



3.数据总线缓冲器

功能：通过它与系统数据总线相连。

4.读写控制逻辑电路

功能：管理数据传输过程。



一 8255A的结构

5. 控制信号

片选信号：由系统地址线译码产生，启动CPU与8255A之间的通信。


复位信号：清控制寄存器，设置A、B、C三个端口为输入方式。

端口选择信号：经译码四个地址分别对应于A、B、C三个数据端口和控制端口。

读、写信号：控制CPU与8255A之间的数据流向。

$\overline{RD}$ 读信号，低电平有效，它控制8255A送出数据和状态信息至CPU


$\overline{WR}$ 写信号，低电平有效，它控制把CPU输出的数据和命令信号写到8255A。




6. 端口寻址

8255A共有4个端口，**3个数据端口**，A口，B口，C口，**1个控制端口**。



A1	A0	选择端口
0	0	A
0	1	B
1	0	C
1	1	控制端口



A1	A0	$\overline{\text{RD}}$	$\overline{\text{WR}}$	$\overline{\text{CS}}$	操作
0	0	0	1	0	读A口
0	1	0	1	0	读B口
1	0	0	1	0	读C口
0	0	1	0	0	写A口
0	1	1	0	0	写B口
1	0	1	0	0	写C口
1	1	1	0	0	写控制端口
×	×	×	×	1	高阻
1	1	0	1	0	非法状态
×	×	1	1	0	高阻



2、8255A的引脚定义



二 8255A的控制字及工作方式

1.三种基本工作方式




➤方式0——基本的输入输出方式

➤方式1——选通的输入输出方式

➤方式2——双向传输方式




2. 工作方式控制字



例：设8255A的端口地址为F8H~FBH，A、B、C均为基本I/O方式(即方式0)，其中A口为输入口，B口为输出口，C口为输出口，写出工作方式控制字。


分析：确定控制端口的地址 **FBH**
写控制字到控制端口 **1 00 1 0 0 0 0**

```
MOV AL, 1001 0000B  
OUT 0FBH, AL
```



二 8255A的控制字及工作方式

3. C口置位复位控制字




例： 设8255A控制端口的地址为0FBH,

(1) 写控制字使PC6复位

(2) 写控制字使PC3置位

```
(1) MOV AL, 0000 1100B  
    OUT 0FBH, AL
```

```
(2) MOV AL, 0000 0111B  
    OUT 0FBH, AL
```




三 方式0

- 基本输入输出方式，适用于无需应答信号的简单I/O数据场合，I/O数据处于准备好状态，CPU随时从端口写入和读取数据。
- 方式0可工作在查询方式，方式0的应答信号线由用户自行定义，只能查询不能中断，取C口的某些位作为A、B口的控制和状态信息。

四 方式1

1. 与方式0的比较

和方式0相比，A、B仍作为数据输入/输出口，但规定端口C的某些位作为状态和控制信息，不能由用户改变。




$\overline{STB}$ ——选通信号。由外部**输入**，低电平有效。

$\overline{STB}$ 有效时，将外部输入的数据锁存到所选端口的输入锁存器中。

IBF——**输入缓冲存储器满**信号。向外部**输出**，高电平有效。

IBF有效时，表示由输入设备输入的数据已占用该端口的输入锁存器，它由 $\overline{STB}$ 信号置位，待**CPU**执行**IN**指令时， $\overline{RD}$ 有效，将输入数据读入**CPU**，其后沿把**IBF**置“0”，表示输入缓冲存储器已空，外部设备可继续输入后续数据。




INTR——中断请求信号，高电平有效。


这是8255A的一个输出信号，可作为向CPU的中断请求信号。当 $\overline{STB}$ 为高，IBF为高和INTE(中断允许)为高时被置为高，而由 $\overline{RD}$ 信号的下降沿清除。

INTEA: 端口A的中断允许信号，可由用户通过对PC4的按位置位/复位来控制。PC4=1，允许中断。PC4=0，禁止中断。


INTEB: 端口B的中断允许信号，可由用户通过对PC2的按位置位/复位来控制。PC2=1，允许中断。PC2=0，禁止中断。



四 方式1







方式1输入时序





四 方式1

3. 方式1输出



方式1输出对应的控制信号和状态信号




$\overline{\text{OBF}}$ ——输出缓冲存储器满信号。向外部输出，低电平有效。

$\overline{\text{OBF}}$ 有效时，表示CPU已将数据写入该端口正等待输出。当CPU执行OUT指令， $\overline{\text{WR}}$ 有效时，表示将数据锁存到数据输出缓冲存储器，由 $\overline{\text{WR}}$ 的上升沿将 $\overline{\text{OBF}}$ 置为有效。由 $\overline{\text{ACK}}$ 的有效信号使其恢复为高。

$\overline{\text{ACK}}$ ——外部应答信号。由外部输入，低电平有效。

$\overline{\text{ACK}}$ 有效，表示外部设备已收到由8255A输出的八位数据，它实际上是对 $\overline{\text{OBF}}$ 信号的回答信号。





INTR——中断请求信号。向**CPU**输出，高电平有效。

当输出装置已经接收了CPU输出的数据后，它用来作为向CPU提出新的中断请求。要求CPU继续输出数据。当 $\overline{ACK}$ 为高电平， $\overline{OBF}$ 为高电平和INTE为高电平时，使其置位。而 $\overline{WR}$ 信号的下降沿使其复位。


INTEA: 端口A的中断允许信号，可由用户通过对PC6的按位置位/复位来控制。PC6=1，允许中断。PC6=0，禁止中断。

INTEB: 端口A的中断允许信号，可由用户通过对PC2的按位置位/复位来控制。PC2=1，允许中断。PC2=0，禁止中断。




四 方式1

3. 方式1输出




方式1输出时序



五、方式2 —— 双向输入/输出方式

8255A中只允许端口A处于工作方式2，可用来在两台处理机之间实现双向并行通信。其有关的控制信号由端口C提供，并可向CPU发出中断请求信号。


当端口A工作于方式2时，允许端口B工作方式0或方式1完成输入/输出功能，其方式控制字格式如图所示。



端口A工作于方式2所需要的5个控制信号分别由端口C的PC₇~PC₃来提供。如果端口B工作于方式0，那么PC₂~PC₀可用作数据输入/输出；如果端口B工作于方式1，那么PC₂~PC₀用来作端口B的控制信号。

INTE₁: 输出中断允许信号。
INTE₁为1时，8255A输出缓冲器空时通过INTR向CPU发出输出中断请求信号；**INTE₁**为0时，屏蔽输出中断。


INTE₂: 输入中断允许信号。
INTE₂为1时，8255A输入缓冲器满时通过INTR向CPU发出输入中断请求信号；**INTE₂**为0时，屏蔽输入中断。




8255A与CPU的连接

8255A和8086/8088系统连接时，



- 数据线和控制线一般直接和系统总线的相应信号相连，
- 片选信号和地址译码器的输出相连，
- 三个端口的数据线和外设的数据线直接相连。
- **8255A的端口选择信号 A_1 和 A_0 ，在连接上有所不同。**





在8086系统中，由于采用16位数据总线，CPU在传输数据时，偶地址端口的数据总是通过低8位的数据总线输入/输出，奇地址端口的数据总是通过高8位数据总线输入/输出。所以，当8255A的 $D_7 \sim D_0$ 和系统数据总线的低8位相连时，要求CPU访问8255A的4个端口地址均为偶地址，而8255A自身又规定其4个片内端口地址 A_1 和 A_0 应为00，01，10和11。为了满足CPU和8255A的各自不同要求，连接时，须将8255A的 A_1 ， A_0 和系统地址总线的 A_2 ， A_1 分别相连。也就是说，CPU访问8255A的四个端口时，其编程地址应为四个连续的偶地址，系统总线的 A_0 总为0。下图是8255A和8086系统的连接示意图。






8255的编程


1.初始化编程

- 写工作方式控制字
- 写C口置位/复位控制字

2.数据的输入输出编程

- 无条件数据传送
- 有条件数据传送(查询式输入输出)
- 中断方式数据输入输出







例：设8255A端口地址为0F0H~0F3H，A口为输入口，B口为输出口，PC4为READY信号。

(1) 写出初始化程序

(2) 从A口输入一个字节到内存1000H单元中

(3) 从A口输入十个字节存入从1000H开始的单元。




**(1) MOV AL , 1001 1001B
OUT 0F3H , AL**

**(2) CHECK: IN AL , 0F2H
AND AL , 10H
JZ CHECK
IN AL , 0F0H
MOV [1000H] , AL**



```
(3)      MOV CX,10
          MOV SI,1000H
CHECK:   IN AL , 0F2H
          AND AL , 10H
          JZ  CHECK
          IN AL , 0F0H
          MOV [SI] , AL
          INC SI
          DEC CX
          JNZ CHECK
```




例：设8255A端口地址为0F0H~0F3H，设A口工作在方式1，
输入口，B口工作在方式1，输出口，PC6，PC7输出

INTEA PC4置位，允许中断

INTEB PC2复位，禁止中断

```
CWR    EQU    0F3H
        MOV    AL, 1011010XB
        OUT    CWR, AL
        MOV    AL, 0XXX1001B
        OUT    CRW, AL
        MOV    AL, 0XXX0100B
        OUT    CRW, AL
```



实验一 可编程并行接口8255(方式0)

一 实验原理和内容

➤ 实验电路如图1

8255C口接逻辑电平开关K0~K7，



A口接LED显示电路L0~L7.

➤ **编程**从8255C输入数据，从A口输出数据



➤ **接线：**PC7~PC0/8255 接K7~K0逻辑电平开关

PA7~PA0/8255 接L7~L0 LED显示

CS/8255 接Y1 IO地址



编程提示：8255控制端口地址-28Bh，A口地址288H，C口地址28ah，参考流程图见图2



提高实验：让L0， L1， L2， L3， L4， L5， L6， L7顺序点亮形成流水灯。

A口输出的数据

