


第5章 存储器



第5章 存储器

5.1 存储器概述

5.2 半导体存储器

5.3 半导体存储器接口

5.4 32位微型计算机存储技术




5.1 存储器概述

【主要内容】

- 存储器的基本概念及基本知识
- 现代微型计算机系统中存储器的层次结构
- 存储器芯片的引脚定义
- 主存储器的性能指标


【学习目标】

掌握微机存储器的基本概念，存储器系统的层次结构及各层次存储器的特点，存储器芯片的主要引脚及作用，主存储器的主要性能指标



5.1 存储器概述

存储器是计算机系统中的记忆设备，用来存储程序和数据



一个二进制代码位，是最小的存储单位

由若干个存储元组成



存储器的技术指标

※ 存储容量

一个存储器中可以容纳的存储单元总数，称为该存储器的存储容量
常用字数或字节数（B）表示，如64K字，512KB，10MB

$$\begin{array}{ll} 1\text{KB} = 2^{10} \text{ B} & 1\text{GB} = 2^{30} \text{ B} \\ 1\text{MB} = 2^{20} \text{ B} & 1\text{TB} = 2^{40} \text{ B} \end{array}$$

B: 字节，8个二进制位

存储容量反映了存储空间的大小

※ 存取时间

又称存储器访问时间，是指启动一次存储器操作到完成该操作所经历的时间。

※ 存储周期

连续启动两次独立的存储器操作所需间隔的最小时间。

通常略大于存取时间，其时间单位为ns。


存取时间和存储周期反映了主存的速度指标




5.1.1 存储器的层次化结构

计算机系统对存储器的要求是**容量大、速度快、成本低**，但单一类型的存储器很难同时满足三方面的要求。

为了解决容量、速度、价格三者之间的矛盾，计算机的存储系统通常采用层次化结构。



5.1.1 存储器的层次化结构



高速缓冲存储器、主存储器和外存储器组成的三级存储器结构




5.1.1 存储器的层次化结构

CPU中的寄存器组

可看作最高层次的存储芯片，它位于CPU芯片内部，由高速逻辑电路构成，工作速度与CPU相同，CPU能以极高的速度访问这些寄存器。

CPU对寄存器的访问不按存储地址进行，而按寄存器名称，这是寄存器与存储器的最大区别。


数量有限，速度快。



5.1.1 存储器的层次化结构

高速缓冲存储器Cache

- 位于CPU和主存之间，通常由半导体静态存储芯片（SRAM）组成，容量比较小，但速度比主存快得多，接近于CPU的工作速度。
- CPU内部集成的Cache，称为一级缓存或片内缓存（L1 Cache）；
- 位于CPU外部的高速缓存称为二级缓存或片外Cache。
- 多核core微处理器普遍采用三级缓存结构，每个CPU核有单独的L1和L2缓存，所有CPU核共享一个L3 Cache，其中L3高速缓存的容量为数兆字节。



5.1.1 存储器的层次化结构

主存储器

- 计算机的主要存储器，简称主存或内存，用于存放当前计算机正在执行或经常要使用的程序和数据。
- 主存的存储空间分成只读存储器ROM区域和可以随机读写的存储器RAM区域。主存的ROM区域用于保存开机后执行的启动程序，以及某些固定程序和数据（如BIOS程序）。
- 主存的RAM区域用于存放计算机运行过程中经常用到的程序和数据。
- 主存的速度比Cache慢，容量较大，价格较便宜，通常采用半导体动态存储芯片（DRAM）构成。
- 主存储器和高速缓冲存储器都是CPU可以直接访问的存储器，组成了微机系统的内存储器，简称内存。

5.1.1 存储器的层次化结构

外存储器

又常称为辅助存储器（简称外存和辅存），属于外部设备。


CPU不能像访问内存那样，直接访问外存。CPU要访问外存，必须通过专门的设备，将外存中的信息先传送到内存中，然后CPU再访问内存。

外存多使用存储容量大，价格便宜，速度较慢的磁盘存储器，光盘存储器和U盘也经常作为辅助外存使用





5.1.1 存储器的层次化结构

不同层次的存储器具有不同的特点



速度快,
容量小,
价格高

速度慢,
容量大,
价格低



5.1.2 半导体存储器的引脚定义





图5-2 通用的半导体存储器外部引脚示意图



5.1.2 半导体存储器的引脚定义



Address Connections 地址线

- ❖ 用于选择芯片中的一个存储单元.
- ❖ 标示为 A_0 (最低位) ~ A_n (最高位)
- ❖ 下标 n : 比地址引脚总数小1

例: 10个地址输入端, 地址引脚标为 $A_0 \sim A_9$

- ❖ 存储芯片地址输入引脚的个数由它内部存储单元的数目决定

例: 1K存储单元 $\rightarrow$ 10 根地址线 $A_0 \sim A_9$

2^n 个存储单元 $\rightarrow$ n 个地址引脚





5.1.2 半导体存储器的引脚定义

Data Connections 数据端

- ❖ 数据输出端 (ROM) 或输入/输出端 (RAM、EPROM)
- ❖ 8位数据线通常标示为 **D0 ~ D7**.
- ❖ 部分8位双向数据线标示为 **IO0~IO7**
- ❖ 数据线的数量由存储芯片中一个存储单元存储的二进制数的位数决定
- 存储芯片容量=存储单元数×存储单元位数.

例: **1K×8** 1K 存储单元, 每个存储单元为8 位

16K×1 包含 16K个1位的存储单元



5.1.2 半导体存储器的引脚定义

【例5-1】 存储容量为 $1K \times 8$ 的半导体存储芯片中存储单元的个数、位数，以及地址线、数据线的位数分别是多少？

解：存储容量为 $1K \times 8$ 的半导体存储芯片有1024个存储单元，每个存储单元存储8位二进制数据，通常配置有10条地址线，8条数据线。



5.1.2 半导体存储器的引脚定义

Selection Connections 芯片选择端

❖ 每个存储芯片都有一个或多个输入引脚用来选择或允许芯片工作。

- Chip select ($\overline{\text{CS}}$) 芯片选择端
- Chip enable ($\overline{\text{CE}}$) 芯片允许端
- Select ($\overline{\text{S}}$) 选择端

❖ 引脚名称上带有上划线，如 $\overline{\text{CS}}$ ，说明此引脚为低电平有效。如果引脚名称上没有上划线，如 CS ，则说明此引脚为高电平有效

❖ 当芯片选择线输入有效电平时，允许芯片执行读/写操作。如果输入为无效电平，则禁止芯片执行读/写操作。

❖ 如果芯片存在不止一个芯片选择引脚，则只有当所有选择线均输入有效电平时，才允许芯片读/写数据



5.1.2 半导体存储器的引脚定义

Control Connections 控制端



❖ 所有存储芯片均有控制输入引脚，用于控制数据传输的方向。

❖ ROM — $\overline{\text{OE}}$ (output enable) 输出允许 或 输出选通端 $\overline{\text{G}}$
若OE与CE同时有效，则允许对ROM芯片进行读操作

□ RAM: 一个或两个控制输入引脚
只有一个，通常为读/写控制端R/W:

高电平，读；低电平，写
如果有两个，定义为写允许 $\overline{\text{WE}}$ (write enable) 以及 $\overline{\text{OE}}$
WE 有效，写操作；OE有效，读操作

注意：两个控制端不能同时有效




5.2 半导体存储器

【主要内容】


半导体随机读写存储器RAM、只读存储器ROM的典型结构、工作原理及应用

【学习目标】

掌握RAM及ROM的概念及分类，了解典型半导体RAM和ROM芯片的结构及工作原理



5.2.1 半导体随机读写存储器RAM




双极型半导体存储器：读写速度快，集成度低，功耗大。

MOS型半导体存储器：读写速度慢，集成度高，功耗小。



1. 静态RAM

【例5-2】Intel 2114 1K×4 SRAM NMOS



$A_0 \sim A_9$: 地址输入端

$I/O_1 \sim I/O_4$:

数据输入/输出

$\overline{CS}$: 片选端

$\overline{WE}$: 写允许



$\overline{WE} = 0$: 写

$\overline{WE} = 1$: 读




Intel 2114静态RAM

Intel 2114 1K×4 SRAM NMOS



2114引脚排列及逻辑符号





地址端: A₉~A₀ (入)

数据端: D₃~D₀ (入/出)


控制端: $\left\{ \begin{array}{l} \text{片选 } \overline{CS} \left\{ \begin{array}{l} = 0 \text{ 选中芯片} \\ = 1 \text{ 未选中芯片} \end{array} \right. \\ \text{写使能 } \overline{WE} \left\{ \begin{array}{l} = 0 \text{ 写} \\ = 1 \text{ 读} \end{array} \right. \end{array} \right.$

电源、地




2 动态 RAM

- 动态RAM以单个MOS管为基本存储单元，需要不断的进行刷新，补充电荷。
- 所谓刷新，就是每隔一定时间（一般为2ms）对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路，以维持存储电容上的电荷，从而使所存信息保持不变。需要设置专门的外部控制电路和刷新周期来系统地DRAM进行刷新操作。
- DRAM芯片的集成度高、价格较低，但速度比SRAM慢，多用于大容量存储系统中，如作为微型计算机的主存储器使用。




2 动态 RAM

【例5-3】动态RAM 2164A 64K×1，结构框图



2 动态 RAM

【例5-3】动态RAM 2164A 64K×1




A0~A7	地址输入
$\overline{CAS}$	列地址选通
D _{IN}	数据输入
D _{OUT}	数据输出

$\overline{WE}$	写开放
$\overline{RAS}$	行地址选通
V _{DD}	+5V
V _{SS}	地



3. 内存条 (memory module)

- 内存条是将多个存储器芯片组装在一个条形印刷电路板上，通过连接器（即内存插槽）连接到计算机主板
- SIMM (single In-line Memory Module) 单列直插式
30-pins 8-bits-wide 存储容量为256KB **80286**
72-pins 32 or 36-bits-wide
- DIMM (dual In-line Memory Module) 双列直插式
168-pins 64-bits-wide data bus
- **现在DDR3 DIMM** 工作电压1.5V **Core**
240引脚 —— 台式机
204引脚 —— 笔记本电脑





3. 内存条 (memory module)

□ 现在 **DDR4 DIMM** 工作电压1.3~1.4V **Core**

288引脚 —— 台式机

260引脚 —— 笔记本电脑



5.2.3 半导体只读存储器ROM

半导体只读存储器ROM — read-only memory

也称固定存储器（fixed memory）或永久存储器（permanent memory）

- 微机系统运行期间只能读出不能写入，
- 在断电或故障停机之后所存信息也不会改变和消失。
- ROM芯片集成度高，价格便宜，但工作速度比DRAM慢，一般用来保存固定的程序或数据。
- ROM中信息的写入通常是在脱机或非正常工作的情况下用人工方式或电气方式写入的。



5.2.3 半导体只读存储器ROM

掩膜编程的ROM

简称**ROM**，结构简单，集成度高，容易接口，价格便宜。

适合于存储成熟的固定程序和数据

现场编程ROM

产品出厂时，没有存储任何信息，使用时由用户根据需要自行写入信息，一旦写入，不可更改

速度快，功耗大，典型应用是作为高速计算机的微程序存储器

可改写的PROM

简称**EPROM**，用户既可以采用某种方法自行写入信息，也可采用某种方法擦去并重新写入。

紫外线擦洗的**EPROM (UVEPROM)**

作为标准程序或专用程序存储器

电擦洗的**EPROM (E²PROM)**

可作为非易失性RAM使用



闪存

闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。



应用

(1) 用于存放BIOS

实际上，BIOS是一个程序，而且是计算机系统的一个核心程序，控制着计算机部件（包括板卡，外设）的运作，负责在开机时检测，初始化系统设备、装入操作系统并调度OS向硬件发出的指令，是一个系统模块。


(2) 便携式计算机及数码产品中快速存储卡

(3) 主流的移动存储设备如U盘和掌上型可移动硬盘。



5.2.3 半导体只读存储器ROM

Typical ROM chip 2716 EPROM



A ₀ -A ₁₀	ADDRESSES
CE/PGM	CHIP ENABLE/PROGRAM
OE	OUTPUT ENABLE
O ₀ -O ₇	OUTPUTS


2K × 8 EPROM

11 位地址输入端

8 位数据输出端

芯片使能端 $\overline{CE}$


输出使能端 $\overline{OE}$



5.2.3 半导体只读存储器ROM

Typical ROM chip 2716

引脚 方式	$\overline{\text{CE}} / \text{PGM}$	$\overline{\text{OE}}$	V_{pp}	V_{cc}	数据端功能
读	低	低	+5V	+5V	数据输出
后备	高	×	+5V	+5V	高阻
编程	50ms正脉冲	高	+25V	+5V	数据输入
程序核实	低	低	+25V	+5V	数据输出
程序禁止	低	高	+25V	+5V	高阻



5.3 半导体存储器接口


【主要内容】

半导体存储器与CPU连接时的接口技术

- 存储芯片的扩展
- 地址译码的方式
- 8086存储器的组织
- CPU与DRAM芯片的接口电路。

【学习目标】

了解存储器接口电路的设计原则，掌握存储芯片的扩展方法、地址译码方式以及不同译码方式下存储器芯片的地址范围，了解8086存储器的组织方式以及CPU与DRAM芯片接口电路的组成。





5.3.1 存储器与CPU的连接

原则上是将存储器的地址线、数据线和控制线分别与CPU的地址总线、数据总线与控制总线对应相连

需要注意的问题：

- CPU总线的驱动能力
 - 小规模系统中，CPU可以与存储器直接相连。
 - 在较大规模的存储系统中，需要增加缓冲器或总线驱动器，提高总线的驱动能力。
- CPU时序与存储器芯片存取速度的配合
 - 快速CPU与慢速存储器时序的配合
 - 更换匹配的芯片或插入等待时序



5.3.1 存储器与CPU的连接

- 存储器的地址分配及片选问题
 - 合理分配存储器的地址
 - 存储器芯片容量的扩展
 - 芯片选择，即片选端设计
- DRAM控制器
 - CPU和DRAM芯片之间的接口电路，将CPU信号转换成DRAM芯片所需要的信号
 - 多为集成芯片
- 存储器结构的选定
 - 单体结构还是多体结构
 - 8位数据总线的微机系统，可以采用单体结构
 - 16位、32位或64位的微机系统，采用多体结构

5.3.2 存储芯片的扩展

组成实际需要的主存储器时，单个半导体芯片无法满足存储器字数（存储单元数）和位数（数据线位数）的要求，需要将若干芯片连接到一起，在字向和位向上进行扩展，构成主存储器所需要的存储容量。

- 位并联法
- 字扩展法
- 字位双向扩展



1. 位并联法

位并联法是在主存储器的字数与存储器芯片的字数相同的情况下，对存储单元的位数进行扩展


$M \times N$ 芯片 $\rightarrow M \times 8$ 主存储器

扩展方法：

① 所需芯片数 $= 8 / N$


N ：芯片中存储单元的位数。

② 把所有芯片的地址线、片选线、读/写控制线看各自并接到一起



1. 位并联法

【例5-6】 8片 $16\text{K} \times 1$ 的存储器芯片组成 $16\text{K} \times 8$ 存储器



2. 字扩展法


- 位数不变，在字向进行扩充
- 如： $L \times N$ 位存储器芯片 $\rightarrow M \times N$ 主存储器

扩充方法


- ① 需 M/L 片 $L \times N$ 芯片
- ② 地址线、数据线、
读/写控制线各自并联
- ③ 片选信号线保留




【例5-7】 用 $16\text{K} \times 8$ 位的存储器芯片组成 $64\text{K} \times 8$ 位存储器。需要用4片 $16\text{K} \times 8$ 位的存储器芯片，



2. 字扩展法





字扩展法组成 $64\text{K} \times 8$ 位存储器



3. 字位扩展法

- 实际工作的主存储器，通常在字向和位向都要进行扩展。
- 如 $L \times K$ 位的存储芯片组成存储容量为 $M \times N$ 位存储器
- 总共需要 $\frac{M}{L} \times \frac{N}{K}$ 存储器芯片
- 进行字位扩展时，通常先在位向上进行扩展，按存储器字长要求构成芯片组
- 再对芯片组进行字向扩展，使总的存储容量满足要求。




3. 字位扩展法

【例5-8】 使用 $2K \times 4$ 位存储器芯片组成 $8K \times 8$ 位的存储器


芯片数量为 $8K/2K \times 8/4 = 8$ 片

先在位向上扩展，采用位并联法，每两片为一组，即一页；


然后在字向上扩展，采用字扩展法，共四组。



3. 字位扩展法




练习:



5.3.3 存储器的地址译码

半导体存储器与CPU的连接



两种地址选择信号。

- 选择特定的存储芯片（组）→ “片选寻址” 或 “片选”
- 选择芯片（组）内的存储单元→ “片内寻址” 或 “字选”




存储芯片片选端的处理方法

片选端常有效、线选法、部分译码法和全译码法


1. 片选端常有效

- 最简单的处理方法是令存储芯片的片选端始终有效，不与微机系统的高位地址线发生任何联系。
- 该芯片的存储容量就是整个系统的存储容量。
- 这种方法简单易行，但缺点是难以扩充存储容量，主要用于单片存储容量较大而系统存储容量较小的场合




2. 线选法

- 将存储芯片的片选端直接与系统的高位地址线相连，当该地址线输出有效电平时，芯片被选中。
- 如果系统中有多组存储芯片，则每组连接一根高位地址线。
- 每次寻址时，只能有一位片选信号线有效，不允许多位同时有效，以保证每次只选中一个芯片（组）。



【例5-9】 4K×1位的存储芯片组成16K×8位的存储器



地址范围： 设未连地址线为1，以第一组为例

	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	...	A ₁	A ₀
最低地址	1	1	1	0	0	0	...	0	0
最高地址	1	1	1	0	1	1	...	1	1

E000H

EFFFH

7000~7FFFH






表5-2 线选法的地址分配

芯片组	片选地址	片内地址	地址范围
	$A_{15} \sim A_{12}$	$A_{11} \dots A_1 A_0$	
1#	1 1 1 0	0000 0000 0000	E000H 最低地址
		1111 1111 1111	FFFFH 最高地址
2#	1 1 0 1	0000 0000 0000	D000H 最低地址
		1111 1111 1111	DFFFH 最高地址
3#	1 0 1 1	0000 0000 0000	B000H 最低地址
		1111 1111 1111	BFFFH 最高地址
4#	0 1 1 1	0000 0000 0000	7000H 最低地址
		1111 1111 1111	7FFFH 最高地址


用线选方案构成的存储器，地址不连续，编程较困难。只适用于较小的存储器系统




3. 全译码


- 全译码就是让系统的全部地址线均参与对存储器的译码寻址
- 高位地址线参与片选译码，低位地址线用作片内寻址
- 采用全译码后，存储芯片中的每个存储单元有一个唯一的地址，不存在地址重复的现象
- 译码电路比较复杂，连线也较多。

【例5-10】 用4片 $16\text{K} \times 8$ 位的存储器芯片组成 $64\text{K} \times 8$ 位存储器，采用全译码方式的存储器电路。







芯片号	地址范围	片选	片内地址	十六进制表示
		$A_{15} A_{14}$	$A_{13} \dots A_1 A_0$	
第一片	最低地址	0 0	0000000000000000	0000H
	最高地址	0 0	1111111111111111	3FFFH




芯片	各芯片地址范围	片选	片内地址	十六进制表示
		$A_{15} \sim A_{14}$	$A_{13} \dots A_1 A_0$	
第一片	最低地址	00	00,0000,0000,0000	0000H
	最高地址	00	11,1111,1111,1111	3FFFH
第二片	最低地址	01	00,0000,0000,0000	4000H
	最高地址	01	11,1111,1111,1111	7FFFH
第三片	最低地址	10	00,0000,0000,0000	8000H
	最高地址	10	11,1111,1111,1111	BFFFH
第四片	最低地址	11	00,0000,0000,0000	C000H
	最高地址	11	11,1111,1111,1111	FFFFH




4. 部分译码


- 部分译码就是系统地址总线的一部分参与译码，还有一些地址线没有参与译码
- 通常是高位地址线的一部分作为译码器的输入，经译码产生片选信号
- 没有参与译码的地址线可以为0也可以为1，都不影响对存储芯片的寻址。
- 因此，采用部分译码可以简化电路，但每个存储单元会对应多个地址，出现“地址重叠”的现象，造成系统地址空间资源的浪费。



组合逻辑电路



A11没有参与译码，
可为0，也可为1
6116A的地址范围是？



A19 A18 A17 A16 A15 A14 A13 A12 **A11** A10.....A0

最低地址: 1 0 1 0 , 0 0 0 0 , **1** 000,0000,0000

最高地址: 1 0 1 0 , 0 0 0 0 , **1** 111,1111,1111

A0000H~ A07FFH

A0800H~ A0FFFFH

由于**A11**没有用上，存在地址覆盖！

