

用法: s [count]

执行 count 条指令。

(10) 退出(q)。

用法: q

7. 实验台使用中常见的问题提示

本实验系统为 USB 接口, 在实验过程中, 实验人员需要频繁接触实验台, 因为人体带电及其他原因, 容易造成通信干扰, 引起设备通信中断, 出现如图 3.3.9 所示的现象。出现此现象时, 请按 USB 接口核心小板上的复位按键, 或关闭实验台电源再重新打开, 使硬件通信复位后, 再继续实验。




图 3.3.9 实验台 USB 通信中断

3.4 微机接口基本实验

微机接口基本实验采用软件仿真与硬件验证相结合的方式。学生在掌握 Proteus 仿真软件使用方法的基础上, 利用 Proteus 仿真软件完成可编程接口芯片与 8086CPU 接口实验电路的设计与搭建, 编写并调试程序, 进行仿真运行, 实现硬件与软件的联调; 然后在 TPC-ZK 实验系统中按照实验电路接线, 在实验开发环境对程序再次编译调试, 在实验设备上验证实验结果, 完成实验报告。

3.4.1 I/O 端口地址译码

1. 实验目的

掌握 I/O 端口地址译码电路的工作原理。

2. 实验原理

(1) 实验电路。

I/O 地址译码电路不仅与地址信号有关, 而且与控制信号也有关, 参加译码的控制信

号有 $\overline{\text{AEN}}$ 、 $\overline{\text{IOR}}$ 、 $\overline{\text{IOW}}$ 。 $\overline{\text{AEN}}$ 信号表示是否采用 DMA 方式传输。当 $\overline{\text{AEN}}=1$ 时，为 DMA 方式，系统总线由 DMA 控制器占用；当 $\overline{\text{AEN}}=0$ 时，为非 DMA 方式，此时系统总线由 CPU 占用。因此，当采用查询和中断方式时，应使 $\overline{\text{AEN}}$ 信号为逻辑 0，并参与译码，将其作为译码有效选中 I/O 端口的必要条件。 $\overline{\text{IOR}}$ 、 $\overline{\text{IOW}}$ 可作为译码电路的输入线参与译码，来控制端口的读/写；也可不参与译码，而作为数据总线上的缓冲器 74LS244/245 的方向控制线，来控制端口的读/写。

实验电路如图 3.4.1 所示，其中 74LS74 为 D 触发器，可直接使用实验台上的 D 触发器，74LS138 为地址译码器。图 3.4.1 中实线部分为系统已连接好的线路，虚线部分需要在实验台上连线。

该译码电路采用部分译码方式，CPU 地址总线的 A0~A2 未参与译码，A9、A8、A7、A6 分别为 1 0 0 0，A5、A4、A3 为 000~111 分别对应于译码输出端 Y0~Y7。因此，从实验台上“I/O 地址”输出端引出 Y0~Y7，每个输出端包含 8 个地址，Y0 为 280H~287H，Y1 为 288H~28FH，依次类推，Y7 为 2B8H~2BFH。

当 CPU 执行 I/O 指令且地址在 280H~2BFH 范围内时，74LS138 译码器被选中，必有一根译码线输出负脉冲，利用译码器电路输出的负脉冲控制 L7 闪烁发光。其中，Y4 输出与 D 触发器的 CLK 相连，当 I/O 地址为 2A0H~2A7H 范围内任意地址时，CLK 为有效负脉冲，使 $Q=D$ 变为高电平，L7 点亮；Y5 与 R 相连，当 I/O 地址为 2A8H~2AFH 范围内任意地址时，R 有效，使 $Q=0$ ，L7 熄灭。





图 3.4.1 I/O 端口地址译码实验电路

(2) 接线。


- I/O 地址 Y4 的 2A0H~2A7H 接 D 触发器的 CLK。
- I/O 地址 Y5 的 2A8H~2AFH 接 D 触发器的 R。
- D 触发器 D 接 D 触发器的 S，D 触发器的 S 接 +5 V。
- D 触发器 Q 接 LED 的 L7。

(3) Proteus 仿真电路。

根据图 3.4.1 所示的 I/O 端口地址译码实验接线图, 结合 8086 核心板最小系统电路, 搭建如图 3.4.2 所示的 Proteus 仿真电路。仿真电路与 TPC-ZK 实验系统硬件电路一致, 以确保在 Proteus 仿真环境下调试成功的程序与 TPC-ZK 实验系统兼容。本章中的实验均为接口实验, 8086 CPU 仅使用低 10 位地址总线访问 I/O 端口, 端口地址范围为 0000H~03FFH, 因此图 3.4.2(a)给出了 8086 最小系统及地址锁存器的简化电路。其中, 8086 的地址总线为 74LS373 输出的低 16 位 AB0~AB15, 数据总线为 AD0~AD15。



(a) 8086最小系统与地址锁存器的简化电路



(b) I/O端口地址译码电路

图 3.4.2 I/O 端口地址译码仿真电路的原理图

在最小系统与地址锁存器的基础上, 增加图 3.4.2(b)所示的译码电路以及 LED 驱动电路, 构成了本实验的完整电路原理图。

图 3.4.2 用到的元器件包括 8086、74LS373、74LS00、74LS30、74LS138、74LS74、电阻 RES 以及 LED-YELLOW。在本书后续的实验电路中，如未做说明，均采用图 3.4.2(b) 所示的译码电路。为了减少重复，之后的 Proteus 仿真实验电路均省略最小系统、地址锁存器及译码器的电路部分。

3. 实验内容

利用译码器电路输出的负脉冲控制 L7 闪烁发光(亮、灭、亮、灭……)，时间间隔通过软件延时来实现。

4. 编程提示

(1) 实验电路中当 D 触发器 CLK 端输入脉冲时，上升沿使 Q 端输出高电平，L7 点亮；R 端加低电平，则 L7 熄灭。

例如，执行下面两条指令：

```
MOV DX, 2A0H
```

```
OUT DX, AL(或 IN AL, DX)
```

使 Y4 输出一个负脉冲。

```
MOV DX, 2A8H
```

```
OUT DX, AL(或 IN AL, DX)
```

使 Y5 输出一个负脉冲。

(2) 实验程序的参考流程图如图 3.4.3 所示。




图 3.4.3 程序流程图

(3) 参考程序。

将下列参考程序中横线处的程序补充完整，并将程序调试成功。

```
outport1 equ 2a0h
```

```
outport2 equ 2a8h
```

```
code segment
```



```

        assume cs: code
start:  mov dx, outportl
        out dx, al                ; Y4 输出负脉冲, L7 点亮
        _____                ; 调用延时子程序
        _____
        _____                ; Y5 输出负脉冲, L7 熄灭
        _____                ; 调用延时子程序

        jmp start
        mov ah, 4ch
        int 21h
        delay proc near          ; 延时子程序
        mov bx, 20               ; 修改计数值可改变计数时长
        zz: mov cx, 2000
z:      loop z
        dec bx
        jne zz
        ret
        delay endp
        code ends
        end start

```

5. 实验步骤

(1) Proteus 仿真

① 在 Proteus 中新建工程(可自命名, 扩展名为.pdsprj), 注意控制器选择“8086”, 并绘制实验电路图。

② 添加汇编代码, 编译代码直至成功。

③ 如果程序不能正常工作, 可打开调试窗口进行调试直至成功。

④ 运行仿真程序, 观察 LED 灯的亮灭。

(2) 硬件实验

① 根据实验电路图, 连接 TPC-ZK 实验平台电路。

② 实验开发环境中对 Proteus 仿真调试成功的代码再次编译调试。

③ 运行程序, 观察实验台上 LED 灯的亮灭。

6. 思考题

若要求译码器输出的端口地址在 380H~3BFH 之间配置, 当访问 3A0H 端口时, L7 点亮, 当访问 3B0H 端口时, L7 熄灭, 硬件软件应如何修改?