

数电部分接线总结

目标：以 555 的 12 kHz 为主时钟，得到 6 kHz、3 kHz 和 4 kHz 三路信号。

总信号路径

- 555 3脚 OUT (12 kHz)
- └──→ 第一片 74LS163: QA=6 kHz, QB=3 kHz
 - └──→ 第二片 74LS163: 模3计数, QA或QB=4 kHz

所有数字芯片共用 +5 V 和 GND；每片芯片电源旁建议放置 0.1 μ F 去耦电容。

一、555 基准时钟

引脚	功能	接线
1	GND	接地
3	OUT	输出 12 kHz，并接两片 163 的 CLK
4	RST	接 +5 V
8	VCC	接 +5 V

先用频率探针确认 555 的 3 脚为 12.00 kHz。

二、第一片 74LS163：得到 6 kHz 和 3 kHz

引脚	名称	接线
1	CLR（低有效）	+5 V
2	CLK	接 555 的 3 脚 OUT (12 kHz)
3~6	A、B、C、D	全部接 GND
7	ENP	+5 V
8	GND	接地
9	LOAD（低有效）	+5 V
10	ENT	+5 V
16	VCC	+5 V

- 11脚 QA $\rightarrow$ 6 kHz (12 kHz $\div$ 2)
12脚 QB $\rightarrow$ 3 kHz (12 kHz $\div$ 4)
3 kHz 滤波器的输入取第一片 163 的 12 脚 QB，不要误接 11 脚 QA。

三、第二片 74LS163：模3分频得到 4 kHz

引脚	名称	接线
1	CLR（低有效）	先接 +5 V；不要悬空
2	CLK	接 555 的 3 脚 OUT (12 kHz)，不能接 6 kHz
3~6	A、B、C、D	全部接 GND
7	ENP	+5 V
8	GND	接地
9	LOAD（低有效）	接 7400 的 6 脚输出
10	ENT	+5 V
16	VCC	+5 V

计数到 2 (QA=0、QB=1) 时，用 7400 令 LOAD=0；下一个时钟沿同步装入 0000，计数序列为：
 $0 \rightarrow 1 \rightarrow 2 \rightarrow 0 \rightarrow 1 \rightarrow 2 \rightarrow \dots$

7400 接线：

7400引脚	连接
14、7	14脚 $\rightarrow$ +5 V；7脚 $\rightarrow$ GND

7400引脚	连接
1、2、3	1、2脚都接第二片 163 的 QA（11脚）；3脚得到 /QA
4、5、6	4脚接第二片 163 的 QB（12脚）；5脚接 7400 的 3脚；6脚接第二片 163 的 LOAD（9脚）

第二片 163 的 QA（11脚）或 QB（12脚）都可作为 4 kHz 输出，频率相同。

四、数电检查顺序

检查点	应测频率	说明
555 的 3脚 OUT	12.00 kHz	主时钟
第一片 163 的 11脚 QA	6.00 kHz	÷2
第一片 163 的 12脚 QB	3.00 kHz	÷4，接 3 kHz 滤波器
第二片 163 的 QA或QB	4.00 kHz	模3分频，接 4 kHz 滤波器

排查时一次只测一个检查点。若第一片正常而第二片没有 4 kHz，重点检查 7400 的 /QA、QB 以及第二片 163 的 9 脚 LOAD。

五、最终输出

- 3 kHz：第一片 163 的 12脚 QB → 3 kHz滤波器
- 4 kHz：第二片 163 的 QA或QB → 4 kHz滤波器
- 6 kHz：第一片 163 的 11脚 QA（若需要保留）

7474 若只用于消除尖峰，应放在相应输出之后作重新定时/整形，不要接成再次二分频。频率比为 3 kHz : 4 kHz = 3 : 4；幅度比和相位差属于后级模拟电路。