电能质量感知与智能辨识

摘要

本项目面向工业用电及复杂用电环境中常见的**电能质量问题**，设计了一套基于 FPGA 的电能质量实时感知与智能辨识系统。针对电力电子设备和非线性负载可能引起的谐波畸变、电压暂升、暂降及短时中断等问题，系统通过电压、电流同步采集，实时获取用电过程中的电气信号，并利用 FPGA 的并行处理能力，快速提取电压、电流的有效值、峰值、频率及谐波等关键特征，同时保留原始波形，为电能质量分析提供完整的数据支持。在此基础上，系统能够实时检测电压异常事件，判断电压暂升、暂降和短时中断等状态，并结合人工智能技术，对谐波污染及其他电能质量污染进行智能分类辨识，进一步分析电能质量异常的类型。系统还配备 HDMI 本地显示功能，可实时展示采集波形、关键参数、异常事件及 AI 辨识结果，使监测过程和分析结果更加直观。通过软硬件协同设计，**项目实现了从电压电流采集、实时分析、异常检测、智能辨识到结果可视化的完整功能链路**，可应用于工业设备电能质量监测、实验室电气测试、配电系统监测及电能质量教学等场景，为电能质量问题的及时发现和分析提供一种实时、直观的解决方案。

第一部分　作品概述

1.1 功能与特性

本系统面向**电能质量实验监测场景**，采用 AD7606 实现电压、电流两路信号的同步采集，并通过 PYNQ-Z2 平台完成实时数据处理与分析。系统能够**自动计算**电压、电流的有效值、峰值、波峰因数、频率及各次谐波含量，并保留原始波形，便于后续分析与追溯。在**异常检测**方面，系统能够实时识别正常状态、电压暂降、电压暂升和短时中断，并对采集数据进行完整性检查，避免因数据丢失造成错误判断。在**智能辨识**方面，系统结合六维谐波特征，通过 AI 模型对谐波污染及其他电能质量污染进行分类识别，帮助用户进一

步了解电能质量异常类型。同时，系统提供 HDMI 本地显示，可直观呈现实时波形、关键参数、异常事件及 AI 辨识结果，实现数据采集、实时监测、异常检测、智能辨识与可视化展示的一体化功能。



图 1-1 作品功能展示

1.2 选题背景和应用领域

随着精密制造、电子设备及自动化生产的发展，工业系统对**供电质量**的要求不断提高。谐波畸变、电压暂降等问题即使持续时间较短，也可能引起设备停机、产品报废甚至生产中断，因此，开展电能质量实时监测与智能分析研究具有重要的现实意义。目前，专业电能质量分析仪已具备较为成熟的测量功能，相关研究也探索了 FPGA 实时处理与智能分类技术，但**面向教学实验、算法验证和嵌入式开发**，仍需要灵活、可扩展的一体化平台。为此，本项目采用 FPGA 与处理器协同设计，在实时提取电能质量特征的同时保留原始波形，通过数据完整性检查降低异常误判风险，并结合 AI 技术实现谐波污染智能辨识，为电能质量问题的发现、分析及监测技术研究提供实用的实验平台。

本项目可用于**电能质量教学实验**、非线性负载与电力电子设备的**扰动观察**、工业敏感负载的**低压模拟测试**、谐波**特征采集与算法验证**，以及**嵌入式监测系统的软硬件联合开发**。对于精密制造、电子材料、自动化产线等对供电质量敏感的场景，本系统可作为**低压实验平台**，用于观察电压扰动和谐波变化。



图 1-2 应用场景

1.3 主要技术特点

（1）FPGA 实时并行处理

系统采用 FPGA 与处理器协同工作的架构，由 FPGA 完成信号采集和实时计算，处理器负责异常检测、AI 辨识及结果展示，兼顾处理效率与功能灵活性。

（2）实时分析与原始波形同步保存

系统采用双通路设计，一路实时提取有效值、频率、谐波等关键参数，另一路同步保存原始波形，既能快速反映电能质量状态，又便于异常追溯。

（3）可靠的异常检测与数据管理

系统能够识别电压暂升、暂降和短时中断，并对采集数据进行完整性检查。发生数据丢失时，自动暂停不可靠的判断，恢复后重新同步，减少误判。

（4）AI 污染智能辨识

系统结合谐波比例、波形特征等信息，利用轻量化 AI 模型识别不同的谐波污染类型，实现从异常监测到污染特征辨识的拓展。

（5）可视化与一体化设计

系统通过 HDMI 本地显示，集中展示实时波形、关键参数、异常事件和 AI 辨识结果，形成集采集、分析、辨识与展示于一体的监测终端。

1.4 主要性能指标

本系统围绕数据采集、实时分析、异常检测及硬件运行效率等方面开展性能测试，主要性能指标如下表所示。

性能项目	主要指标
数据采集能力	双通道同步采集，标称采样率为 10 kSPS/通道，采样分辨率为 16 位
原始波形保存	每通道每帧保存 2048 个采样点，支持双通道原始波形同步记录
实时特征提取	支持有效值、峰值、频率、波峰因数、主要奇次谐波及谐波畸变率计算
数据计算一致性	同一帧数据中，原始波形计算结果与 FPGA 特征计算结果的有效值差异小于 1 个 ADC 计数
异常检测能力	支持电压暂升、暂降和短时中断检测，六轮实板测试共采集 740 帧原始数据

数据可靠性	支持数据缺口识别、异常判断暂停及采集恢复后的状态重新同步
联合处理效率	单帧数据读取与分析平均耗时约 150.9 ms，最大约 159.0 ms（不含 AI 模型推理）
FPGA 时序性能	125 MHz 时钟约束下，已约束内部路径时序检查通过，WNS 为 +0.131 ns
FPGA 资源占用	使用 7759 个 LUT、11799 个寄存器和 32 个 DSP 单元

表 1-主要性能指标

1.5 主要创新点

（1）双通路数据处理： FPGA 同步完成关键特征计算与原始波形保存，兼顾实时分析和异常追溯。

（2）可靠性检测机制： 将数据完整性校验融入事件检测，避免数据缺失导致错误判断。

（3）AI 污染智能辨识： 基于六维谐波特征，实现不同电能质量污染类型的智能分类。

（4）软硬件协同集成： 融合 FPGA 实时处理、PS 智能分析及双端可视化，形成完整监测系统。

1.6 设计流程

本系统按照“信号采集—实时分析—异常检测—智能辨识—结果展示—实验验证”的流程进行设计。首先通过 AD7606 对电压、电流信号进行同步采集，随后利用 FPGA 并行计算有效值、频率、谐波等关键参数，同时保留原始波形。处理器对采集数据进行完整性检查与统一管理，并识别电压暂升、暂降和短时中断等异常事件。接着结合六维谐波特征与 AI 模型，实现电能质量污染类型的智能辨识。最后，通过 HDMI 显示监测结果并利用典型扰动实验对系统功能和性能进行验证。




图 1-3 系统设计流程

第二部分　系统组成及功能说明

2.1 整体介绍

系统由低压污染信号源、AD7606 采集模块、PYNQ-Z2 FPGA/PS 平台、电脑端显示软件和外壳结构组成。信号源通过 AWG 生成正弦、谐波组合及电压扰动波形，经 AD7606 转换为同步数字采样数据。PL 端将每帧数据并行送入特征计算路径和原始数据路径；PS 端统一读取两类数据，完成事件检测、AI 特征适配及显示记录。事件链与 AI 污染分类链并行工作，结果分别保存。




图 2-1 主要功能

2.2 硬件系统介绍

2.2.1 硬件整体介绍；

系统采用 PYNQ-Z2 开发板作为核心处理平台，搭载 Xilinx Zynq-7020 芯片，集成 FPGA 可编程逻辑与 ARM 处理系统。FPGA 主要承担信号采集控制和实时特征计算，ARM 处理器负责数据管理、异常检测、智能辨识及显示控制。

前端采集模块采用 AD7606，通过 16 位并行数据总线与 FPGA 相连，并利用采样触发、转换状态及数据读取等控制信号实现同步采集。系统使用 CH1、CH2 两路模拟输入，输入量程配置为 ±10 V。硬件设计还包括 HDMI 显示输出和 USB 触摸交互接口，为板端独立显示与操作提供基础。

具体引脚连接、模块配置、PL/PS 数据接口及 HDMI 视频链路将在后续接口设计章节中分别说明。



图 2-2 PYNQ-Z2 开发板




图 2- 3 AD7606

2.2.2 机械设计介绍

为提高系统的集成度和使用便利性，本项目设计了专用设备外壳。外壳采用箱体式结构，前面板采用倾斜设计，并预留显示屏安装窗口，便于用户查看电能质量监测结果。整体结构兼顾内部硬件布置、设备保护与桌面操作需求，为 AD7606 采集模块、PYNQ-Z2 开发板及显示组件的一体化安装提供空间。外壳采用三维建模设计，结构简洁，便于后续加工、装配与维护。




图 2-4 外壳设计

2.2.3 硬件接口与接线设计

（1）AD7606 与 PYNQ-Z2 数字接口设计

AD7606 与 PYNQ-Z2 通过 16 位并行数字接口连接。FPGA 通过 DB0～DB15 数据总线接收 ADC 转换结果，并利用 BUSY、FRSTDATA 等状态信号判断转换状态，同时通过 CONVST、CS_N、RD_N 和 RESET 等控制信号完成采样触发及数据读取。所有现有接口接线均已完成导通检查，具体引脚映射如表所示。

AD7606—PYNQ-Z2 数字接口引脚分配表

AD7606 信号	AD7606 J5 针脚	方向	PYNQ RPi 物理针脚	PYNQ 板载信号	FPGA Package Pin	工程端口
DB0	J5-17	AD7606 → PYNQ	24	RPIO_08_R	F19	ad_data[0]
DB1	J5-18	AD7606 → PYNQ	21	RPIO_09_R	V10	ad_data[1]
DB2	J5-15	AD7606 → PYNQ	19	RPIO_10_R	V8	ad_data[2]
DB3	J5-16	AD7606 → PYNQ	23	RPIO_11_R	W10	ad_data[3]
DB4	J5-13	AD7606 → PYNQ	32	RPIO_12_R	B20	ad_data[4]
DB5	J5-14	AD7606 → PYNQ	33	RPIO_13_R	W8	ad_data[5]
DB6	J5-11	AD7606 → PYNQ	8	RPIO_14_R	V6	ad_data[6]
DB7	J5-12	AD7606 → PYNQ	10	RPIO_15_R	Y6	ad_data[7]
DB8	J5-9	AD7606 → PYNQ	36	RPIO_16_R	B19	ad_data[8]
DB9	J5-10	AD7606 → PYNQ	11	RPIO_17_R	U7	ad_data[9]
DB10	J5-7	AD7606 → PYNQ	12	RPIO_18_R	C20	ad_data[10]
DB11	J5-8	AD7606 → PYNQ	35	RPIO_19_R	Y8	ad_data[11]
DB12	J5-5	AD7606 → PYNQ	38	RPIO_20_R	A20	ad_data[12]
DB13	J5-6	AD7606 → PYNQ	40	RPIO_21_R	Y9	ad_data[13]
DB14	J5-3	AD7606 → PYNQ	15	RPIO_22_R	U8	ad_data[14]
DB15	J5-4	AD7606 → PYNQ	16	RPIO_23_R	W6	ad_data[15]

图 2-5 引脚分配表（数据总线）

AD7606—PYNQ-Z2 数字接口引脚分配表（控制与状态）

AD7606 信号	AD7606 J5 针脚	方向	PYNQ RPi 物理针脚	PYNQ 板载信号	FPGA Package Pin	工程端口
BUSY	J5-19	AD7606 → PYNQ	18	RPIO_24_R	Y7	ad_busy
FRSTDATA / FRD	J5-20	AD7606 → PYNQ	22	RPIO_25_R	F20	ad_frstdata
CONVST_A	J5-26	PYNQ → AD7606	37	RPIO_26_R	W9	ad_convst
CONVST_B	J5-23	PYNQ → AD7606	37（与 A 共用）	RPIO_26_R	W9	ad_convst
RESET	J5-24	PYNQ → AD7606	7	RPIO_04_R / JA1_P	Y18	ad_reset
CS_N	J5-22	PYNQ → AD7606	29	RPIO_05_R / JA1_N	Y19	ad_cs_n
RD / SCLK	J5-21	PYNQ → AD7606	31	RPIO_06_R / JA3_P	U18	ad_rd_n
GND	J5-32	公共地	6	GND	—	—

关键连接：CONVST_A 与 CONVST_B 同时连接到 PYNQ-Z2 物理针脚 37，共用 FPGA 输出端口 ad_convst。

引脚复用提示：RESET、CS_N、RD_N 对应 Pmod A 相关引脚，应按当前工程连接保留，避免外接设备占用。

数字接口采用 3.3 V 逻辑电平约束（LVCMOS33）。

图 2-6 引脚分配表（控制与状态）

（2）FPGA 与 ARM 处理系统数据交互接口

在片内数据交互方面，FPGA 通过 AXI/MMIO 接口向 ARM 处理系统提供实时计算的电能质量特征及原始采样波形，由处理器完成数据读取与后续分析




图 2-7 系统数据交互接口

（3）HDMI 显示与 USB 触摸接口设计

系统设计了 HDMI 视频输出及 USB 触摸交互接口，为监测结果的本地显示与操作提供支持。



图 2-8 HDMI 接口设计

2.3 软件系统介绍

2.3.1 软件整体介绍

本系统的软件采用分层设计，主要由数据读取与管理、异常事件检测、轻量化 AI 谐波污染辨识以及监测显示四部分组成。系统以 **PYNQ-Z2 的 ARM 处理系统为主要运行平台**，通过统一数据读取模块获取 FPGA 输出的特征参数和双通道原始采样数据，并完成帧身份核对、数据完整性检查及缓存管理，为后续分析提供可靠的数据基础。

在数据分析方面，软件设置了**事件检测**和**智能辨识**两条独立的处理路径。事件检测模块通过滑动有效值分析识别信号暂升、暂降和短时中断；**轻量化 AI 模块**则提取六维谐波特征，通过训练后的分类模型辨识不同的谐波污染形态。两类结果相互补充，实现对信号异常状态与谐波污染特征的综合分析。

在结果呈现方面，软件将采集波形、特征参数、事件状态和 AI 辨识结果统一组织，提供给**电脑端监测界面及 HDMI 本地显示界面**，实现监测数据的动态更新、结果记录和人机交互，形成完整的软件处理与监测流程。




图 2-9 软件系统整体设计框图

2.3.2 软件各模块介绍

（1）PL 端数据采集与特征处理模块

PL 端是系统的数据采集与实时处理核心，主要负责完成 AD7606 双通道数据采集、特征计算以及原始数据缓存。系统通过 FPGA 控制 AD7606 获取 CH1、CH2 两路采样数据，并对采样数据进行统一组织，以保证后续处理过程中数据的连续性和帧间对应关系。

在**数据处理**方面，系统采用**并行处理**思路，将采集数据分为特征计算和原始数据存储两条路径。其中，特征计算路径完成时域和频域分析，提取两路信号的 RMS、峰值、波峰因数、基波频率、各次谐波幅值及 THD 等特征参数。随后，系统根据采样帧编号对两部分计算结果进行匹配和合并，形成完整的特征数据，并通过快照机制统一提供给 PS 端。原始数据存储路径则采用双缓冲方式保存完整采样帧，供 PS 端后续读取和分析。

最终，PL 端**通过 AXI 接口**向 PS 端提供特征数据和原始采样数据，实现 FPGA 实时采集与特征提取、ARM 端数据读取与分析之间的协同工作，既减轻了 PS 端的实时计算负担，也为后续电能质量分析和异常识别提供了数据基础。




图 2-10 PL 端数据采集与特征处理软件架构

（2）PS 端统一数据读取与管理模块

统一数据读取与管理模块运行于 PYNQ-Z2 的 ARM 处理系统，负责读取 FPGA 输出的特征参数和双通道原始采样数据，并为后续事件检测、AI 辨识及监测显示提供统一的数据访问接口。模块采用 UnifiedReader 集中管理数据读取

过程，避免不同软件功能直接访问底层缓存而引起数据竞争。

针对不同的数据类型，模块设计了 **Feature 特征读取**和 **Raw 波形读取**两条处理路径。Feature 路径通过快照序号及有效性状态检查，获取有效值、峰值、频率和谐波参数等特征信息；Raw 路径则依次完成缓存描述符读取、完整采样帧复制、复制后复核及 ACK 应答，将双通道原始数据安全转移至 ARM 本地内存。

为保证数据**可靠性**，模块结合帧序号、会话标识和采集状态进行完整性检查，并依据帧身份及时间约束判断特征参数与原始波形的对应关系。对于无效帧、重复帧或数据不连续等情况，模块保留相应状态信息，避免错误数据直接进入分析流程。最终，软件将经过校验的数据组织为统一的数据对象，供各功能模块调用。

核心函数	关键输入	关键输出	主要作用
HardwareSession.get_reader()	硬件会话对象、接口配置	UnifiedReader 实例	获取并复用统一数据读取器，为上层软件提供统一访问入口
UnifiedReader.feature()	Feature MMIO 接口、会话状态	SnapshotResult	读取 FPGA 输出的特征数据快照
read_consistent_snapshot()	特征寄存器、快照序号及状态信息	特征数据、有效性与一致性检查结果	检查特征快照读取过程的一致性，筛除无效或不一致的数据
RawReader.read()	Raw MMIO 接口、Bank/描述符信息	RawFrame（双通道原始采样帧）	读取并复制完整原始采样帧，供后续分析使用

核心函数	关键输入	关键输出	主要作用
acknowledge()	Bank、Token 及会话信息	ACK 确认结果	确认数据读取完成，通知 PL 端释放对应缓存资源
associate_feature_raw()	Feature 结果、Raw 帧及帧身份信息	关联结果（Association）	建立特征数据与原始波形之间的帧对应关系

表 2-1 核心函数及关键输入输出表

（3）电能质量异常事件检测模块

异常事件检测模块运行于 PYNQ-Z2 的 ARM 处理系统（PS），负责分析采样信号的幅值变化，识别正常、暂升、暂降和短时中断等事件。模块以 UnifiedReader 提供的有效原始采样数据为输入，当前采用 CH1 逻辑采样通道进行检测。

检测过程中，模块采用一周波滑动有效值（RMS）计算方法，并以正常状态下的参考有效值进行归一化，得到标幺值（pu）。系统根据 pu 与设定阈值的关系判断事件类型，同时结合持续时间确认机制过滤短暂波动，提高识别稳定性。

为保证检测连续性，模块检查采样帧序号、会话标识及数据缺口状态。当出现数据丢失或采集状态异常时，不将不连续数据拼接分析，并记录相应状态。检测结果整理为结构化事件信息，供后续分析与监测界面展示。

检测项目	参数或判据	说明
检测输入	CH1 逻辑采样通道	读取经统一数据管理模块校验的原始采样数据
标称采样率	10 kSPS	用于确定滑动计算窗口对应的采样时间
参考频率	50 Hz	按工频一周波设置计算窗口

检测项目	参数或判据	说明
滑动窗口	200 个采样点	对应 50 Hz 信号的一个周波
检测指标	滑动有效值（RMS）	反映采样信号幅值的连续变化
归一化方式	pu = 当前 RMS / 正常参考 RMS	将幅值变化转换为相对标幺值
短时中断判据	pu < 0.1	判定为短时中断
暂降判据	0.1 ≤ pu < 0.9	判定为电能质量暂降事件
正常范围	0.9 ≤ pu ≤ 1.1	判定为正常状态
暂升判据	pu > 1.1	判定为电能质量暂升事件
持续时间确认	10 ms	结合持续时间确认机制，抑制短暂波动
连续性检查	帧序号、Session、数据缺口	发现数据不连续或采集异常时停止跨缺口拼接分析

表 2-2 电能质量异常事件检测主要参数与判据

（4）AI 谐波污染辨识模块

AI 六维谐波污染辨识模块用于根据采样信号的谐波特征判断其污染类型。系统直接利用 PL 端已经提取的时域和频域特征构建模型输入，不在 PS 端重复对完整 Raw 波形进行频谱计算，从而降低嵌入式处理负担，并形成“FPGA 特征提取—ARM 智能辨识”的协同处理方式。

为建立适用于四分类任务的训练数据，系统配套设计了**数据生成与数据管理工具**，用于生成不同谐波组合条件下的样本、组织采集结果并统一管理样本标签和特征数据。通过该流程，可以形成与实际六维输入定义一致的数据集，为模型训练、测试和后续版本更新提供统一的数据基础。相关数据生成和管理方法将在后续 skill 模块中进一步介绍。



图 2-11 离线数据构建与模型训练

模型输入采用六维特征向量，包括 H3/H1、H5/H1、H7/H1、H9/H1、奇次谐波 THD 和波峰因数 Crest。其中，各次谐波与基波的比值用于描述不同阶次谐波的相对含量，奇次 THD 描述整体谐波污染程度，Crest 则补充反映波形在时域上的畸变特征。系统从 UnifiedReader 获取有效 Feature 快照后，按照统一的特征顺序完成有效性检查、比例换算和特征组织，保证训练端与板端推理端采用一致的输入定义。

在模型设计方面，系统面向 CLEAN、H3_DOMINANT、H5_DOMINANT 和 MIXED_ODD_HARMONICS 四类典型谐波状态构建**轻量化监督分类模型**。训练阶段利用带标签的六维特征样本完成模型训练、验证和参数固化，并对不同轻量模型进行比较；部署阶段则将训练后的模型转换为适合 PYNQ-Z2 ARM Python 环境运行的可移植形式，通过统一推理接口完成模型加载、特征输入和分类结果输出。目前系统保留 **LR 和 RF 两类轻量化模型**，用于比较不同模型在识别效果和板端计算开销方面的差异。

在线运行时，PS 端在获得新的有效 Feature 数据后，依次完成六维特征构建、模型调用和分类结果整理，并将辨识结果提供给上层监测软件。最终模型已完成 PYNQ-Z2 板端部署和真实采样条件下的模型调用验证，能够在 ARM 端完成模型加载与分类推理；具体分类性能、推理时间和不同模型的性能对比将在后续“完成情况及性能参数”部分中统一展示。



图 2-12 PYNQ-Z2 板端在线辨识

（5）监测结果显示与人机交互模块

为满足不同实验和监测场景的使用需求，系统设计了 PC 端监测软件和独立 HDMI 本地显示两种结果呈现方式。两种显示方式均基于 PYNQ-Z2 采集与分析得到的波形、特征参数、异常事件及智能辨识结果进行展示。

①PC 端监测软件设计

PC 端监测软件采用浏览器界面与 PYNQ-Z2 PS 端 Python 服务协同工作的方式实现。PS 端通过 UnifiedReader 获取 Feature 特征和 Raw 双通道波形，完成数据校验及事件分析后，将监测结果封装为 JSON 数据，通过 HTTP 接口提供给 PC 端。

浏览器端采用 HTML/CSS/JavaScript 实现监测界面，通过周期请求获取最新数据，动态绘制双通道波形并更新有效值、频率、谐波参数、THD、事件状态及系统运行信息，实现采集分析与可视化显示的分离，便于实验观察和系统调试。



图 2-13 PC 端界面展示

②独立 HDMI 本地显示与触摸交互设计

为满足脱离电脑后的本地监测需求，系统设计了独立 HDMI 显示与触摸交互功能。PS 端负责获取 Feature 特征、Raw 原始波形及分析结果，并完成监测页面的数据组织和图像绘制。绘制后的 BGR24 图像写入 DDR 显示缓存，作为 HDMI 视频输出的数据源。

显示输出采用 **PS 与 PL 协同工作**的方式。PS 负责“生成显示内容”，PL 负责“连续输出视频画面”：DDR 中的图像数据经 HP0 接口由 VDMA 读取，再经过像素解包、视频时序处理及 RGB2DVI 转换，最终形成 HDMI 视频信号。该设计将监测界面绘制与底层视频输出相分离，既便于软件页面修改，又能够发挥 **FPGA 在视频数据传输方面的优势**。




图 2-14 显示数据路径

在人机交互方面，**USB 触摸屏**由 Linux 输入事件接口接入 PS，软件根据触摸坐标完成四个显示页面之间的切换。最终设计中，PS 根据新的采样与分析结果重新绘制页面，并通过显示缓存提交、画面切换及安全回收机制实现持续刷新，从而形成独立于 PC 端的嵌入式本地监测与触摸交互界面。




图 2-15 触摸反馈路径

本地监测界面设置监测总览、双通道波形、事件记录和谐波与模型四个页面，用户可通过 USB 触摸操作完成页面切换。四页界面采用统一布局和导航栏，便于现场监测与功能演示。



(a) 监测总览



(b) 双通道波形



(c) 事件记录



(d) 谐波与模型

图 2-16 独立 HDMI 本地显示四页界面及触摸切换效果

第三部分 完成情况及性能参数

3.1 整体介绍

本项目设计并实现了一套基于 PYNQ-Z2 与 AD7606 的双通道电能质量监测与智能辨识系统，集同步数据采集、FPGA 实时特征计算、异常事件检测、AI 谐波污染辨识以及监测结果可视化于一体，形成从信号采集、数据分析到结果展示的完整处理架构。

系统以 PYNQ-Z2 为核心处理平台，利用 AD7606 对两路低压模拟测试信号进行同步采样。PL 端负责时频域特征计算及原始波形缓存，PS 端完成数据管理、异常事件分析和轻量化 AI 模型推理。系统同时设计了 PC 浏览器监测界面和独立 HDMI 触摸显示界面，可根据使用场景选择相应的监测方式。

系统实物主要由 PYNQ-Z2 主控板、AD7606 采集模块、HDMI 触摸显示屏、信号发生器及配套连接结构组成。实验阶段采用双通道信号发生器提供**可控测试波形**，对系统的采集、处理和分析功能进行验证，为后续接入实际电力传感器及信号调理电路提供实验基础。



图 3-1（a） 系统实物正面图



图 3-1（b） 系统实物斜 45° 图

3.2 工程成果（分硬件实物、软件界面等设计结果）

3.2.1 机械成果

系统采用独立外壳进行整体封装，为主控板、数据采集模块及配套电路提供安装空间。HDMI 触摸显示屏嵌入外壳正面，实现显示与操作区域的一体化布置，同时通过外壳预留位置引出外部连接线缆，便于与测试设备连接。最终形成结构相对紧凑、具有本地显示与交互功能的监测装置。



图 3-2 机械成果图

3.2.2 电路成果

系统以 PYNQ-Z2 开发板为核心处理平台，搭配 AD7606 双通道数据采集模块及外围连接电路，完成系统采集与处理硬件平台的搭建。通过模块间接口连接，实现双通道模拟信号采集及数字采样数据传输，并完成主控板与采集模块的协同工作。各硬件模块集成安装于设备外壳内部，为后续 FPGA 实时特征计算、

数据管理及智能分析提供硬件基础。




图 3-3 电路成果图

3.2.3 软件成果

系统软件实现了采集数据读取、特征分析、异常事件检测、AI 辨识及监测结果可视化等功能。通过 PS 端统一管理采集数据和分析结果，并以独立 HDMI 显示作为主要人机交互方式，实现双通道参数、实时波形、异常事件及谐波辨识结果的集中展示，支持触摸操作与页面切换。同时提供 PC 端浏览器监测界面，满足辅助观察与调试需求。

通过外部信号发生器输入测试信号，系统能够完成采样数据读取、特征参数计算及监测界面更新，实现从信号采集到分析结果显示的软件处理流程。

（1）PL 端逻辑实现与视频输出

在 PL 端，项目完成了核心计算逻辑及视频数据管理相关硬件模块的实现，并通过 Vivado 工具对 FPGA 工程进行器件级布局与布线分析，形成了相应的硬件资源分布和网络连接结果。

首先，FPGA 全芯片 Device 布局结果如图 3-4 所示。可以观察到，工程中的逻辑资源已映射至 FPGA 器件，并形成整体布局，为各功能模块的协同运行提供硬件基础。




图 3-4 FPGA 全芯片布局图

为进一步展示主要功能模块的硬件实现情况，对核心计算模块及视频数据管理模块进行了单独高亮显示。如图 3-5 所示，Lab07 核心计算模块在 FPGA 器件中完成布局，其对应逻辑资源分布清晰可见；图 3-6 进一步展示了 VDMA 与 Frame Retire 相关模块的布局情况，体现了视频数据传输与帧管理功能在 PL 端的硬件资源映射结果。




图 3-5 lab07 核心计算模块高亮图




图 3-6 VDMA 与 Frame Retire 相关模块的布局图

此外，针对 Frame Retire 模块，进一步展示了其实际网络布线结果，如图 3-7 所示。通过整体布线视图及局部放大视图，可以观察到相关逻辑网络在 FPGA 器件中的实际连接分布，进一步体现了该模块在器件级的实现情况。




图 3-7（a）局部放大视图




图 3-7（b）整体布线视图

上述结果表明，项目已完成 PL 端核心计算逻辑及视频数据管理相关模块的硬件实现，并形成了相应的 FPGA 布局与网络布线结果，为后续 HDMI 视频输出及整个系统的集成运行提供了硬件基础。

（2）AI 模型训练与部署成果

在 AI 功能方面，项目完成了基于六维谐波特征的电能质量四分类模型训练、性能评估及板端部署验证。模型以 CH1 通道提取的信号特征作为输入，构建六维特征向量，包括四项谐波比值特征 Hk/H1（k=3、5、7、9）、奇次谐波总畸变率（THD）及波峰因数（Crest），实现对 CLEAN、H3 主导、H5 主导及 MIXED 四种谐波状态的分类识别。

在训练数据方面，项目基于实板采集数据构建训练集，共包含 2,496 帧数据，覆盖 78 个 Run 和 25 条谱系，训练数据均标记为 TRAINING_ONLY。在此基础

上，采用包含 12 组新参数工况的 EV26 评估集进行模型对比验证，共计 384 条输入数据，每种类别各 96 条。评估过程中采用固定相同输入，对 Logistic Regression（LR）和 Random Forest（RF）两种模型进行成对评分，两种模型均未出现拒绝或执行失败。

模型评估结果如图 3-8 所示。其中，Logistic Regression 模型总体准确率达到 83.59%（321/384），Macro-F1 为 0.8321；Random Forest 模型总体准确率为 76.04%（292/384），Macro-F1 为 0.7544。相比之下，Logistic Regression 模型的总体准确率提高了 7.55 个百分点，因此被选为当前工程部署候选模型。



图 3-8 AI 训练成果图

从各类别识别结果来看，Logistic Regression 模型对 CLEAN 和 MIXED 类别的识别率均达到 100%，对 H5 主导类别的识别率为 86.5%，对 H3 主导类别的识别率为 47.9%。混淆矩阵进一步显示，当前模型的主要误分类集中在 H3 主导与 MIXED 类别之间，其中 50 条 H3 主导样本被识别为 MIXED，另有 13 条 H5 主导样本被识别为 MIXED。上述结果反映了模型在不同谐波类别上的识别表现，也为后续模型优化提供了依据。

在部署方面，项目已完成模型部署一致性核验、四类单帧识别结果与 UI 界面的联动验证。现有 ARM 板端模型包装调用的中位耗时约为 0.57 ms，体现了模型在板端的快速推理能力。

综上，项目已完成 AI 四分类模型从实板数据采集、模型训练、性能评估到板端部署调用的主要实现工作，形成了能够与系统交互界面联动的智能谐波识别功能。

（3）最终系统集成与 UI 展示成果

在完成 PL 端硬件逻辑实现及 AI 模型部署的基础上，项目进一步完成了系统各功能模块的集成，形成集双通道数据采集、电能质量分析、事件检测、谐波分析及 AI 智能分类于一体的电能质量监测系统。

在显示交互方面，系统采用独立 HDMI 输出方式，将运行界面输出至外接显示器，实现监测结果的独立显示。通过该方式，显示终端与设备内部硬件结构相互分离，使系统能够在保持整体封装结构的同时，提供更加灵活的外部显示与演示方式。


在软件界面方面，系统形成了多页面功能展示界面。总览页面集中显示 CH1 和 CH2 两个通道的电能质量监测数据，包括有效值电压、峰值电压、频率及奇次谐波总畸变率等信息；波形页面用于展示采集信号的实时波形；事件页面展示双通道事件检测状态及事件记录；谐波页面用于呈现信号的谐波分析结果。各功能页面通过统一的交互界面进行组织，实现不同监测功能之间的切换与展示。


此外，系统将 AI 谐波四分类模型与监测软件进行联动，能够结合采集信号的特征输出 CLEAN、H3 主导、H5 主导及 MIXED 四种状态的分类结果，使传统电能质量参数监测进一步扩展至智能谐波状态识别。





（a）监测总览界面　　（b）双通道波形界面





（c）事件记录界面　　（d）谐波与模型界面

图 3-9 最终系统集成监测软件界面展示

综上，项目完成了从底层硬件资源实现、数据采集与分析处理、AI 模型部署到上层显示交互的系统集成，形成了具备双通道监测、多功能分析、智能分类及独立 HDMI 显示能力的电能质量监测系统。

3.3 特性成果

为验证系统在实际信号输入条件下的功能表现，项目利用 OWON NDG2120 信号发生器构造不同测试工况，结合 RIGOL MSO5104 示波器与本电能质量感知与智能辨识系统开展实验。本节从双通道参数监测、谐波特征计算、电压扰动事件检测及 AI 分类联动四个方面，展示系统的典型测试结果，并通过仪器画面和实机运行记录提供验证依据。

（1）双通道采集与参数监测

实验首先向两个通道输入正弦信号，观察两路有效值、峰值及奇次谐波总畸变率的输出；随后保持 CH1 为正弦输入，将 CH2 切换为含三次谐波的信号，检验系统对两路不同输入工况的监测表现。两组工况的系统读数如表 3.3-1 所示。

工况与通道	参考峰值/V	RMS / V	峰值 / V	奇次 THD / %
双路正弦 CH1	0.500	0.335	0.475	0.011
双路正弦 CH2	0.300	0.336	0.475	0.009

工况与通道	参考峰值/V	RMS / V	峰值 / V	奇次 THD / %
标准正弦 CH1	0.500	0.338	0.475	0.011
三次谐波 CH2	0.300	0.224	0.313	2.003

表 3-1 双通道典型工况监测结果

双路正弦输入时，两个通道均能输出有效值、峰值及奇次谐波 THD，其中有效值分别为 0.335 V 和 0.336 V，峰值均为 0.475 V，CH1 频率显示为 50.000 Hz。当 CH2 切换为含三次谐波的输入后，其奇次谐波 THD 由 0.009%变为 2.003%，CH1 仍呈现低谐波正弦信号的监测结果。系统能够在同一运行界面中分别反映两路输入的幅值与谐波差异。

（2） 谐波分析与特征计算

在标准正弦、三次谐波、五次谐波及三五次混合谐波四种演示工况下，系统分别输出 H3/H1、H5/H1、H7/H1、H9/H1、奇次谐波 THD 和峰值因数。表 3.3-2 记录各工况的一个界面快照。

工况与时间	H3/H1 %	H5/H1 %	H7/H1 %	H9/H1 %	奇次 THD %	峰值因数
正弦	0.006	0.005	0.006	0.005	0.011	1.429
H3	1.999	0.012	0.009	0.008	1.999	1.389
H5	0.012	1.994	0.005	0.005	1.993	1.450
H3+H5	3.003	3.001	0.008	0.006	4.245	1.409

表 3-2 CH1 谐波特征显示结果


三次与五次谐波工况下，目标分量分别约为 2%；混合工况下，两种目标分量均约为 3%，其平方和开方约为 4.245%，与界面奇次 THD 读数接近。此处 THD 仅包含 H3、H5、H7、H9 对应分量，不代表覆盖全部谐波的总畸变率。

工况与时间	分量	基波 / dBV	谐波 / dBV	换算比例	系统比例
H3 01:17.5	H3	−13.23	约−47.4	约 1.96%	1.999%
混合 01:42.5	H3	−13.24	−43.78	约 2.97%	3.003%
混合 01:42.5	H5	−13.24	−43.73	约 2.99%	3.001%

表 3.3-3 示波器 FFT 谱峰幅值的近似换算核对

表 3.3-3 按同一 FFT 画面中谐波与基波的 dBV 差换算幅值比，与系统结果的量级接近。换算受 FFT 频点、谱泄漏及读图分辨率影响，用于辅助核对。

(a) 系统谐波与分类结果 01:42.5



(b) 示波器波形与FFT谱峰 01:42.5




图 3-10 混合谐波工况的系统结果与示波器波形及 FFT 画面

（3）电压扰动与事件检测


采用手动调节输入幅值的方式，依次演示正常、暂降、暂升和低电压中断状态。

演示状态	CH1 显示	CH2 显示
正常基线	正常 1.004 pu	正常 1.001 pu
CH1 幅值降低	暂降 0.803 pu	正常 1.001 pu
CH2 幅值提高	正常 1.004 pu	暂升 1.200 pu
CH1 低电压输入	短时中断 0.020 pu	正常 1.001 pu


表 3-4 典型扰动工况的检测状态

暂降时，CH1 显示 SAG 活动事件，CH2 保持正常；暂升时，CH2 显示 SWELL 活动事件，CH1 保持正常。低电压输入时，CH1 显示短时中断，CH2 仍保持正常，反映出两通道在所展示工况下能够分别报告事件状态。


(a) 正常 02:02.5



(b) CH1暂降 02:10.0



(c) CH2暂升 02:24.0



(d) CH1短时中断状态 02:37.5




图 3-11 正常与三类扰动状态的实机检测结果

输入恢复后，两通道的活动事件状态回到正常，并保留已结束事件。视频中的暂降记录显示 30.174 s，暂升记录显示 19.361 s，说明系统能够将事件状态变化形成带持续时间的记录。

通道	恢复后状态	记录结果
CH1	正常 1.004 pu	SAG 完整 30.174 s
CH2	正常 1.001 pu	SWELL 完整 19.361 s
CH1	正常 1.003 pu	显示 MIXED 结束记录

表 3-5 扰动恢复后的事件记录

(a) 暂降结束记录 02:20.0



(b) 暂升结束记录 02:33.0



图 3-12 暂降与暂升恢复后的事件持续时间记录


（4） AI 谐波分类的实机联动

系统在 CH1 谐波特征基础上调用逻辑回归模型（LR），并将分类结果显示在监测终端。四种演示工况分别出现低目标谐波、三次谐波主导、五次谐波主导和混合奇次谐波结果，完成了特征输出、板端推理与结果显示的联动。


输入工况	**界面分类结果**	**对应类别显示概率**
标准正弦	低目标谐波（CLEAN）	89.56%
H3 谐波	三次谐波主导	93.21%
H5 谐波	五次谐波主导	93.90%
H3+H5 混合	混合奇次谐波	87.11%

表 3-6 四种演示工况的模型输出


(a) 低目标谐波 01:02.5



(b) 三次谐波主导 01:17.5



(c) 五次谐波主导 01:27.5



(d) 混合奇次谐波 01:42.5




图 3-13 四种典型工况的谐波特征与模型分类实机结果

3.4 性能优化过程

（1）PL 实时计算与数据通路优化

在 PL 端开发过程中，系统由早期的双通道原始数据成帧，逐步扩展为时域与频域特征计算架构。为解决不同计算分支完成时间不一致的问题，设计了**基于帧标识的结果聚合与原子快照发布机制**，使有效值、峰值、频率、谐波及 THD 等参数能够统一输出。同时建立 Feature 与 Raw 双数据路径，利用双 Bank 缓存及 Token/ACK 机制管理原始数据读取，兼顾特征处理与完整波形保存。

针对 FPGA 实现过程中出现的关键路径时序违例，分别对**时域和频域计算链**进行**优化**。时域部分通过拆分采样数据及计算结果的流水边界，缩短关键组合逻辑路径；频域部分通过调整功率计算流水、频谱存储及后处理结构，结合 BRAM 存储和 FFT 资源复用，降低逻辑资源压力并改善时序收敛情况。

经过优化，Lab05 时域计算模块与 Lab06 频域处理模块均在 125 MHz 时钟约束下完成 Route 时序收敛。其中，Lab05 的 WNS 由 **-0.399 ns** 改善至 **+0.288 ns**，Lab06 的 WNS 由 **-8.092 ns** 改善至 **+0.103 ns**。具体资源与时序对比如表 3-1 所示。

性能指标	Lab05 优化前	Lab05 优化后	Lab06 优化前	Lab06 优化后
LUT	6032	5962	15276	10828
FF	9734	9887	16562	17474
BRAM（tile）	35	35	46	48.5
DSP	4	4	28	30
WNS（ns）	-0.399	+0.288	-8.092	+0.103
TNS（ns）	-23.332	0	-37610.891	0
Setup 失败端点	148	0	14460	0

表 3-7 PL 端计算模块优化前后资源与时序对比

优化结果表明，流水线拆分、存储结构调整与计算资源复用有助于解决关键路径时序违例。两组可比版本均实现了 125 MHz 约束下的时序收敛，但相关结构调整也伴随 FF、BRAM 或 DSP 占用的变化，具体取舍以表中实测实现报告为准。

（2）PS 数据读取与任务调度优化

随着系统功能由基础数据读取扩展至事件检测、AI 辨识和监测显示，早期相对独立的 Feature、Raw 读取工具已难以满足多模块统一管理数据的需求。为此，系统引入 **UnifiedReader** 统一数据读取架构，由单一 Reader 管理底层硬件访问，并将经过检查的数据提供给上层功能模块，减少重复访问和状态管理不一致的风险。

针对 Raw 数据读取过程中可能发生的缓存覆盖与数据不连续问题，优化了完整帧读取和确认流程。PS 端首先读取缓存描述符，将原始数据完整复制至本地内存，再进行读取完成检查、描述符复核及 ACK 应答。同时结合 Snapshot 序号、Session、Frame ID 和数据缺口状态检查 Feature 与 Raw 的有效性及对应关

系，避免无效数据、重复帧或错误配对影响后续分析。

在任务处理方面，系统将事件检测由**离线波形回放逐步扩展为跨帧流式分析**，并通过数据连续性检查和异常状态管理提高处理可靠性。监测显示则采用经过校验的本地数据对象，降低界面处理对底层缓存访问的影响。经过上述优化，PS 端形成了统一读取、完整性检查、事件分析和数据分发的软件处理流程，为多功能协同运行提供了基础。

优化项目	优化前	优化后	主要改善
数据读取架构	Feature、Raw 分别使用读取工具	UnifiedReader 统一管理	统一硬件访问与数据状态
Raw 数据读取	基础帧读取与确认	完整复制、复核、ACK	降低读写冲突与误释放风险
数据一致性	基础帧标识与有效性检查	Session、Frame ID、Snapshot、gap 联合检查	减少错误配对与异常数据传递
事件检测	基于 Raw 的离线滑动 RMS 分析	PS 跨帧流式 RMS 处理	支持在线连续数据分析
上层数据分发	不同功能分别组织读取结果	统一数据对象供上层使用	降低底层访问与应用逻辑的耦合

表 3-8 PS 端数据读取与软件处理优化对比

（3）AI 特征适配与轻量化推理优化

早期 AI 方案采用较高维度的通用特征体系，与最终 FPGA 输出的数据结构和分类任务并不完全匹配。针对这一问题，系统重新设计了面向谐波污染辨识的六维特征向量，包括 H3/H1、H5/H1、H7/H1、H9/H1、奇次谐波 THD 和波峰因数 Crest。六项特征均可由 PL 端已经计算的 Feature 参数构建，使 PS 端无需重复进行完整波形的 FFT 分析，实现了 FPGA 特征计算与 ARM 智能辨识之间的直接衔接。

在模型部署方面，针对传统 Python 机器学习模型依赖较多、嵌入式环境兼容性受限的问题，系统对逻辑回归（LR）和随机森林（RF）模型进行轻量化适配。通过提取模型参数并采用标准库实现推理，降低对 scikit-learn、joblib 等外

部依赖的要求，同时保留统一的六维输入定义和四分类标签体系，使训练模型能够在 PYNQ-Z2 的 ARM 端加载和运行。

优化后的轻量化模型已完成 ARMv7 环境下的数值一致性验证和真实采样条件下的模型调用测试。实测结果表明，LR 模型具有更低的加载与推理开销，而 RF 模型同样能够完成板端调用。两类模型的实际运行性能如表 3-X 所示，为后续综合考虑分类效果和嵌入式资源开销提供了依据。

性能指标	LR 逻辑回归	RF 随机森林
模型加载时间（ms）	8.95	126.18
模型调用中位时间（ms）	0.57	5.71
模型调用最大时间（ms）	1.15	6.86
整轮处理中位时间（ms）	153.47	160.73
有效实测帧数	32	32

表 3-9 轻量化 AI 模型板端运行性能对比

通过六维特征体系与轻量化部署方式的协同优化，系统实现了从 FPGA 特征输出到 ARM 模型推理的衔接，减少了板端重复特征计算及复杂软件依赖，为嵌入式智能辨识提供了可运行的实现基础。

（4）系统级 PL－PS－AI－HDMI 协同优化

随着系统集成双通道采集、实时特征计算、AI 推理和 HDMI 本地显示功能，PL 与 PS 之间的数据交互及多时钟域协同成为系统优化的重点。早期 HDMI 方案已实现真实采集数据的四页显示与触摸切换，但主要采用预先绘制的固定画面，**缺少对 VDMA 读取状态及旧图像缓存释放时机的可靠确认**，限制了持续动态更新功能的实现。

针对这一问题，系统引入 **Frame Retire 帧退役管理机制**，通过 Commit 提交、视频读取责任跟踪、Retire 退役及 ACK 确认，建立显示缓存的所有权转换规则，使 PS 端能够依据硬件确认状态判断旧 Framebuffer 是否具备安全复用条件。同时，针对 Lab07 采集计算域、AXI 控制域和 HDMI 视频处理域并存的情况，采用跨时钟域同步、握手及状态管理机制，协调数据采集、页面更新和视频输出过程，为后续持续动态显示提供硬件基础。



图 3-14 原有方案与优化后方案对比

在系统实现阶段，进一步针对关键时序路径进行调整，采用独立的 Fence 队首状态、Aggregator 分段比较和配置参数两级预计算等结构，并结合实际时序要求将 FCLK1 调整至 125 MHz，保持 Lab07 主业务时钟和 HDMI 视频时钟模型的独立配置。经过完整布局布线后，联合工程 WNS 由 -0.134 ns 变为 +0.087 ns，Setup 失败端点由 33 个减少至 0，全部 32928 条可布线网络完成布线，实现了**联合硬件设计的时序收敛**。

性能指标	优化前联合候选	优化后联合工程
实现阶段	Routed	Routed
FCLK1 工作频率	142.857 MHz	125 MHz
Lab07 H16 时钟	125 MHz	125 MHz
Setup WNS（ns）	-0.134	**+0.087**
Setup TNS（ns）	-1.949	**0**
Hold WHS（ns）	+0.053	+0.019
Hold THS（ns）	0	0
Setup 失败端点	33	**0**
Hold 失败端点	0	**0**

表 3-10 PL－PS－HDMI 联合工程时序优化对比

上述优化使系统在原有采集分析架构基础上，进一步形成了面向持续显示更新的硬件协同机制。

3.5 技能包的提炼与验证过程

（1）技能包思路与提炼过程

在项目开发过程中，我们使用大模型辅助**编写波形生成工具、检查实板采集数据**，以及**完成 AI 模型的板端部署**。随着开发推进，我们发现，有些问题不只会在本项目中遇到。例如，如何确认生成的 BIN 文件没有出错，如何避免重采数据与原始实验记录混淆，以及如何保证模型在电脑和开发板上的预测结果一致。

这些问题在开发过程中都经过了实际处理，也留下了对应的脚本和验证记录。因此，在项目后期，我们没有重新开发一套工具，而是从已经完成并验证的工作中，挑选出具有复用价值的部分，整理成三个技能包。

第一个技能包来自**波形生成器**。我们在使用过程中发现，BIN 文件能够正常生成，并不意味着文件里的数据一定正确。因此，除了生成波形，还需要检查参数是否合法、导出文件是否与源数据一致，以及文件被修改后能否发现问题。我们将这些检查步骤与生成器 v0.2.1 一起整理，并通过 17 项自动化测试验证。

第二个技能包来自**实板数据审核**。在检查 80 条采集记录时，第 44 条数据出现过实验身份对应错误的问题。这让我们意识到，文件完整、哈希正确，也不能保证它属于正确的实验工况。因此，我们将文件检查与实验身份核对分开，并增加重采替换和旧记录隔离的操作说明。整理后的技能包通过了 6 项自动化测试。

第三个技能包来自 **AI 模型部署**。由于电脑和 PYNQ-Z2 的运行环境不同，模型在电脑上预测正确，并不代表移植到开发板后结果一定一致。我们通过黄金回放比较两端的实际输出，并记录输入特征顺序、数据类型和模型版本。后来完成 LR 与 RF 的 EV26 评估后，又将成对评分功能补充进技能包。最终版本通过了 14 项自动化测试。

三个技能包共通过 37 项软件自动化测试，并保存了测试输出和使用示例。目前，这些验证主要针对本项目及技能包自带的测试案例，尚未在其他项目和板卡上进行实际应用。因此，我们将其作为本次开发过程中整理出的工程经验和辅助工具提交，不把软件测试通过等同于跨项目复用验证。

技能包及版本	核心问题与可复用能力	交付目录
波形生成与 BIN 校验（1.0；工具 v0.2.1）	波形参数、编码与源文件一致性；生成、导出、回读检查	skill/waveform-bin/

技能包及版本	核心问题与可复用能力	交付目录
实板数据审核与追溯（1.0）	文件结构、工况身份、重采隔离及现场依据的分层核对	skill/capture-audit/
训练准入、模型交接与成对评估（1.1）	数据用途、模型输入合同、黄金回放及同输入评分	skill/model-handoff/

表 3-11 提交中的技能包自动化验证结果

（2）技能包验证结果

三个技能包整理完成后，我们在独立目录副本中进行了自动化测试，并保存了执行命令、退出码及逐项测试结果。

技能包	测试数量	主要验证内容	结果
波形生成与 BIN 校验	17	生成与导出一致性、参数检查、文件篡改、码值超限、异常配置等	全部通过
实板数据审核与追溯	6	文件结构、篡改、缺件、路径越界、未关联及格式异常	全部通过
训练准入、模型交接与成对评估	14	黄金回放、输入身份、数值容差、拒绝输入及成对评分	全部通过
合计	**37**	三个技能包的软件自动化测试	**全部通过**

表 3-12 技能包测试结果

该文件包含三个技能包的测试命令和输出，分别记录了 17 项、6 项和 14 项测试通过的结果，并保留了 EV26 保存结果评分及技能格式检查记录。

其中，37 项是电脑端软件自动化测试，并非 37 次实板实验。测试中也使用了人为构造的错误输入和异常文件，以检查脚本能否正确发现问题。这些故障注入属于软件测试方法，不应全部描述为实际开发时发生过的事故。

除自动化测试外，三个技能包还保留了原项目的相关案例。波形包包含最小生成示例，数据审核包包含正常和身份错配示例，模型交接包包含板端黄金回放

以及 EV26 保存结果复核。通过这些材料，使用者可以进一步核对技能包的实际执行范围。



图 3-15 37 项自动化测试与附加检查结果摘录

（3） 技能包的复用情况与适用边界

在技能包整理完成后，我们通过修改软件配置、替换测试数据和注入异常情况，检查了三个技能包在不同输入条件下的处理结果。例如，波形包测试了不同波形和编码配置；数据审核包测试了不同登记状态及文件异常；模型交接包测试了回放数据变化和评分输入异常。

不过，这些验证仍然属于本项目经验、包内示例及软件测试范围。截至本次报告整理，三个技能包尚未在本项目之外实际应用，没有完成其他板卡上的验证，也没有其他团队独立按照 README 使用的已确认记录。

因此，我们没有将三个技能包称为已经通过跨项目验证的通用 PYNQ 技能包，而是将其定位为从本项目开发过程中整理出来、已经完成规定范围软件验证的工程技能包。

从实际作用来看，这三个技能包分别解决了波形文件检查、实验数据追溯和模型部署评估中容易反复出现的问题。它们保留了可执行脚本，也记录了哪些判

断必须依赖真实实验依据，避免使用者把软件校验结果误认为硬件实测或模型性能验收。

通过这次整理，我们将大模型协作中已经解决的问题、采用的方法以及验证过程保存下来，使后续使用者能够依据说明和测试记录重复相应操作，而不必重新查阅项目开发时的大量聊天记录。

3.6 大模型协作记录

在项目开发过程中，大模型并非始终直接生成最终成果。我们根据项目决定方向。下面选取三个真实协作案例说明这一过程。

案例一：先封装已经稳定的波形生成器

当时波形生成器 v0.2.1 已经具备封存条件，但其他相关工具仍有部分验证工作尚未完成。我们在对话中提出：

你可以看到我之前在引用给你的对话里面提到验证还未完成工具封存选择的问题，那之前说的是生成器部分可以封存了，我们先从可以封存、不会再修改的部分开始整理技能包吧

大模型随后回答：

我先从已可封存的生成器 v0.2.1 整理技能包，核对源码、使用说明和验证记录，把现有生成、BIN 导出与检查流程做成可复用入口。

在后续核对中，大模型还指出，原有说明保留了“尚未提供实机编码配置”的历史状态文字，需要区分本次软件验证与实机验收范围。

因此，我们保留了已经稳定的生成器源码，重新整理说明和校验入口，没有将其他未完成验证的功能一并封装。最终形成第一个技能包，并通过 17 项软件自动化测试。

这一案例体现的是对技能包整理范围的控制：先确认哪些功能已经完成，再决定哪些内容可以正式交付。

案例二：区分文件结构检查与实验身份审核

在数据审核工具已经积累一定成果后，我们结合当时的模块截图，向大模型询问：

这个技能包可以整理吗？

大模型首先回答：

可以，这部分可以独立于后续标签审核和训练流程整理。我先核对现有审核脚本和第 44 条闭环材料，把文件完整性、工况身份、重采替换关系和人工确认依据整理成可复用的技能包。

在进一步核对现有实现后，大模型又说明：

现有检查器可以直接复用，但它只检查文件与登记结构；重采选择、参考对应关系和现场声明仍需按证据审核。

根据这一判断，我们没有把结构检查脚本描述成能够自动判断全部实验数据真实性的工具，而是将可以自动处理的内容与需要人工核对的内容明确分开，并为后者提供登记模板和操作步骤。

最终形成第二个技能包，通过 6 项自动化测试。第 44 条身份错配作为真实项目经验保留，随包提供的软件身份错配示例则单独注明，避免将模拟测试与实际实验事件混为一谈。

案例三：随项目验证进展完善模型交接技能包

第三个技能包的整理时间经历过调整。在早期讨论中，由于板端接入验证尚未完成，大模型建议暂时不要将相关工作封装为正式技能包。

后来，项目完成了黄金回放和已知工况调用验证。我们再次询问：

你看一下我的最新进展，足不足以这第三个技能包开始整理了？

在确认已具备的验证依据后，我们进一步发出指令：

ok，那就开始整理

大模型回复：

我会按已闭环的范围整理第三包：训练准入、模型合同、黄金回放和真实调用复核。先核对现有部署与复核脚本，提取可复用部分；12 工况评分等回传完成后再补入。

因此，第三个技能包先形成了核心版本，没有提前写入尚未完成的模型评估成果。EV26 评估完成后，我们再将新增的成对评分脚本与原有内容合并，形成 v1.1 版本。

这一过程中的调整并不是为了重新修改已经通过的模型结果，而是随着验证材料逐步齐全，更新技能包可以覆盖的工作范围。整理和合并过程中没有重新训练模型，也没有修改已冻结的模型权重。

上述三个案例均保留了原始用户提示词和大模型关键回答。协作中可以看到范围调整、能力核对及说明修正。

第四部分　总结

4.1　可扩展之处

本作品已实现双通道电能质量采集、FPGA 实时特征计算、异常事件检测、AI 谐波污染辨识及独立 HDMI 监测显示，具备进一步拓展的基础。

后续可从三个方面完善：一是增加信号调理与隔离电路，完善电压、电流测量校准，提高系统在实际电网环境中的适用性；二是扩充不同负载类型及复杂谐波工况的数据集，优化 AI 模型的泛化能力，并将智能辨识拓展至双通道；三是进一步开展长时间运行、复杂干扰及异常恢复测试，结合远程数据传输与历史记录管理，提高系统的可靠性与实际应用价值。

4.2　心得体会

本项目围绕电能质量实时监测与智能辨识展开，从最初的功能规划、模块设计，到后续的硬件搭建、软件开发和整机集成，我们经历了一个不断发现问题、分析问题并优化设计的过程。通过本次研发，我们不仅加深了对 FPGA 和嵌入式系统的理解，也切实体会到多模块协同设计的重要性。

在 PL 端开发过程中，我们逐步完成了双通道数据采集、时域特征计算、FFT 频域分析及特征聚合等功能。随着系统功能增加，资源利用、流水线延迟和时序约束逐渐成为需要解决的问题。通过调整计算流水线、优化存储结构以及分析 Vivado 时序报告，我们认识到，硬件设计不仅要保证逻辑功能正确，还需要兼顾资源开销、时序收敛及实际运行可靠性。

在 PS 端软件开发过程中，数据读取与管理同样带来了较大挑战。由于 FPGA 持续产生采样数据，而 ARM 端的数据读取、事件检测和界面更新具有不同的执行周期，简单地直接读取缓存容易产生数据覆盖或帧对应错误。为此，我们采用统一数据读取机制，结合帧序号、缓存状态及 ACK 应答管理数据访问过程。这使我们认识到，可靠的数据管理和明确的模块接口是系统稳定运行的重要基础。

在 AI 模块开发过程中，我们基于 PL 端输出的六维谐波特征，开展数据采集、样本管理、模型训练、性能比较及 ARM 端推理部署。通过 LR 与 RF 模型

的对比，我们认识到，模型选择不仅取决于分类准确率，还需要考虑特征质量、运行资源和嵌入式部署条件。同时，训练结果与实际应用效果之间仍存在差异，需要通过更多工况和独立测试不断完善模型。

在整机集成阶段，独立 HDMI 显示系统的实现让我们进一步理解了 PS 与 PL 之间的协同关系。为实现监测画面的持续自动刷新，我们不仅需要完成界面绘制和视频输出，还需要处理帧缓存的安全复用、多时钟域协同及触摸交互等问题。最终，通过 Frame Retire 机制及联合工程优化，逐步完成了从数据采集、特征分析到本地显示的系统集成。

此外，外壳制作、模块安装、接口接线及实物调试也让我们认识到，工程作品不仅需要实现预期功能，还需要考虑设备结构、操作便利性及维护调试等实际因素。

本次项目最大的收获，是从单一模块开发转向完整系统设计。团队成员分别承担 PL、PS 和 AI 等方向的工作，通过接口约定、分工协作、联合调试与反复验证，逐步解决模块间的衔接问题。我们深刻体会到，工程研发并不是各部分功能的简单叠加，而是需要不断协调性能、可靠性与实现复杂度。此次实践提升了我们的硬件设计、软件开发、问题排查和团队协作能力，也为今后开展更加复杂的嵌入式智能系统研发积累了经验。

第五部分　参考文献

[1] IEEE. IEEE Recommended Practice for Monitoring Electric Power Quality: IEEE Std 1159-2019[S]. New York: IEEE, 2019.

[2] IEC. Electromagnetic Compatibility (EMC)—Part 4-30: Testing and Measurement Techniques—Power Quality Measurement Methods: IEC 61000-4-30:2025[S]. Geneva: IEC, 2025.

[3] IEC. Electromagnetic Compatibility (EMC)—Part 4-7: Testing and Measurement Techniques—General Guide on Harmonics and Interharmonics Measurements and Instrumentation, for Power Supply Systems and Equipment Connected Thereto: IEC 61000-4-7:2002[S]. Geneva: IEC, 2002.

[4] ANALOG DEVICES. AD7606/AD7606-6/AD7606-4: 8-/6-/4-Channel DAS with 16-Bit, Bipolar Input, Simultaneous Sampling ADC (Rev. G)[EB/OL]. (2025-02-20)[2026-11-04].

https://www.analog.com/media/en/technical-documentation/data-sheets/AD7606_7606-6_7606-4.pdf.

[5] TUL CORPORATION. PYNQ-Z2 Reference Manual, Version 1.0[EB/OL]. (2018-05-17)[2026-11-04]. https://www.e-elements.com.tw/wp-content/uploads/2021/08/pynqz2_user_manual_v1_0.pdf.

[6] AMD. Zynq 7000 SoC Technical Reference Manual: UG585, Version 1.15[EB/OL]. (2026-02-06)[2026-11-04]. https://docs.amd.com/r/en-US/ug585-zynq-7000-SoC-TRM.

[7] AMD. Vivado Design Suite User Guide: Design Analysis and Closure Techniques: UG906, Version 2025.1[EB/OL]. (2025-05-29)[2026-11-04]. https://docs.amd.com/r/2025.1-English/ug906-vivado-design-analysis.

[8] AMD. AXI Video Direct Memory Access v6.3 Product Guide: PG020[EB/OL]. (2022-06-08)[2026-11-04]. https://docs.amd.com/r/en-US/pg020_axi_vdma.

[9] BREIMAN L. Random forests[J]. Machine Learning, 2001, 45(1): 5-32. DOI: 10.1023/A:1010933404324.

[10] PEDREGOSA F, VAROQUAUX G, GRAMFORT A, et al. Scikit-learn: machine learning in Python[J]. Journal of Machine Learning Research, 2011, 12: 2825-2830.