디지털 논리회로 설계

NOT 게이트 VHDL 실습보고서

2023025396 장지원

1. 목적

VHDL로 NOT 게이트를 작성하고, Questa와 Logisim-evolution을 사용해 시뮬레이션하는 작업 흐름을 익히는 것이다. 입력 a가 0일 때 출력 y가 1, 입력 a가 1일 때 출력 y가 0이 되는지 확인한다.

2. VHDL 코드 (not_gate.vhd)

```
-- NOT gate
library ieee;
use ieee.std_logic_1164.all;


entity not_gate is
  port (
    a : in  std_logic;
    y : out std_logic
  );
end not_gate;


architecture behavioral of not_gate is
begin
  y <= not a;
end behavioral;
```

- **library / use**: `std_logic` 자료형을 쓰기 위해 IEEE 라이브러리의 `std_logic_1164` 패키지를 불러온다.
- **entity**: 회로의 겉모양(포트)을 정의한다. 입력 a 와 출력 y 가 각각 1 비트(`std_logic`)이다.
- **architecture**: 회로의 동작을 정의한다. `y <= not a;`로 y 에 a 의 반전 값을 넣는다.

3. 회로 (Logisim-evolution)

Logisim-evolution에서 VHDL 엔티티 `not_gate`를 불러와 회로에 배치하였다. 입력 핀을 엔티티의 a 포트에, 엔티티의 y 포트를 출력 핀에 연결하였다. VHDL 엔티티는 Logisim이 Questa 시뮬레이터와 연동

(Simulate → VHDL Simulation Enabled)하여 동작시킨다.

회로 구성: **입력 핀 a → not_gate (VHDL) → 출력 핀 y**

4. 시뮬레이션 결과

(1) a = 0 → y = 1




그림 1. 입력 a = 0일 때 출력 y = 1

(2) a = 1 → y = 0




그림 2. 입력 a = 1일 때 출력 y = 0

5. 결과 정리 및 설명

입력 a	기대 출력 y	Logisim 결과 y	판정
0	1	1	일치
1	0	0	일치

두 경우 모두 출력 y가 입력 a의 반대 값으로 나타나, 작성한 VHDL 코드가 NOT 게이트로 올바르게 동작함을 확인하였다. Logisim 화면에서도 입력선이 밝은 초록색(1)일 때 출력선은 어두운 초록색(0)으로, 입력이 0일 때는 출력이 1로 표시된다. 아래쪽 VHDL simulator log에 `TCL_BINDER_RUNNING`이 표시되어 Questa 시뮬레이터가 연동되어 동작했음을 알 수 있다.

추가로 Questa 명령줄(vcom, vsim)에서 테스트벤치(not_gate_tb.vhd)로도 시뮬레이션하여 같은 결과를 얻었다.

```
# ** Note: a=0 -> y='1'   (Time: 10 ns)
# ** Note: a=1 -> y='0'   (Time: 20 ns)
# Errors: 0, Warnings: 0
```

6. 결론

VHDL 코드 작성, Questa 컴파일·시뮬레이션, Logisim-evolution에서의 VHDL 엔티티 시뮬레이션으로 이어지는 작업 흐름을 익혔다. NOT 게이트의 진리표(a=0→y=1, a=1→y=0)가 시뮬레이션 결과와 일치함을 확인하였다.