10/15 ROM 구현 하기 _ 박수민
1. Test Bench
1-1. Source code
```
`timescale 1ns / 1ps


module rom_always_tb(

    );

reg [3:0] addr;
wire [7:0] dataout;


rom_always u_rom (
    .addr(addr),
    .dataout(dataout)
);

initial begin
    addr = 4'h0; #10;
    addr = 4'h1; #10;
    addr = 4'h2; #10;
    addr = 4'h3; #10;
    addr = 4'he; #10;
    addr = 4'hf; #10;

    $finish;
end

endmodule
```

(2) Test Bench 실행결과



2. 실행모듈

```
`timescale 1ns / 1ps

 module rom_always(
     input wire [3:0] addr,
     output reg [7:0] dataout
     );

always @(*) begin
     case (addr)
          4'h0: dataout = 8'h23;
          4'h1: dataout = 8'hf3;
          4'h2: dataout = 8'ha7;
          4'h3: dataout = 8'h04;
          4'he: dataout = 8'h30;
          4'hf: dataout = 8'hd5;
          default: dataout = 8'h00;
     endcase
end
endmodule
```

(2) 실행결과 1장 사진 촬영 후 분석 결과

