

디지털논리회로 I
디지털 회로설계

기초 디지털 시스템 · 신호 · 논리회로 · ADC/DAC

by SIKWON

디지털과 아날로그

아날로그 신호와 디지털 신호

아날로그 신호(Analog Signal)	VS	디지털 신호(Digital Signal)
• 자연계에서 일어나는 물리적인 양은 시간에 따라 연속적으로 변화 • 온도, 습도, 소리, 빛 등은 시간에 따라 연속적인 값을 갖는다.		• 분명히 구별되는 두 레벨의 신호값 만을 갖는다.
		
 아날로그 테스터기		 디지털 테스터기

디지털 시스템과 아날로그 시스템

- **디지털 시스템과 아날로그 시스템**

이산(離散)'**은 한자 뜻 그대로 **'서로 떨어져 있다'**는 의미. 즉, 값이 끊기지 않고 이어지는 것이 아니라, 셀 수 있는 개별적인 단위로 뚝뚝 떨어져 존재하는 상태를 말한다.

디지털시스템

이산적인 정보(digital)를 가공하고 처리해서 최종 목적으로 하는 정보를 출력하는 모든 형태의 장치



아날로그시스템

연속적인 정보를 입력받아 처리해서 연속적인 형태의 정보를 출력하는 시스템




왜 디지털 시스템을 사용하는가?

- ① 잡음 내성이 높음: 논리 0/1을 일정한 전압 범위로 판단하므로 작은 잡음은 상태 판정에 영향을 주지 않을 수 있음
- ② 저장·복제가 쉬움: 메모리와 파일 형태로 데이터를 저장하고 동일한 정보를 반복해서 복제할 수 있음
- ③ 프로그래밍 가능: 사양 변경 시 하드웨어 전체를 바꾸지 않고 소프트웨어/HDL을 변경해 기능을 수정할 수 있음
- ④ 정확한 논리 처리: 산술·비교·상태 제어·병렬 처리 등을 정해진 규칙으로 수행 가능
- ⑤ 집적화: 트랜지스터를 매우 작은 면적에 집적하여 소형·고속·저가격 시스템을 만들 수 있음
- 단, 디지털 시스템도 센서·통신·전원 등 아날로그 영역과 완전히 분리되어 있지는 않음

아날로그와 디지털은 어떻게 연결되는가?

- 현실의 정보는 대부분 아날로그이지만 컴퓨터·FPGA·MCU는 디지털 정보로 처리함
- 따라서 입력 측에는 ADC(Analog-to-Digital Converter), 출력 측에는 DAC(Digital-to-Analog Converter)가 사용될 수 있음
- ADC: 연속적인 아날로그 전압을 일정한 시간 간격으로 측정하고, 양자화한 뒤 2진 코드로 변환
- DAC: 디지털 코드에 대응하는 아날로그 전압/전류를 생성
- FPGA 실습에서는 ADC/DAC 대신 센서 입력, 스위치, PWM, UART 등으로 디지털 시스템의 입·출력을 구성하기도 함




디지털 정보의 표현

전압 레벨, 2진수, 비트/바이트와 데이터 크기의 기본 개념을 익힌다.

디지털 정보의 전압 레벨


- 디지털 회로는 정보를 2진수(binary)로 표현하며 기본 디지트는 0과 1 두 개뿐임
- 회로에서는 논리 0과 논리 1을 특정 전압 범위에 대응시켜 표현함
- 예: 5V 논리 시스템에서는 낮은 전압 범위를 Low(0), 높은 전압 범위를 High(1)로 판정
- 중요: 실제 IC에서는 0V와 5V처럼 한 점의 전압만 허용하는 것이 아니라 입력/출력별로 '보장되는 전압 범위'가 정의됨

실무
FPGA의 I/O Standard를 설정할 때도 해당 전압 규격과 보드 전원 전압을 확인해야 한다.



비트, 니블, 바이트, 워드

- bit: binary digit의 약자. 0 또는 1 하나를 저장하는 정보의 최소 단위
- nibble: 4bit = 16가지 상태(0000~1111)를 표현할 수 있음
- byte: 8bit = 256가지 조합(00000000~11111111)을 표현할 수 있음
- word: 특정 CPU/프로세서가 기본적으로 처리하는 데이터 길이. 시스템에 따라 16/32/64bit 등으로 달라질 수 있음
- MSB(Most Significant Bit): 가장 높은 자리의 비트 / LSB(Least Significant Bit): 가장 낮은 자리의 비트
- 예: 8'b10110010에서 MSB=1, LSB=0




10진 **단위와 2진 단위를 구분**


- 10진 단위: k=10^3, M=10^6, G=10^9, T=10^{12}
- 2진 단위: Ki=2^{10}, Mi=2^{20}, Gi=2^{30}, Ti=2^{40}
- 따라서 1 GB = 1,000,000,000 byte이지만 1 GiB = 1,073,741,824 byte
- 예제 1) 9.6 GiB는 몇 bit인가?
- 1 GiB = 2^{30} byte이고 1 byte = 8 bit이므로
- 9.6 GiB = 9.6 × 2^{30} × 8 bit = 약 82,463,372,083 bit
- 예제 2) 32 GB를 GiB로 환산하면?
- 32 GB = 32,000,000,000 byte → 32,000,000,000 / 2^{30} ≈ 29.80 GiB
- 핵심: 단위 변환에서는 'bit/byte'와 '10진/2진' 두 가지를 동시에 확인한다.

단위	10진	2진
k/Ki	10^3	2^{10}
M/Mi	10^6	2^{20}
G/Gi	10^9	2^{30}
T/Ti	10^{12}	2^{40}

트랜지스터로 논리를 표현하는 원리

- 디지털 논리의 실제 물리적 구현은 트랜지스터의 스위칭 동작에서 출발함
- 트랜지스터를 스위치처럼 동작시키면 입력 조건에 따라 출력 노드를 VCC 쪽 또는 GND 쪽으로 연결할 수 있음
- 예: 입력 Vi=0V일 때 출력 Vo=5V, Vi=5V일 때 Vo=0V가 되면 출력은 입력의 반전
- 이 동작을 논리식으로 쓰면 Vo = NOT(Vi)이며, 논리 게이트로는 NOT 게이트에 해당
- FPGA 내부의 LUT/플립플롭도 결국 수많은 트랜지스터를 이용한 디지털 논리의 집적 결과





논리 레벨과 펄스 파형

논리 0/1을 파형으로 이해하고 주기·주파수·듀티 사이클을 계산한다.


정논리와 부논리

- **정논리와 부논리**
  - 양논리 또는 **정논리**(positive logic)
  - 음논리 또는 부논리(negative logic)
  - 정논리와 부논리는 모두 디지털 논리 시스템에서 이용되며, 일반적으로 정논리를 많이 사용

전압레벨	정논리	부논리
+5V	High=1	High = 0
0V	Low=0	Low = 1

펄스 파형과 에지(edge)

- 펄스는 Low와 High 상태가 시간에 따라 반복되거나 특정 시점에 발생하는 전압 파형
- 주기 펄스(periodic pulse): 일정한 시간 간격으로 반복되는 파형
- 비주기 펄스(non-periodic pulse): 반복 간격이 일정하지 않거나 한 번만 발생하는 펄스
  (데이터 전송 신호나 특정 사건을 알리는 트리거(Trigger) 신호)
- 상승 에지(rising edge): Low → High로 전환되는 순간
- 하강 에지(falling edge): High → Low로 전환되는 순간
- Verilog HDL의 always @(posedge clk)는 상승 에지에서 동작하고, negedge는 하강 에지에서 동작함




FPGA에서 중요

클록의 한 주기는 상승/하강 에지를 포함한다. 순차회로는 특정 에지를 기준으로 상태를 갱신한다.

실제 펄스 파형: 상승시간·하강시간·펄스폭

- 상승시간(tr): 낮은 전압에서 높은 전압으로 올라가는 데 걸리는 시간
- 하강시간(tf): 높은 전압에서 낮은 전압으로 내려가는 데 걸리는 시간
- 펄스폭(tw): 한 펄스가 High 상태로 유지되는 시간(정의는 측정 기준에 따라 달라질 수 있음)
- 실제 측정에서는 보통 전압의 10%~90% 구간 등을 이용해 tr/tf를 정의
- tr/tf가 지나치게 길면 고속 디지털 회로에서 타이밍 여유가 줄어들고 신호 무결성 문제가 발생할 수 있음




주기와 주파수의 관계

- 주기 T(Period): 파형이 한 번 반복되는 데 걸리는 시간 [s]
- 주파수 f(Frequency): 1초 동안 반복되는 횟수 [Hz]
- 두 값은 서로 역수 관계: $f = 1/T$, $T = 1/f$
- 예: T=10 ms이면 f=1/0.01 = 100 Hz
- 예: f=50 MHz이면 $T=1/(50\times10^{6}) = 20$ ns
- FPGA의 100 MHz 시스템 클록은 1초에 1억 번의 주기를 가지며, 한 주기는 10 ns

$f = 1/T$ | $T = 1/f$
단위 변환: ms=10^{-3}s, μs=10^{-6}s, ns=10^{-9}s

듀티 사이클(Duty Cycle)

- 듀티 사이클 D는 한 주기 T 중 High 상태로 유지되는 시간의 비율
- 공식: D(%) = (tHIGH / T) × 100
- 50% duty: 한 주기의 절반은 High, 나머지 절반은 Low
- 25% duty: High 시간은 주기의 1/4, 75% duty: High 시간은 주기의 3/4
- 0%는 이상적으로 계속 Low, 100%는 계속 High인 상태
- PWM에서는 듀티 사이클을 변경하여 모터 속도, LED 밝기 등 평균 출력 에너지를 제어할 수 있음



주파수·주기·듀티 계산 예제


- 문제: 펄스 폭이 50 μs이고 주기가 250 μs인 주기 파형의 주파수와 듀티 사이클을 구하시오.
- ① 주파수: $f = 1/T = 1/(250\times10^{-6}) = 4{,}000$ Hz = 4 kHz
- ② 듀티: $D = (50/250)\times100 = 20\%$
- 따라서 이 파형은 4 kHz로 반복되고, 각 주기 중 20% 동안 High이다.
- 응용: FPGA에서 PWM 주기가 250 μs라면 4 kHz PWM이며, High 시간을 50 μs로 만들면 duty는 20%이다.

풀이 순서


주기 T를 초 단위로 변환 → $f=1/T$ → $D=t_{HIGH}/T\times100$

듀티 사이클에 따른 파형 이해


- 주파수가 250 Hz이면 T = 1/250 = 4 ms
- 0%: High 구간 0 ms / Low 구간 4 ms
- 25%: High 1 ms / Low 3 ms
- 50%: High 2 ms / Low 2 ms
- 75%: High 3 ms / Low 1 ms
- 100%: High 4 ms / Low 0 ms
- 즉, 주파수는 반복 속도를 결정하고 듀티 사이클은 한 주기에서 High가 차지하는 비율을 결정한다.




(a) 듀티 사이클 = 0%




(b) 듀티 사이클 = 25%



(c) 듀티 사이클 = 50%



(d) 듀티 사이클 = 75%




(e) 듀티 사이클 = 100%

디지털 집적회로

조합논리·순차논리와 IC 패키지 및 집적도 개념을 이해한다.


조합논리회로와 순차논리회로

- **조합논리회로(Combinational Logic):** 현재 입력값만으로 현재 출력값이 결정되는 회로
- 예: **AND, OR, NOT, NAND, NOR, XOR, 멀티플렉서, 디코더, 가산기**
- **순차논리회로(Sequential Logic):** 현재 입력뿐 아니라 이전 상태(기억)를 함께 이용하여 출력이 결정되는 회로(조합논리회로에 플립플롭(flip-flop) 또는 메모리를 부가한 논리회로)
  - 예: 플립플롭, 레지스터, 카운터, 상태기계(FSM), 메모리
- 핵심 차이: 조합논리는 '기억이 없음', 순차논리는 '상태를 저장함'
- Verilog에서는 조합논리와 클록 기반 순차논리를 구분해 설계하는 것이 중요




IC 패키지: DIP와 SMD


- PCB(Printed Circuit Board)에 장착하는 방법에 따라 삽입 장착(through-hole mounted)형과 표면 실장(surface-mounted)형으로 구분
- 삽입 장착형 IC는 PCB 보드의 구멍에 끼우는 핀을 가지고 있어 뒷면의 도체에 납땜으로 연결할 수 있으며, DIP 형태를 갖는다.
- 표면 실장형 IC는 PCB 표면의 금속 처리된 곳에 직접 납땜 처리
- SMD는 DIP 형태의 논리회로의 크기를 70% 가량 줄이고, 무게를 90%만큼 감소. 또 SMD는 PCB의 제조 가격을 크게 하락 시킴.



DIP



SOIC



QFP



PLCC

제작 형태에 따른 IC 패키지의 종류


집적회로의 집적도 분류

- SSI(Small Scale Integration): 약 100개 이하의 소자
- MSI(Medium Scale Integration): 약 100~1,000개
- LSI(Large Scale Integration): 약 1,000~10,000개
- VLSI(Very Large Scale Integration): 약 10,000~1,000,000개
- ULSI(Ultra Large Scale Integration): 약 1,000,000개 이상
- 오늘날 FPGA·CPU·SoC는 매우 높은 집적도를 가지며 수많은 논리 기능을 하나의 칩에서 구현함
- 집적도가 높아질수록 시스템을 작게 만들고 많은 기능을 통합할 수 있지만 전원·열·배선·검증 문제도 중요해짐

ADC와 DAC


아날로그 세계의 신호를 디지털 시스템에서 처리하기 위한 변환 과정을 이해한다.

- 아날로그-디지털 변환과정의 블록도




표본화 (sampling)	• 샤논(Shannon)의 표본화 정리(sampling theorem) : 신호의 최고 주파수의 2배 이상의 빈도로 샘플링하면 샘플링된 데이터로부터 본래 데이터를 재현 가능 • 사람의 음성인 경우 1초 동안에 8000번 샘플링 필요 (2×4KHz=8KHz)
양자화 (quantization)	• 펄스의 진폭의 크기를 디지털 양으로 변환 • 이 과정에서 불가피한 양자화 잡음이 발생 • 양자화 잡음은 미리 정한 신호레벨의 수를 늘리거나 줄일 수 있으나, 데이터의 양이 많아지는 단점이 있다.
부호화 (coding)	• 부호화는 양자화한 값을 2진 디지털 부호로 변환 • 일반적으로 전화 음성에서는 8비트로 부호화 수행

- 아날로그-디지털 변환과정의 예



10진수	2진수
0	0 0 0 0
1	0 0 0 1
2	0 0 1 0
3	0 0 1 1
4	0 1 0 0
5	0 1 0 1
6	0 1 1 0
7	0 1 1 1
8	1 0 0 0
9	1 0 0 1
10	1 0 1 0
11	1 0 1 1
12	1 1 0 0
13	1 1 0 1
14	1 1 1 0
15	1 1 1 1

그림과 같은 8bit DAC에서 디지털 입력 $00110010_{(2)}$이 인가된 경우 아날로그 출력이 1.0V로 출력되었다면 8bit DAC로부터 출력되는 가장 큰 값을 구하시오.



8bit DAC는 0(=0000 $0000_{(2)}$)에서 255(=1111 $1111_{(2)}$)까지 입력되므로 50(=0011 $0010_{(2)}$)이 1.0V로 출력되었다면 출력되는 가장 큰 값인 255인 경우에는 5.1V가 출력된다.

$$50 \ : \ 1\text{V} = 255 : x \ \leftrightarrow \ x = \frac{1\text{V} \times 255}{50} = 5.1\text{V}$$

- ADC와 DAC 과정의 예
  - ADC : Analog-to-Digital Converter
  - DAC : Digital-to-Analog Converter



CD 오디오 시스템에서의 신호처리과정