
Turbo coding interleaver

Obiettivo: progettare un RP (relative prime) interleaver per turbo codici compatibile con le seguenti specifiche:

- 1) lunghezza interleaver = 1024
- 2) implementi la relazione $x_{out}(i) = x_{in}(|45+i\cdot3|_{1024})$

Schema a blocchi:



La relazione finale del progetto deve contenere:

- Introduzione (descrizione algoritmo, possibili applicazioni, possibili architetture, etc.)
- Descrizione dell'architettura selezionata per la realizzazione (diagramma a blocchi, ingressi/uscite, etc.)
- Codice VHDL (con commenti dettagliati)
- Test-plan e relativi Testbench per la verifica
- Risultati della sintesi logica automatica su piattaforma Xilinx FPGA Zync: risorse utilizzate (slice, LUT, etc.), massima frequenza di funzionamento, cammino critico, etc. commentando eventuali messaggi di warnings.
- Conclusioni