



Cálculo de expressão

 $((A \text{ AND } 11_2) - 1) + A \times 3_{10}$ 

**Docente:** 

[REMOVIDO]

#### Realizado por:

Cláudio [REMOVIDO] Pereira №[REMOVIDO]

Dina [REMOVIDO] Borrego №[REMOVIDO]

Matilde [REMOVIDO] Lucas №[REMOVIDO]

# Índice

1	Introdução	3
	1.1 Enunciação	3
	1.2 Implementação	4
2	Análise	5
	2.1 Descrição de funcionamento global	5
	2.1.1 Parte de dados	6
	2.1.2 Parte de controlo	6
	2.1.3 Sistema	7
	2.2 Situações geradores de resultados iguais a 0	11
3	Parte de Dados - descrição	12
	3.1 Módulo ULA:	12
	3.2 Módulo TEMP:	13
	3.3 Módulo Z:	14
4	Síntese – Parte de Controlo	16
	4.1 Diagrama de Estados	16
	4.2 Tabela de Transição de Estados	17
	4.3 Codificação de Estados	18
	4.4 Tabela de Transição de Estados codificados, saídas e entradas dos Flip-flops	19
	4.5 Expressões simplificadas das saídas por Mapas de Karnaugh	20
	4.6 Expressões simplificadas das entradas dos Flip-flops por Mapas de Karnaugh	21
	4.6.1 Flip-flops D	21
	4.6.2 Flip-flops T	22
	4.6.3 Flip-flops JK	23
	4.6.4 Flip-flops escolhidos	24
	4.7 Esquemático da Parte de Controlo	25
5	Implementação na FPGA Spartan 3E	26
6	Validação através de simulações	27
	6.1 Definição das situações para teste	27
	6.2 Resultados das simulações	28
	6.3 Simulação externa	29
7	Resultados experimentais	32
8	Conclusões e Observações	33

# 1 Introdução

O trabalho dá-se em torno da implementação de uma expressão lógica num contexto físico.

# 1.1 Enunciação

A expressão lógica, é calculada por base nos nossos números de estudante: [REMOVIDO]

Assim sendo, a expressão a implementar é:

$$((A \, \mathsf{AND} \, K_{\mathsf{AND}}) \mathsf{DEC} \, K_{\mathsf{DEC}}) {+} K_1 {\times} A$$

E a 2ª chave obtem-se:


$$K_1 = 3_{10}$$
,  $K_{DEC} = 1$ ,  $K_{AND} = 3_{10}$ 

Temos por tanto a seguinte expressão simplificada:

$$((A \text{ AND } 11_2) \text{ DEC } 1) + A \times 3_{10}$$

# 1.2 Implementação

Para a implementação foi-nos fornecida uma placa com um IC(circuito integrado) programável (FPGA, field-programmable gate array).



 $A \ ({\it ou} \ {\it OPER1}\ )$  é uma entrada manual na FPGA, obtida através dos seguintes switches:

Para a execução dos passos a tomar (descritos em detalhe nas próximas páginas) optamos por colocar o valor de  $K_{\mathrm{AND}}$  embutido no programa. Para tal temos um bus (  $\mathrm{OPER2}$  ) que detém o valor codificado.

# 2 Análise

# 2.1 Descrição de funcionamento global




Diagrama de blocos de alto-nível da implementação efetuada

O sistema simulado pela FPGA pode ser descrito com recurso a duas partes principais distintas.

#### 2.1.1 Parte de dados

A parte de dados (a amarelo na figura) é um aglomerado de lógica que opera por base em sinais booleanos que definem a operação a executar.

Os dados são fornecidos através de um barramento com 8 bits de largura (alternável entre duas fontes) que fornece os dados nos quais a operação é executada.

Após manipulados os dados são colocados num registo de 8 bits, aguardando consumo externo. (serão adquiridos pelo visualizador para amostragem).

O registo tem um funcionamento síncrono, e portanto está dependente de uma fonte de sinal de relógio (externa).

É ainda disposta uma saída lógica que indica se o resultado da execução foi o valor 0.

As fontes dos dados podem ser:

- Um valor pré-codificado na implementação ( 0000011<sub>2</sub> )
- Um valor vindo de um bus externo

#### 2.1.2 Parte de controlo

A parte de controlo (a verde na figura) manipula a parte de dados, de forma a que a mesma seja instruída a executar a expressão lógica desejada (  $((A \, \text{AND} \, 11_2) - 1) + A \times 11_2$ ).

Recebe dois sinais booleanos:

- RESET Recomeçar o calculo da expressão
- GO Progredir no calculo da expressão

Sendo síncrona, a parte de controlo depende de uma fonte de sinal de relógio, tendo sido utilizada a mesma que foi utilizada para a parte dos dados para sincronizar as operações entre blocos.

Quando o calculo da expressão está concluído é ativado um sinal booleano **OK**.

#### 2.1.3 **Sistema**

Salienta-se que o nosso sistema enquanto que pode ser entendido pelo diagrama de blocos apresentado, sofreu modificações alem das estritamente necessárias para melhorar a legibilidade tanto do esquemático como das leituras da placa.





Diagrama da implementação do sistema


Foram efetuadas modificações na driver do controlador LCD com a finalidade de exibir alguns estados.


Existe um flip-flop adicional ("*Initial display State*" na figura) que conserva a saida "1" durante apenas o primeiro ciclo de clock.



Placa após ligação ao computador

Assim que a placa é programada e começa a executar a expressão, a primeira vez que está no estado 0 após um reset apresenta-se:





Após o primeiro ciclo de clock (com ou sem alteração de estado)

Por fim, como no ultimo estado só podem ser utilizados os ultimos 2 digitos, os primeiros foram programados para mostrarem "**E.=**" (*Expression equals*).



### 2.2 Situações geradores de resultados iguais a 0

Se decompusermos as operações de  $((A\,\mathrm{AND}\,11_2)-1)+A\times 3_{10}$  obtemos a seguinte comparação lógica:

É observável que apenas os últimos 2 bits de  $\,A\,$  importam após a operação  $\,A\,{\rm AND}\,11_2$  .

Aplicando a segunda operação  $((A\,\mathrm{AND}\,11_2)-1)$  existem 3 resultados possíveis:

Sabendo que A tem de ser positivo e que de  $A\times 3$  só podem resultar múltiplos de 3, o único valor de A que possibilita uma nulificação do resultado é o próprio  $A\!=\!0$  .


Se A=0 , então  $A_1$  também é 0 , e nesse caso a soma de  $((A\,{\rm AND}\,11_2)-1)$  com  $A\times 3$  é zero.

#### 3 Parte de Dados - descrição

A parte de dados consiste numa Unidade Lógica e Aritmética (referida como *ULA* ou *ALU*), que é capaz de realizar operações lógicas e aritméticas através de uma transferência de registos.

A ULA é constituída por quatro módulos:

- Módulo ULA;
- Módulo TEMP;
- Módulo Z;
- Módulo C.




#### 3.1 Módulo ULA:

O módulo *ULA* executa operações lógicas e aritméticas a 8 bits, sendo um bloco de lógica combinatória. Possui duas entradas e uma saída de dados, todas com 8 bits, para além de uma saída e entrada de 1 bit de transporte de operações aritméticas.

Tem ainda quatro entradas de seleção que são responsáveis pela seleção da operação pretendida.

As entradas de seleção são:

- **PASSTHROUGH** o input passa diretamente para o registo, independentemente do seu valor.
- DEC decremento, executado através de um subtrator do primeiro operando com o valor decimal "1";
- ADD soma, executada através da soma aritmética dos dois operandos;
- ANL representa "&" lógico bit-a-bit do operando com o valor constante de  $K_{\mathrm{AND}}$  .



As entradas de seleção estão diretamente ligadas a um codificador 4-para-2, que serve para codificar as 4 entradas de seleção em 2 bits de saída, que por sua vez são ligadas a um *multiplexador* (*MUX*) que define qual a saída da *ULA*, ou seja, a saída correspondente à operação lógico-aritmética selecionada.

Este módulo possui ainda uma saída  $C_o$  que representa o transporte gerado nas operações aritméticas e também uma entrada de transporte  $C_i$  que interfere nas operações aritméticas que se realizam na ULA.

Estas correspondem ao módulo C (Carry), o qual não foi utilizado no nosso trabalho.

#### 3.2 Módulo TEMP:

O módulo *TEMP* é um registo síncrono de 8 bits, que é responsável por guardar temporariamente os dados das operações lógico-aritméticas efetuadas na *ULA*. Possui duas entradas de controlo:

- CLEAR quando está ativo limpa o valor armazenado no flip-flop (célula de memória);
- LOAD quando está ativo o registo é carregado com os dados que vieram das operações lógico-aritméticas.

CLEAR	LOAD	Funcionamento do Registo
0	0	Mantém o conteúdo do registo inalterado
0	1	Carrega o registo com os dados à entrada (carregamento paralelo)
1	0	Apaga (sincronamente) o conteúdo do registo

Para tornar as operações pretendidas possíveis é necessário quer o módulo *TEMP* esteja vazio, pelo que se recorre à ativação da entrada CLEAR (que limpa o registo).

#### 3.3 Módulo C:

O módulo *C* implementa a *flag Carry* da *ULA* o que permite guardar o valor do transporte das operações aritméticas. É constituído por um elemento de memória de 1 bit e por 3 entradas de controlo:


- CREARC limpa o registo;
- LOADC carrega dados à entrada do registo;
- **CPLC** complementa logicamente o registo.

CLEARC	LOADC	CPLC	Funcionamento do Registo
1	Χ	X	Apaga (sincronamente) o conteúdo do registo
0	0	0	Mantém o conteúdo do registo inalterado
0	1	0	Carrega o registo com os dados à entrada

Complementa o conteúdo do registo

#### 3.4 Módulo Z:

O módulo Z é responsável pela comparação do valor final (valor da saída do registo TEMP) com 0, através de lógica combinatória. É possível utilizar um comparador aritmético como forma de implementação deste módulo.




CLEARC

01 🔀

10 ₹

# 4 Síntese – Parte de Controlo

# 4.1 Diagrama de Estados



# 4.2 Tabela de Transição de Estados

A transição de estados ocorre do seguinte modo:

	GO	Q*2	Q* <sub>1</sub>	Q* <sub>0</sub>	$Q_2$	$Q_1$	$Q_0$
S <sub>0</sub>	0	0	0	0	0	0	0
S <sub>1</sub>	0	0	0	1	0	1	0
S <sub>2</sub>	0	0	1	0	0	1	1
S <sub>3</sub>	0	0	1	1	1	0	0
S <sub>4</sub>	0	1	0	0	1	0	1
S <sub>5</sub>	0	1	0	1	1	1	0
S <sub>6</sub>	0	1	1	0	1	1	1
S <sub>7</sub>	0	1	1	1	0	0	0
S <sub>0</sub>	1	0	0	0	0	0	1
S <sub>1</sub>	1	0	0	1	0	1	0
S <sub>2</sub>	1	0	1	0	0	1	1
S <sub>3</sub>	1	0	1	1	1	0	0
S <sub>4</sub>	1	1	0	0	1	0	1
S <sub>5</sub>	1	1	0	1	1	1	0
S <sub>6</sub>	1	1	1	0	1	1	1
S <sub>7</sub>	1	1	1	1	1	1	1

De notar que que a variavel *GO* restrige a capacidade de passar do primeiro estado e a de reter o último.

# 4.3 Codificação de Estados

Para satisfazer os 8 estados necessários para a implementação do nosso trabalho, foi necessária a utilização de 3 bits distintos ( $2^3$ =8).

A codificação dos mesmos é a seguinte:

Estado	Codigo	CLEAR	PASS	SEL	ANL	DEC	ADD	LOAD	ОК
S <sub>0</sub>	000								
S <sub>1</sub>	001								
S <sub>2</sub>	010								
S <sub>3</sub>	011								
S <sub>4</sub>	100								
S <sub>5</sub>	101								
S <sub>6</sub>	110								
S <sub>7</sub>	111								

# 4.4 Tabela de Transição de Estados codificados, saídas e entradas dos Flip-flops.

	GO	Q <sub>2</sub>	Q <sub>1</sub>	$Q_0$	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	T <sub>2</sub>	T <sub>1</sub>	T <sub>0</sub>	$J_2$	K <sub>2</sub>	J <sub>1</sub>	K <sub>1</sub>	$J_0$	K <sub>0</sub>
S <sub>0</sub>	0	0	0	0	0	0	0	0	0	0	0	Χ	0	Χ	0	Х
S <sub>1</sub>	0	0	0	1	0	1	0	0	1	1	0	Χ	1	Χ	Χ	1
S <sub>2</sub>	0	0	1	0	0	1	1	0	0	1	0	Х	Χ	0	1	Х
S <sub>3</sub>	0	0	1	1	1	0	0	1	1	1	0	Х	Χ	1	Х	1
S <sub>4</sub>	0	1	0	0	1	0	1	0	0	1	Χ	0	0	Χ	1	Х
S <sub>5</sub>	0	1	0	1	1	1	0	0	1	1	Χ	0	1	Χ	Χ	1
S <sub>6</sub>	0	1	1	0	1	1	1	0	0	1	Χ	0	Χ	0	1	Х
S <sub>7</sub>	0	1	1	1	0	0	0	1	1	1	Χ	1	Χ	1	Χ	1
S <sub>0</sub>	1	0	0	0	0	0	1	0	0	1	0	Χ	0	Χ	1	Х
S <sub>1</sub>	1	0	0	1	0	1	0	0	1	1	0	Х	1	Χ	Χ	1
S <sub>2</sub>	1	0	1	0	0	1	1	0	0	1	0	Χ	Χ	0	1	Х
S <sub>3</sub>	1	0	1	1	1	0	0	1	1	1	1	X	Х	1	Χ	1
S <sub>4</sub>	1	1	0	0	1	0	1	0	0	1	Χ	0	0	Χ	1	Х
S <sub>5</sub>	1	1	0	1	1	1	0	0	1	1	Χ	0	1	Χ	X	1
S <sub>6</sub>	1	1	1	0	1	1	1	0	0	1	Χ	0	Χ	0	1	Х
S <sub>7</sub>	1	1	1	1	1	1	1	0	0	0	X	0	X	0	X	0

# 4.5 Expressões simplificadas das saídas por Mapas de Karnaugh

As seguintes saidas apenas tem um único estado em que ocorrem e não consideram a variável GO (com ou sem a mesma, tem o mesmo funcionamento)

**PASSTHROUGH** = 
$$\neg Q_2 \cdot \neg Q_1 \cdot Q_0$$

**SELECT** = 
$$\neg Q_2 \cdot Q_1 \cdot \neg Q_0$$

**CLEARTEMP** = 
$$\neg Q_2 \cdot \neg Q_1 \cdot \neg Q_0$$

**ANL** = 
$$\neg Q_2 \cdot Q_1 \cdot \neg Q_0$$

$$\textbf{DEC} = \neg Q_2 \;.\; Q1 \;.\; Q_0$$

$$\mathbf{OK} = \mathbf{Q}_2 \cdot \mathbf{Q}_1 \cdot \mathbf{Q}_0$$

As saidas ativas em mais de um estado são:

L	0	0	1	1 0
0 0	1	1	0	0
0 1	1	1	1	1
11	1	0	0	1
1 0	1	1	0	0

Α	0	0	1	1 0
0 0	0	1	1	0
0 1	0	1	1	0
1 1	0	0	0	0
1 0	0	1	1	0

**LOADTEMP** = 
$$\neg Q_2$$
 .  $Q_0$  +  $\neg GO$  . $Q_0$  +  $\neg Q_1$ . $Q_0$  (Dois quadrados e uma linha)

 $ADD = Q_2 \cdot \neg Q_0 + Q_2 \cdot \neg Q_1$  (Dois quadrados)

## 4.6 Expressões simplificadas das entradas dos Flipflops por Mapas de Karnaugh

Os mapas de Karnaugh consideram a ordem das variaveis como sendo:

GO,  $Q_2$   $Q_1$ ,  $Q_0$ , ou seja dos valores da linha sombreada GO é o primeiro e  $Q_1$  o segundo, já da coluna sombreada  $Q_1$  é o primeiro e  $Q_0$  o segundo.

#### 4.6.1 Flip-flops D

$D_2$	0	0 1	1	1 0
0 0	0	1	1	0
0 1	0	1	1	0
1 1	1	0	1	1
1 0	0	1	1	0

D <sub>1</sub>	0	0	1	1 0
0 0	0	0	0	0
0 1	1	1	1	1
11	0	0	1	0
1 0	1	1	1	1

$D_0$	0	0	1	1 0
0 0	0	1	1	1
0 1	0	0	0	0
11	0	0	1	0
1 0	1	1	1	1

$$D_2 = \neg Q_1 \cdot Q_2 + \neg Q_0 \cdot Q_2 + GO \cdot Q_1 \cdot Q_0 + \neg Q_2 \cdot Q_1 \cdot Q_0$$

(Dois quadrados e duas meias linhas)

$$D_1 = Q_1 \cdot \neg Q_0 + \neg Q_1 \cdot Q_0 + GO \cdot Q_2 \cdot Q_0$$
 (Duas linhas e meia coluna)

$$D_0 = Q_1 . \neg Q_0 + \neg Q_1 . \neg Q_0 . Q_2 + \neg Q_1 . \neg Q_0 . GO + Q_1 . Q_2 . GO$$

(Uma linha, uma meia coluna e duas meias linhas)

4.6.2 Flip-flops T

$T_2$	0	0	1	1 0
0 0	0	0	0	0
0 1	0	0	0	0
11	1	1	0	1
1 0	0	0	0	0

T <sub>1</sub>	0	0	1 1	1 0
0 0	0	0	0	0
0 1	1	1	1	1
1 1	1	1	0	1
1 0	0	0	0	0

T <sub>0</sub>	0	0	1 1	1 0
0 0	0	1	1	1
0 1	1	1	1	1
1 1	1	1	0	1
1 0	1	1	1	1

 $T_2 = Q_1 \cdot Q_0 \cdot \neg (GO + Q_2)$  (Uma linha e não uma coluna)

 $T_1 = \neg GO \cdot Q_0 + \neg Q_1 \cdot Q_0 + \neg Q_2 \cdot Q_0$  (Dois quadrados e uma linha)

 $T_0 = (\neg GO + \neg Q_2 + \neg Q_1 + \neg Q_0) \cdot (GO + Q_2 + Q_1 + Q_0) \cdot (\underline{N}\underline{\tilde{a}o} \text{ dois valores})$ 

4.6.3 Flip-flops JK

$J_2$	0	0	1	1
0 0	0	Х	0	X
0 1	0	Х	0	Χ
1 1	1	Х	1	Χ
1 0	0	Х	0	Х

$J_1$	0	0	1	1 0
0 0	0	0	0	0
0 1	1	1	1	1
11	X	X	X	Χ
1 0	X	X	Х	X

$J_0$	0	0	1 1	1 0
0 0	0	1	1	1
0 1	X	X	Х	X
11	X	X	Х	X
1 0	1	1	1	1

K <sub>2</sub>	0	0	1	1 0
0 0	Χ	0	0	Х
0 1	X	0	0	Х
11	X	1	0	Х
1 0	X	0	0	X

$K_0$	0	0	1	1
	0	ı	1	0
0 0	X	X	1	X
0 1	1	1	Х	1
11	1	1	0	1
1 1	'	'	0	'
1 0	X	Х	X	X
	I	1	1	I

 $J_2 = Q_0 \cdot Q_1 \text{ (Uma linha)}$ 

 $K_2 = \neg GO \cdot Q_0 \cdot Q_1$  (Meia linha)

 $J_1 = \neg Q_1 \cdot Q_0$  (Uma linha)

 $K_1 = Q_0 \cdot \neg GO + Q_0 \cdot \neg Q_2$  (Dois quadrados)

 $J_0 = Q_0 + Q_2 + GO$  (Par de linhas e dois pares de duas colunas)

 $K_0 = \neg GO + \neg Q_1 + \neg Q_2$  (Duas linhas e dois pares de duas colunas)

## 4.6.4 Flip-flops escolhidos


Os flip-flops mais simples para a maquina de estados em questão são:

 $Q_2 \rightarrow T_2$  (3 portas lógicas, excluindo NOT's)

 $Q_1 \rightarrow JK_1$  (2 portas lógicas, excluindo NOT's)

 $Q_0 \rightarrow JK_0$  (4 portas lógicas, excluindo NOT's)

# 4.7 Esquemático da Parte de Controlo



O conteúdo dos chips *State*\* são as expressões calculadas na secção 4.5.

As saidas de debug permitem que se verifique o estado atual da maquina de estados finita.

#### 5 Implementação na FPGA Spartan 3E

Foi utilizado o seguinte mapeamento entre o hardware e a nossa implementação lógica:

```
#Input Signals
net "CLK" loc = "G12";
net "CLK" CLOCK DEDICATED_ROUTE = FALSE;
net "RESET" loc = "A7";
net "GO" loc = "M4";
#Input Variable
net "A(7)" loc = "N3";
net "A(6)" loc = "E2";
net "A(5)" loc = "F3";
net "A(4)" loc = "G3";
net "A(3)" loc = "B4";
net "A(2)" loc = "K3";
net "A(1)" loc = "L3";
net "A(0)" loc = "P11";
#Signal LEDs
net "ZERO" loc = "P7";
net "OK" loc = "M5";
#Automatic clock (for the display)
net "CLK AUTO" loc="B8";
#Display cathodes
net "ca" loc="L14";
net "cb" loc="H12";
net "cc" loc="N14"
net "cd" loc="N11";
net "ce" loc="P12";
net "cf" loc="L13";
net "cg" loc="M12";
net "cp" loc="N13";
#Display anodes
net "an3" loc="K14";
net "an2" loc="M13";
net "an1" loc="J12";
net "an0" loc="F12";
```

## 6 Validação através de simulações

## 6.1 Definição das situações para teste

A simulação do da parte de controlo foi efetuada com as seguintes variaveis e parâmetros temporais:


```
tb: PROCESS
   BEGIN
     clk <= '0';
     wait for 10 ns;
     clk <= '1';
     wait for 10 ns;
   END PROCESS;
   reset <= '1', '0' after 30 ns;
   go <= '0', '1' after 70 ns;</pre>
```

Enquanto que a simulação ao sistema foi efetuada com:


```
tb: PROCESS
   BEGIN
        clk <= '0';
        wait for 10 ns;
        clk <= '1';
        wait for 10 ns;
    END PROCESS;
   A(7) <= '0'; A(6) <= '0'; A(5) <= '0'; A(4) <= '0';
   A(3) <= '1'; A(2) <= '1'; A(1) <= '1'; A(0) <= '1';
   RESET <= '1' , '0' after 30 ns;
   G0 <= '0', '1' after 50 ns, '0' after 210 ns;</pre>
```

## 6.2 Resultados das simulações

A simulação do circuito de controlo tem o seguinte diagrama temporal resultante:



A simulação do circuito do sistema tem o seguinte diagrama temporal resultante:



A alteração dos parametros de simulação (*A*, *reset*, *go*) demostra resultados consistentes com o observado para os valores apresentados.

### 6.3 Simulação externa

Foi ainda efetuada uma simulação através de um programa externo por nós concebido.

Segue abaixo o código fonte (em Python) do programa em questão:

```
class Data:
   def __init__(self, a):
        self.memory = self.sel = 0
        self.k and = 3
        self.input bus = self.a = a
   def clock cycle(self, sel=0, op=None, load=False, clear=False):
        self.sel = sel
        if clear:
            self.memory = 0
        if sel:
            self.input bus = self.k and
            self.input but = a
        result = None
        if op is "add":
            result = self.add()
        elif op is "dec":
            result = self.dec()
        elif op is "pass":
            result = self.passthrough()
        elif op is "anl":
            result = self.anl()
        if load:
            self.memory = result
        self.display()
        if self.memory == 0:
            print("*blink* Zero LED *blink*")
   def change input(self, a):
        self.a = a
   def dec(self):
        return self.input_bus-1 if self.input_bus>0 else 0
   def add(self):
        return self.input bus + self.memory
   def passthrough(self):
        return self.input_bus
```

```
def anl(self):
        return self.input bus & self.memory
    def display(self):
        print("LED segment:" + format(self.memory, '02x'))
class Controller:
    def init (self):
        self.state = 0
        self.data module = Data(0)
    def clock cycle(self, reset=False, go=False):
        if self.state in range(1,8):
            self.state += 1
        if go and self.state == 0:
            self.state = 1
        if reset:
            self.state = 0
        if self.state == 0:
            self.data module.clock cycle(clear=True)
        elif self.state == 1:
            self.data module.clock cycle(op="pass", load=True)
        elif self.state == 2:
            self.data module.clock cycle(sel=True, op="anl", load=True)
        elif self.state == 3:
            self.data module.clock cycle(op="dec", load=True)
        elif self.state == 4:
            self.data module.clock cycle(op="add", load=True)
        elif self.state == 5:
            self.data module.clock cycle(op="add", load=True)
        elif self.state == 6:
            self.data module.clock cycle(op="add", load=True)
        elif self.state == 7:
            if qo:
                print("*blink* OK, I'm done! *blink*")
                self.data_module.clock_cycle()
                self.state = 0
                self.data module.clock cycle(clear=True)
controller = Controller()
for a in range(0, 10):
    print("A=" + bin(a))
    controller.data module.change input(a)
    for cycle in range (0, 7):
        controller.clock_cycle(go=True)
    controller.clock cycle(go=False, reset=True)
```


```
python simulator.py
                                                        04:12:58 < 2017-12-08
A=0b0
LED segment:00
LED segment:05
LED segment:08
LED segment:0b
LED segment:0b
LED segment:00
A=0b1
LED segment:03
LED segment:03
LED segment:02
LED segment:05
LED segment:08
LED segment:0b
*blink* OK. I'm done! *blink*
```

Decorrer da simulação

# 7 Resultados experimentais

A experimentação do nosso circuito lógico na placa deu exatamente o resultado pretendido.

Foi possível verificar todos os estados a serem percorridos, efetuar *resets* devidamente, e aguardar pela intenção de avançar (sinal *GO*).



## 8 Conclusões e Observações

Foi-nos possível criar um sistema digital que ainda que básico comparativamente aos sistemas ditos modernos, deteve um enrome papel na nossa aprendizagem e compreesão da cadeira.

O fato de termos a possíbilidade de sair do simulador para algo concreto, real, físico é uma boa experiência, ver-se o nosso trabalho a produzir resultados.

Apesar de inumeras complicações com o software Xilinx ISE o mesmo acabou por se mostrar capaz à execução

Pensamos que não ficou nada por fazer. Os únicos pontos menos claros (lidar com *overflows* e *underflows*) pensamos que procedemos bem ao não os considerar.

A carga hóraria necessária à execução deste projeto foi de cerca de 20 horas (coletivas) por semana, sensivelmente 100 horas totais, e ainda que de inicio tenhamos tido bastante dificuladade a avançar com o trabalho, no fim revelou-se muito mais simples ao ponto de nos termos esforçado em mais do que o solicitado (indicações nos esquemáticos, simulações adicionais e reprogramação do LCD).

A única critica significativa que temos é o software de desenvolvimento. Quer em maquina virtual como nativo, o Xilinx ISE frequentemente funciona de forma diferente ao expectavel e apresenta resultados inconsistentes. O mesmo ocupa imenso espaço e é lento para certas tarefas pouco complexas.

Concluindo, damo-nos por satisfeitos. Pensamos ter sido sucedidos e agradecemos aos docentes por tal feito.