
Circuitos sequencias
Latch e *Flip-Flops*

Sistemas Digitais

Prof MS Clayton J A Silva

Latchs

Latch com portas NAND



Funcionamento do latch NAND

Entradas SET e CLEAR (RESET) ativas em 0.
A realimentação permite armazenar 1 bit.

SET	CLEAR	Operação	Q	$\bar{Q}$
1	1	Memória	Mantém	Mantém
0	1	SET	1	0
1	0	CLEAR	0	1
0	0	Indesejada	1	1

Armazenamento

Após SET ou CLEAR retornar a 1, com a outra entrada em 1, o estado é mantido.

Condição indesejada


As saídas são estáveis em 1, mas deixam de ser complementares.

Liberação de 00 para 11

Se simultânea ou muito próxima, pode ocorrer metastabilidade; o estado final é imprevisível.


Latch como célula de memória

SET = CLEAR = 1



Latch SR com NAND — diagrama de temporização

Entradas ativas em 0 | Condição inicial: Q = 0, $\overline{Q}$ = 1




Tempo → instantes simbólicos, sem escala de duração; atrasos de propagação omitidos.

¹ Indesejado: SET = CLEAR = 0 força Q = $\overline{Q}$ = 1. As saídas são estáveis, mas deixam de ser complementares. Essa condição deve ser evitada para o latch cumprir sua função de memória com saídas complementares.

² Incerto: a liberação simultânea ou muito próxima das entradas em t9 pode causar metastabilidade temporária. Depois, as saídas voltam a ser complementares, mas o estado final é imprevisível. “?” não indica instabilidade por todo o intervalo.

Latch com portas NOR



Entradas ativas em nível alto (1)

Funcionamento do latch NOR

Entradas SET e CLEAR (RESET) ativas em 1.
A realimentação permite armazenar 1 bit.

SET	CLEAR	Operação	Q	$\bar{Q}$
0	0	Memória	Mantém	Mantém
1	0	SET	1	0
0	1	CLEAR	0	1
1	1	Indesejada	0	0

Armazenamento

Após SET ou CLEAR retornar a 0, com a outra entrada em 0, o estado é mantido.

Condição indesejada


As saídas são estáveis em 0, mas deixam de ser complementares.

Liberação de 11 para 00

Se simultânea ou muito próxima, pode ocorrer metastabilidade; o estado final é imprevisível.

Latch SR com NOR — diagrama de temporização

Entradas ativas em 1 | Condição inicial: Q = 0, $\overline{Q}$ = 1



Tempo → instantes simbólicos, sem escala de duração; atrasos de propagação omitidos.

¹ Indesejado: SET = CLEAR = 1 força Q = $\overline{Q}$ = 0. As saídas são estáveis, mas deixam de ser complementares. Essa condição deve ser evitada para o latch cumprir sua função de memória com saídas complementares.

² Incerto: a liberação simultânea ou muito próxima das entradas em t9 pode causar metastabilidade temporária. Depois, as saídas voltam a ser complementares, mas o estado final é imprevisível. “?” não indica instabilidade por todo o intervalo.

Flips-Flops

- **Flip-flops: armazenamento sincronizado pelo clock**


- Um **flip-flop é um circuito sequencial biestável capaz de armazenar 1 bit**. Seu estado é representado pela saída Q e atualizado, conforme as entradas, em uma **borda ativa do clock**: de subida (0 → 1) ou de descida (1 → 0).

- Entre as bordas ativas, o valor armazenado permanece constante. Essa característica permite sincronizar operações em registradores, contadores e máquinas de estados.

- **Latch e flip-flop:** o latch é sensível ao nível de habilitação; o flip-flop é sensível à borda do clock.


Flip-flop: memória de 1 bit atualizada na borda do clock

Exemplo: flip-flop D acionado na borda de subida (0 → 1)



O triângulo indica acionamento por borda.

Sem bolha: borda de subida.




Em cada ↑, Q recebe o valor de D.


Entre as bordas, Q mantém o valor armazenado.

Exemplo ideal: Q inicial = 0; atrasos omitidos. D deve respeitar os tempos de setup e hold.


FF tipo SC (ou SR)




Entradas			Saída
S	C	CLK	Q
0	0	↑	Q_0 (não muda)
1	0	↑	1
0	1	↑	0
1	1	↑	Ambígua




FF tipo JK



J	K	CLK	Q
0	0	↑	Q_0 (não muda)
1	0	↑	1
0	1	↑	0
1	1	↑	$\overline{Q}_0$ (comuta)




FF tipo T



T	CLK	Q(n+1)
0	↑	Q(n)
1	↑	$\overline{Q}$(n)

Q(n): estado anterior



Aplicações com Flip-Flops

Registrador paralelo de 3 bits

