

Universitatea Tehnică "Gheorghe Asachi" din Iași

FACULTATEA DE AUTOMATICĂ ȘI CALCULATOARE

ELECTRONICĂ DIGITALĂ proiect

Tema: REG paralel - inel - v1

1. Specificațiile proiectului:

REG paralel - inel - v1

Să se implementeze în FPGA prin descriere în limbaj VHDL, un sistem secvenţial : cu reset prioritar activ pe 0; cu două intrări de selecţie din care să se stabilească funcţionare de registru paralel, respectiv, registru în inel cu deplasare stânga/dreapta.

Fișierul bitstream rezultat în urma procesului de implementare va fi verificat utilizând placa de dezvoltare BASYS3.


2. Modulul

- se va descrie în câteva fraze funcționalitățile modulului

Regiștrii sunt circute digitale secvențiale de stocare a informației sub formă binară ce permit scrierea sau citirea simultană a tuturor biților.

Din punct de vedere structural, regiștri, sunt constituiți din mai multe circute de tip flip-flop ce sunt grupate împreună. Descrierea unui proces secvențial in limbaj VHDL se face prin urmărirea evenimentelor unui semnal de tact (clk).

Un registru paralel constă de fapt într-un număr de bistabile de tip D care au tactul în comun.




 $\mathbf{Tact} \Longrightarrow \mathbf{PI}_{\mathbf{n}} \mathbf{Q}_{\mathbf{n}}$

La aplicarea tactului fiecare bistabil va încărca data de la propria intrare (fiecare circuit va acţiona conform funcţionării unui bistabil tip D). Se remarcă sincronismul acţiunii de încărcare de unde şi numele ansamblului care este registru.

Intrările D ale bistabilelor constituie intrarea registrului iar ieşirile bistabilelor sunt ieşirea registrului. Intrările bistabilelor poartă numele de intrări paralele, "parallel input", de unde şi notarea PI. Evident, la aplicarea tactului, data de la intrarea PI cu indicele n va fi transferată la ieşirea Q cu acelaşi indice, de unde denumirea de "încărcare paralel" (parallel load).

Registrul in inel reprezinta o aplicatie a registrelor in serie. Structura circuitului este aceeași cu cea prezentată la registrul paralel (un șir de bistabile D care au tactul comun) cu deosebirea că fiecare bistabil are intrarea D conectată la ieșirea Q a precedentului.

Intrarea D a primului bistabil poartă numele de **intrare serie**, notată IS (evident este singura intrare D a vreunui bistabil care este accesibilă utilizatorului). Ieşirile Q ale bistabilelor constituie ieşirea registrului.



3. Metoda de implementare


Utilizarea resurselor: circuit FPGA, limbajul VHDL, programul de sinteză Vivado

4. Descrierea (scurtă) a sistemului de dezvoltare BASYS 3

Basys 3 este o platforma de dezvoltare a circuitelor digitale bazata Artix-7 FPGA (field programmable gate array) de la Xilinx.

Basys3 oferă o colecție de porturi și periferice precum: 16 comutatoare utilizator (switchuri), 16 LED-uri de utilizator, 5 butoane utilizator ,Afișaj din 4 cifre cu 7 segmente, USB HID Host pentru mouse, tastaturi și stick-uri de memorie si multe altele.

Artix-7 ofera urmatoarele functii: 33.280 celule logice in 5200 unitati, 1800 Kbits de memorie rapida RAM, 5 clock-uri de gestionare cu phase-locked loop (PLL), 90 unitati DSP, Viteze ale clock-ului intern de peste 450MHz, Convertor de la analog la digital.






Figure 1. Basys3 board features

Callout	Component Description	Callout	Component Description
1	Power good LED	9	FPGA configuration reset button
2	Pmod connector(s)	10	Programming mode jumper
3	Analog signal Pmod connector (XADC)	11	USB host connector
4	Four digit 7-segment display	12	VGA connector
5	Slide switches (16)	13	Shared UART/JTAG USB port
6	LEDs (16)	14	External power connector
7	Pushbuttons (5)	15	PowerSwitch
8	FPGA programming done LED	16	PowerSelect Jumper

5. Editarea fișierului VHDL

```
library ieee;
   library work;
   use ieee.std_logic_1164.all;
   use ieee.std_logic_misc.all;
 8
   use ieee.numeric_std.all;
10
use ieee.std_logic_unsigned.all;
12
13 \varphi entity reg_par is
14
15
        port (
16
17
           selectie : in std_logic;
18
           selectie_deplasare: in std_logic;
19
20
           reset : in std_logic;
21
22 | 23 |
           en : in std_logic;
           clk : in std logic;
```

```
25
26
          data_init : in std_logic_vector( 7 downto 0 );
27 ¦
28
           result : out std_logic_vector( 7 downto 0 );
29
           bitin : in STD_LOGIC
30 !
31 ¦
32 |
       );
33
34 \stackrel{\cdot}{\ominus} end entity;
35
36
37
38
39 ¦
40 parchitecture rtl of reg_par is
41
42 ¦
       signal aux: std_logic_vector(7 downto 0);
43 i
44 !
       signal clk_in : std_logic;
45
       signal Data : STD_LOGIC_VECTOR(7 downto 0) := "00000000";
46
47
48 !
49
       begin
50
51 🖯
        process(clk)
52 ¦
53
           variable n : integer range 0 to 1000000000;
54 ¦
           begin
55 ¦
56 ¦
57 🖨
           if clk'event and clk='1' then
58 ¦
59 🖨
               if n < 100000000 then
60
61
                   n := n+1;
62 ¦
63 ¦
                else
64
65 ¦
                    n := 0;
66 ¦
67 🖨
              end if;
68 <del>|</del>
69 <del>|</del>
             if n \le 50000000 then
70 :
71
                   clk_in <= '1';
72 :
73
                else
74 |
75 |
76 |
                    clk_in <= '0';
77 🖨
                 end if;
78
79 🖨
            end if;
80 ¦
81 🖨
       end process;
82 ¦
83 🖨
           process(clk in, reset, en, data init, selectie)
84 ¦
85 ¦
           begin
86 ¦
```

```
87 👨
           if selectie='0' then
 88 :
 89 🖯
                if reset = '0' then
 90 ¦
 91
                     aux<= "00000000" ;
 92 !
                     else
 94
 95 🖨
                         if (clk_in'EVENT and clk_in = '1') then
 96
 97
                                 aux <= data_init;</pre>
 98
 99
100 🖨
                         end if;
101
102 🖨
                     end if;
103
104 ¦
                     result<=aux;
105 :
106
             elsif selectie='1' then
107 :
108 🖨
                 if(reset = '0') then
                                        -- reset
109
                    Data <= "0000000";
110 !
111 👨
112 👨
                     if (rising_edge(clk_in)) then
                        if(selectie deplasare = '0') then --deplasare stanga
113
114
                            Data(7) <= Data(6);
115
                            Data(6) <= Data(5);
116
                            Data(5) <= Data(4);
117
                            Data(4) <= Data(3);
118
119
                            Data(3) <= Data(2);
120
                            Data(2) <= Data(1);
121
                            Data(1) <= Data(0);
122
                            Data(0) <= bitin;
123
                         else --deplasare dreapta
124
                            Data(0) <= Data(1);
125
                             Data(1) <= Data(2);</pre>
126
                            Data(2) <= Data(3);
127
                            Data(3) <= Data(4);
128
129
                            Data(4) <= Data(5);
130
                            Data(5) <= Data(6);
131
                             Data(6) <= Data(7);
132
                             Data(7) <= bitin;</pre>
133
134 🖨
                        end if;
135 🖨
                      end if;
                 end if;
136 🖒
137
              result<=Data;
138 🖨
               end if;
139
140
141
142 🖨
              end process;
143 ¦
144 🖨
        end rtl;
```

6. Editarea fișierului de constrângeri

```
6  ## Clock signal
 7 ! set property PACKAGE PIN W5 [get ports clk]
        set property IOSTANDARD LVCMOS33 [get ports clk]
 9 ¦
       create_clock -add -name sys clk pin -period 10.00 -waveform {0 5} [get_ports clk]
   set property CLOCK DEDICATED ROUTE FALSE [get nets clk]
10
11! ## Switches
12 | set_property PACKAGE PIN V17 [get_ports {data init[0]}]
13
14 | set_property IOSTANDARD LVCMOS33 [get_ports {data init[0]}]
16 | set_property PACKAGE PIN V16 [get_ports {data init[1]}]
17
18 | set_property IOSTANDARD LVCMOS33 [get_ports {data init[1]}]
19
20 | set_property PACKAGE PIN W16 [get_ports {data init[2]}]
21
22 | set_property IOSTANDARD LVCMOS33 [get_ports {data init[2]}]
23
24 set_property PACKAGE PIN W17 [get_ports {data init[3]}]
25
26 | set_property IOSTANDARD LVCMOS33 [get_ports {data init[3]}]
28 set_property PACKAGE PIN W15 [get_ports {data init[4]}]
29 !
30
   set property IOSTANDARD LVCMOS33 [get ports {data init[4]}]
31
32 i
    set_property PACKAGE PIN V15 [get_ports {data init[5]}]
33
   set property IOSTANDARD LVCMOS33 [get_ports {data_init[5]}]
35
36 | set_property PACKAGE_PIN W14 [get_ports {data_init[6]}]
37
   set property IOSTANDARD LVCMOS33 [get ports {data init[6]}]
38
39
   set_property PACKAGE_PIN W13 [get_ports {data_init[7]}]
40
41
42 | set property IOSTANDARD LVCMOS33 [get ports {data init[7]}]
43
44 | set_property PACKAGE PIN W2 [get_ports {bitin}]
45
46
   set property IOSTANDARD LVCMOS33 [get ports {bitin}]
47
48 | set_property PACKAGE PIN T1 [get_ports {selectie}]
49
50 | set_property IOSTANDARD LVCMOS33 [get_ports {selectie}]
```

```
51 i
52
    set_property PACKAGE_PIN U1 [get_ports {selectie_deplasare}]
53
    set_property IOSTANDARD LVCMOS33 [get_ports {selectie deplasare}]
55 | set property PACKAGE PIN R2 [get ports {reset}]
56
57
   set property IOSTANDARD LVCMOS33 [get ports {reset}]
58
59 ! ## LEDs
60 | set_property PACKAGE PIN U16 [get_ports {result[0]}]
62 set property IOSTANDARD LVCMOS33 [get ports {result[0]}]
63
64 | set_property PACKAGE PIN E19 [get_ports {result[1]}]
65
66 set property IOSTANDARD LVCMOS33 [get ports {result[1]}]
67
   set_property PACKAGE_PIN U19 [get_ports {result[2]}]
68
69
70 ! set property IOSTANDARD LVCMOS33 [get ports {result[2]}]
71
72 | set property PACKAGE PIN V19 [get ports {result[3]}]
73
74 ! set property IOSTANDARD LVCMOS33 [get ports {result[3]}]
75
    set_property PACKAGE_PIN W18 [get_ports {result[4]}]
77
78 | set_property IOSTANDARD LVCMOS33 [get_ports {result[4]}]
79
   set property PACKAGE PIN U15 [get ports {result[5]}]
81
82
    set_property IOSTANDARD LVCMOS33 [get_ports {result[5]}]
83
84 | set_property PACKAGE PIN U14 [get_ports {result[6]}]
85
86 | set property IOSTANDARD LVCMOS33 [get ports {result[6]}]
88 set_property PACKAGE PIN V14 [get_ports {result[7]}]
89
90 | set_property IOSTANDARD LVCMOS33 [get_ports {result[7]}]
```

7. Descrierea pașilor de sinteză și testarea circuitului rezultat

Interfata modulului:

- reset: resetează, când are valoarea 0, valoarea întregului modul.
- **selectie**: selectează pentru valoarea 0 funcționalitatea de registru cu încărcare paralelă și pentru 1 pe cea cu încărcare în inel cu deplasare stânga/dreapta.

- **selectie_deplasare**: selectează pentru valoarea 0 deplasarea spre stânga și pentru 1 deplasarea spre dreapta a registrului în inel.
- clk: semnalul de clock al plăcuței.
- data_init: numărul binar pe 8 biți cu care se încarcă registrul paralel.
- bitin: pentru valoarea 1 pune in funcționare led-urile pentru registrul în inel cu deplasare stânga/dreapta.
- result: expune prin led-uri rezultatul încărcării paralele sau prin inel cu deplasare stânga/dreapta.

8. Concluzii

Regiștrii paralel au utilitatea de a păstra într-un circuit electronic o valoarea pentru un anumit timp, în timp ce regiștrii serie au utilitatea de a păstra într-un circuit mai multe valoari pentru un anumit timp. În aplicația prezentată am arătat funcționalitatea registrului paralel și cea a registrului în inel cu deplasare stânga/dreapta care realizează înscrierea și citirea bit cu bit, în timp ce deplasarea o realizează într-un singur sens, în funcție de selecția aleasă.

Bibliografie:

- 1. VHDL Reference Manual, http://www.ics.uci.edu/~jmoorkan/vhdlref/Synario%20VHDL%20Manual.pdf
- 2. BASYS 3 Reference Manual, https://reference.digilentinc.com/reference/programmable-logic/basys-3/reference-manual