

GPU 톺아보기 스터디 Week#3 : GPU 서버 시스템 아키텍처 이해

Index


- [01. GPU Server](#)
- [02. GPU 서버 시스템 아키텍처 \(Dual-CPU\)](#)
 - [02.01. 구성요소](#)
- [03. NUMA \(Non-Uniform Memory Access\)](#)
 - [03.01. 주요 개념](#)
 - [03.02. 주요 데이터 패스](#)
- [04. PCIe, NVLink, NVSwitch](#)
 - [04.01. PCIe](#)
 - [04.02. NVLink](#)
 - [04.03. NVSwitch](#)
- [05. NUMA Locality](#)
 - [05.01. `nvidia-smi topo -m`](#)
- [Ref.](#)

01. GPU Server

GPU는 단독으로 동작할 수 없으며, 서버에 장착되어 동작한다. GPU의 성능을 최대한 활용하기 위해서는 서버 내 CPU, 메모리, PCI 버스 등과 어떻게 연결돼있는지, 어떤 흐름으로 상호작용 하는지, 어디서 병목이 발생할 수 있는지를 이해하는 것이 중요하다.


GPU 서버 (HPE XD670)








02. GPU 서버 시스템 아키텍처 (Dual-CPU)



02.01. 구성요소

- PCIe Root Complex
 - CPU 칩 내부에 존재하며, CPU Core ~ PCIe Bus를 연결하는 인터페이스.
- PCIe Root Port
 - PCIe Root Complex 내 논리적 포트이며, PCIe 버스가 시작되는 논리적 경계점.
 - 시스템 부팅 시 BIOS가 각 Root Port 단위로 PCI Bus 번호를 부여하며, 각 Port는 독립적이다.
- Memory Controller
 - CPU 칩 내부에 존재하며, CPU Core ~ DRAM을 연결하는 인터페이스. 독립된 전용 버스로 DRAM과 연결된다.
- Host Memory
 - CPU가 사용하는 일반적인 System Memory (DRAM)

03. NUMA (Non-Uniform Memory Access)



멀티 프로세서 시스템에서 CPU가 메모리에 접근하는 경로·시간이 메모리의 물리적 위치에 따라 달라지는 아키텍처를 말한다.

03.01. 주요 개념

1. 지역성 (Locality)

1. 각 CPU는 자신의 Memory Controller에 연결된 Host Memory에 접근하는 것이 더 빠르다.

1. 위 그림에서 'CPU#0 -> Memory Controller -> Host Memory#0'

2. CPU(CPU#0)가 다른 CPU(CPU#1)와 연결된 Host Memory(#1)에 접근은 접근은 가능하나, UPI를 거쳐야 한다. 이 경우 대역폭이 줄고, 레이턴시가 늘어난다.

2. PCIe 디바이스도 NUMA의 영향을 받는다.

1. PCIe 디바이스가 어느 CPU의 PCIe Root Complex에 연결됐는지에 따라 NUMA Node가 결정되며, 다른 NUMA Node에 접근할 때, UPI를 거쳐야하기에 성능 저하가 발생한다.

1. NUMA Node : 하나의 CPU 소켓과 해당 소켓에 직접 연결된 모든 구성요소들의 묶음

1. CPU 코어, 캐시, 메모리 컨트롤러, 호스트 메모리, 루트 컴플렉스, PCIe 디바이스

3. Hop 수가 성능을 결정한다.

1. GPU 서버 구성요소 간 통신 시 거치는 홑 수가 성능을 결정한다.

03.02. 주요 데이터 패스

1. CPU - Host Memory (Local)

1. CPU#0Core -> Memory Controller -> Host Memory#0

2. CPU - Host Memory (Remote)

1. CPU#0 Core -> UPI -> Memory Controller -> Host Memory#1

3. PCIe 디바이스 -> Host Memory

1. GPU·NIC -> PCIe Switch -> PCIe Root Port -> PCIe Root Complex -> Memory Controller -> DRAM

04. PCIe, NVLink, NVSwitch

GPU 서버 내 구성요소들을 연결하는 Bus 및 통로가 존재하며, 각각이 어떠한 트래픽 패스에 활용되는지 이해한다.

04.01. PCIe

- CPU가 서버 내 장치를 인식하고 명령하는 기본 통로
 - 서버 내 GPU, NIC, NVMe 같은 장치들은 모두 PCIe로 연결되어 인식된다.
 - Host Memory <-> GPU Memory 간 데이터 이동도 PCIe가 기본 통로로 사용된다.
 - PCIe는 서버 내 CPU가 모든 장치를 감지하고 제어하는 기본 필수 통로다.


04.02. NVLink



[출처](#)


- 주로 GPU 간 연결에 사용되는 GPU 전용 고속 통로
 - 같은 서버 내 GPU 간 데이터 송수신 시 PCIe를 거치지 않고, 고대역폭의 NVLink를 통해 더 빠르게 통신한다.
 - Gen 4
 - Hopper
 - GPU 당 총 NVLink 대역폭 : 900GB/s
 - GPU 당 NVLink 최대 연결 수 : 18 Lines
 - NVLink 1개당 대역폭 : 50 GB/s
 - Gen 5
 - Blackwell
 - GPU 당 총 NVLink 대역폭 : 1,800GB/s
 - GPU 당 NVLink 최대 연결 수 : 18 Lines
 - NVLink 1개당 대역폭 : 100 GB/s
 - Gen 6
 - Rubin
 - GPU 당 총 NVLink 대역폭 : 3,600GB/s
 - GPU 당 NVLink 최대 연결 수 : 36 Lines
 - NVLink 1개당 대역폭 : 100 GB/s

04.03. NVSwitch



NVSwitch

출처




출처

- 여러 NVLink를 Switch로 묶어, 어느 GPU 쌍이든 고속 통신이 가능하도록 서버 내에서 Fabric을 구성한다.

05. NUMA Locality

NUMA의 지역성과 흡을 기준으로 GPU·NIC 간 연결 수준을 분류한 기준이 있다. 이를 해석함으로써 서버 내 디바이스 간 연결 토폴로지를 이해하고, 워크로드에서 어떤 디바이스를 사용해야 할 지 판단할 수 있다.



Label	의미	예시
PIX	한 개의 PCIe bridge를 지나는 경로 (동일 PCIe Switch 하위)	GPU0 ~ NIC0
PXB	두 개 이상의 PCIe Bridge를 지나는 경로 (동일 PCIe Switch 하위, Host Bridge 경우)	GPU0 ~ NIC1
NODE	동일 NUMA 노드 내부, Host bridge (Root Complex)를 지나는 경로 (동일 NUMA 노드, 다른 PCIe Switch)	GPU1 ~ NIC3
SYS	다른 NUMA Node를 지나는 경로, UPI 인터커넥트 경우 (다른 NUMA 노드)	GPU2 ~ NIC4
NV#	NVLink로 직접 연결. PCIe 우회	GPU0 ~ GPU1

05.01. `nvidia-smi topo -m`

NVIDIA GPU 서버에서 GPU·NIC 간 토폴로지를 확인할 수 있는 명령

```
$ nvidia-smi topo -m
```

	GPU0	GPU1	GPU2	GPU3	GPU4	GPU5	GPU6	GPU7	NIC0	NIC1	NIC2
	NIC3	NIC4	NIC5	NIC6	NIC7	NIC8	NIC9	CPU Affinity	NUMA Affinity		GPU
NUMA ID											
GPU0	X	NV18	NV18	NV18	NV18	NV18	NV18	NV18	PIX	NODE	PXB
NODE	NODE	SYS	SYS	SYS	SYS	SYS	0-55,112-167	0			N/A
GPU1	NV18	X	NV18	NV18	NV18	NV18	NV18	NV18	PXB	NODE	PIX
NODE	NODE	SYS	SYS	SYS	SYS	SYS	0-55,112-167	0			N/A
GPU2	NV18	NV18	X	NV18	NV18	NV18	NV18	NV18	NODE	NODE	NODE
PIX	PXB	SYS	SYS	SYS	SYS	SYS	0-55,112-167	0			N/A
GPU3	NV18	NV18	NV18	X	NV18	NV18	NV18	NV18	NODE	NODE	NODE
PXB	PIX	SYS	SYS	SYS	SYS	SYS	0-55,112-167	0			N/A
GPU4	NV18	NV18	NV18	NV18	X	NV18	NV18	NV18	SYS	SYS	SYS
SYS	SYS	PIX	NODE	PXB	NODE	NODE	56-111,168-223		1		
N/A											
GPU5	NV18	NV18	NV18	NV18	NV18	X	NV18	NV18	SYS	SYS	SYS
SYS	SYS	PXB	NODE	PIX	NODE	NODE	56-111,168-223		1		

N/A												
GPU6	NV18	NV18	NV18	NV18	NV18	NV18	X	NV18	SYS	SYS	SYS	
SYS	SYS	NODE	NODE	NODE	PIX	PXB	56-111,168-223			1		
N/A												
GPU7	NV18	NV18	NV18	NV18	NV18	NV18	NV18	X	SYS	SYS	SYS	
SYS	SYS	NODE	NODE	NODE	PXB	PIX	56-111,168-223			1		
N/A												
NIC0	PIX	PXB	NODE	NODE	SYS	SYS	SYS	SYS	X	NODE	PXB	
NODE	NODE	SYS	SYS	SYS	SYS	SYS						
NIC1	NODE	NODE	NODE	NODE	SYS	SYS	SYS	SYS	NODE	X	NODE	
NODE	NODE	SYS	SYS	SYS	SYS	SYS						
NIC2	PXB	PIX	NODE	NODE	SYS	SYS	SYS	SYS	PXB	NODE	X	
NODE	NODE	SYS	SYS	SYS	SYS	SYS						
NIC3	NODE	NODE	PIX	PXB	SYS	SYS	SYS	SYS	NODE	NODE	NODE	
X	PXB	SYS	SYS	SYS	SYS	SYS						
NIC4	NODE	NODE	PXB	PIX	SYS	SYS	SYS	SYS	NODE	NODE	NODE	
PXB	X	SYS	SYS	SYS	SYS	SYS						
NIC5	SYS	SYS	SYS	SYS	PIX	PXB	NODE	NODE	SYS	SYS	SYS	
SYS	SYS	X	NODE	PXB	NODE	NODE						
NIC6	SYS	SYS	SYS	SYS	NODE	NODE	NODE	NODE	SYS	SYS	SYS	
SYS	SYS	NODE	X	NODE	NODE	NODE						
NIC7	SYS	SYS	SYS	SYS	PXB	PIX	NODE	NODE	SYS	SYS	SYS	
SYS	SYS	PXB	NODE	X	NODE	NODE						
NIC8	SYS	SYS	SYS	SYS	NODE	NODE	PIX	PXB	SYS	SYS	SYS	
SYS	SYS	NODE	NODE	NODE	X	PXB						
NIC9	SYS	SYS	SYS	SYS	NODE	NODE	PXB	PIX	SYS	SYS	SYS	
SYS	SYS	NODE	NODE	NODE	PXB	X						

Legend:

X = Self
 SYS = Connection traversing PCIe as well as the SMP interconnect between NUMA nodes (e.g., QPI/UPI)
 NODE = Connection traversing PCIe as well as the interconnect between PCIe Host Bridges within a NUMA node
 PHB = Connection traversing PCIe as well as a PCIe Host Bridge (typically the CPU)
 PXB = Connection traversing multiple PCIe bridges (without traversing the PCIe Host Bridge)
 PIX = Connection traversing at most a single PCIe bridge
 NV# = Connection traversing a bonded set of # NVLinks

NIC Legend:

NIC0: mlx5_0
 NIC1: mlx5_1
 NIC2: mlx5_2
 NIC3: mlx5_3
 NIC4: mlx5_4
 NIC5: mlx5_5
 NIC6: mlx5_6
 NIC7: mlx5_7
 NIC8: mlx5_8
 NIC9: mlx5_9

GPU ↔ GPU

	GPU 0	GPU 1	GPU 2	GPU 3	GPU 4	GPU 5	GPU 6	GPU 7
GPU 0 N0	—	NV18	NV18	NV18	NV18	NV18	NV18	NV18
GPU 1 N0	NV18	—	NV18	NV18	NV18	NV18	NV18	NV18
GPU 2 N0	NV18	NV18	—	NV18	NV18	NV18	NV18	NV18
GPU 3 N0	NV18	NV18	NV18	—	NV18	NV18	NV18	NV18
GPU 4 N1	NV18	NV18	NV18	NV18	—	NV18	NV18	NV18
GPU 5 N1	NV18	NV18	NV18	NV18	NV18	—	NV18	NV18
GPU 6 N1	NV18	NV18	NV18	NV18	NV18	NV18	—	NV18
GPU 7 N1	NV18	NV18	NV18	NV18	NV18	NV18	NV18	—

GPU ↔ NIC

	NIC 0	NIC 1	NIC 2	NIC 3	NIC 4	NIC 5	NIC 6	NIC 7	NIC 8	NIC 9
GPU 0 N0	PIX	NODE	PXB	NODE	NODE	SYS	SYS	SYS	SYS	SYS
GPU 1 N0	PXB	NODE	PIX	NODE	NODE	SYS	SYS	SYS	SYS	SYS
GPU 2 N0	NODE	NODE	NODE	PIX	PXB	SYS	SYS	SYS	SYS	SYS
GPU 3 N0	NODE	NODE	NODE	PXB	PIX	SYS	SYS	SYS	SYS	SYS
GPU 4 N1	SYS	SYS	SYS	SYS	SYS	PIX	NODE	PXB	NODE	NODE
GPU 5 N1	SYS	SYS	SYS	SYS	SYS	PXB	NODE	PIX	NODE	NODE
GPU 6 N1	SYS	SYS	SYS	SYS	SYS	NODE	NODE	NODE	PIX	PXB
GPU 7 N1	SYS	SYS	SYS	SYS	SYS	NODE	NODE	NODE	PXB	PIX

GPUDIRECT RDMA 최적 쌍 (PIX)

GPU	최적 NIC	홉	PCIe Switch	NUMA
GPU 0	NIC 0 (mlx5_0)	PIX	Switch A	Node 0
GPU 1	NIC 2 (mlx5_2)	PIX	Switch A	Node 0
GPU 2	NIC 3 (mlx5_3)	PIX	Switch B	Node 0
GPU 3	NIC 4 (mlx5_4)	PIX	Switch B	Node 0
GPU 4	NIC 5 (mlx5_5)	PIX	Switch C	Node 1
GPU 5	NIC 7 (mlx5_7)	PIX	Switch C	Node 1
GPU 6	NIC 8 (mlx5_8)	PIX	Switch D	Node 1
GPU 7	NIC 9 (mlx5_9)	PIX	Switch D	Node 1

Ref.

- [Intel Xeon IIO](#)
- [PCIe Root Complex ...](#)
- [PCIe Root Complex](#)
- [NVIDIA NVLink and NVIDIA NVSwitch Supercharge Large Language Model Inference](#)
- [3세대 NVIDIA NVSwitch를 통한 멀티-GPU 인터커넥트 업그레이드](#)