# Microarquitecturas y Softcores

# Práctica 3

# Agregando IP personalizada al Sistema

#### Introducción

Esta práctica lo guiará a través del proceso de crear y agregar un periférico personalizado al sistema de procesamiento usando IP Packager de Vivado. Creará un periférico con interfaz AXI4 Lite.

### **Objetivos**

Después de completar esta práctica será capaz de:

- Usar el IP Packager de Vivado para crear un periférico personalizado
- Modificar la funcionalidad de la IP
- Agregar el periférico al diseño
- Agregar restricciones de ubicación de pines
- Agregar un bloque de memoria al sistema

#### **Procedimiento**

Esta práctica está separada en pasos que consisten en sentencias generales que proveen información sobre las instrucciones detalladas que le siguen. Siga estas instrucciones detalladas para avanzar dentro de esta práctica.

Esta práctica está compuesta por 4 pasos principales: Usará una plantilla de periférico para crear uno propio, utilizando el IP Packager, importará, agregará y conectará la IP en el diseño, y agregará una memoria Block RAM.

#### Descripción del Diseño

El propósito de esta práctica es extender el diseño de hardware (Figura 1) creado en la práctica 2.





Figura 1. Extensión del sistema de la práctica anterior

# Flujo General para esta práctica



# Crear un Custom IP usando Create and Package IP Wizard Paso 1

- 1-1. Usar el template de periférico esclavo provisto axi\_lite y el código fuente del custom IP para crear un custom IP.
- 1-1-1. Abrir Vivado seleccionando Start ➤ Xilinx Design Tools ➤ Vivado 2018.1
- **1-1-2.** Hacer click sobre **Manage IP** y seleccionar *New IP Location* y cliquear **Next** en la ventana **New IP Location**.



Figura 2. Selección para manejar IPs

**1-1-3.** Seleccionar la placa correspondiente, **Verilog** como *Target Language*, y **Mixed** como *Simulator language*. Para el campo *IP Location* elegir una ubicación como por ejemplo el lugar donde se encuentran todas las prácticas y crear una carpeta led\_ip. Presionar **Finish**. Si el directorio no existe se solicitará la creación. Presionar **Aceptar**.




Figura 3. Configuración de la IP (ubicación, HDL, etc)

#### 1-2. Run the Create and Package IP Wizard

- 1-2-1. Seleccionar Tools ➤ Create and Package New IP ...
- **1-2-2.** En la ventana presionar **Next**.
- **1-2-3.** Seleccionar *Create a new AXI4 peripheral*, y presionar **Next**.




Figura 4.

#### 1-2-4. Completar los detalles para la IP

Name: led\_ip

Display Name: led\_ip\_v1\_0




Figure 5. Actualización de los datos del periférico

#### 1-2-5. Presionar Next

**1-2-6.** Cambiar el nombre de la interfaz a **S\_AXI**. Dejar el resto de las configuraciones por defecto y hacer click en **Next**.




Figure 6. Nombrando la intefaz AXI

1-2-7. Seleccionar Edit IP y hacer click en Finish (se abrirá un nuevo proyecto Vivado)




Figure 7. Selección para editar la IP

#### 1-3. Crear una interfaz hacia los LEDs

**1-3-1.** En el panel *Sources* hacer doble click sobre el archivo **led\_ip\_v1\_0.v**.

Este archivo contiene el código HDL para la interfaz seleccionada arriba. El archivo top level contiene un modulo que implementa la lógica de interfaz AXI, y un ejemplo de diseño para escribir hacia y leer desde un número de registros especificados arriba. Esta plantilla puede ser usada como base para crear la IP personalizada. Será creado un nuevo puerto de salida parametrizable hacia los leds en el top level del diseño, y el AXI write data en el sub-módulo será conectada al puerto externo LED.

**1-3-2.** En la línea 7 agregar:

```
parameter integer LED_WIDTH = 4,
```

1-3-3. En la línea 18 agregar:

#### output wire [LED\_WIDTH-1:0] LED,

```
1
 2
      `timescale 1 ns / 1 ps
 3
 4 E
         module led ip vl 0 #
 5
 6
              // Users to add parameters here
 7
              parameter integer LED WIDTH = 4,
 8 🖨
              // User parameters ends
 9
              // Do not modify the parameters beyond this line
10
11
12 🖯
              // Parameters of Axi Slave Bus Interface S AXI
13
              parameter integer C S AXI DATA WIDTH
                                                       = 32,
14
              parameter integer C_S_AXI_ADDR_WIDTH
15
         )
16
17
              // Users to add ports here
18
              output wire [LED WIDTH-1:0]
                                              LED,
19 🗇
              // User ports ends
```

Figure 8. Agregando parámetros de usuario y definiciones de puerto

**1-3-4.** Insertar lo siguiente en la línea 48:

```
.LED_WIDTH(LED_WIDTH),
```

**1-3-5.** Insertar lo siguiente en la línea 52:

.LED(LED),

```
40
             output wire s_axi_arready,
41 :
             output wire [C_S_AXI_DATA_WIDTH-1 : 0] s_axi_rdata,
42
             output wire [1 : 0] s_axi_rresp,
43 !
             output wire s_axi_rvalid,
44
             input wire s_axi_rready
45 !
         );
    // Instantiation of Axi Bus Interface S AXI
46
         led_ip_vl_0_S_AXI # (
47
48
            .LED WIDTH(LED WIDTH),
             .C_S_AXI_DATA_WIDTH(C_S_AXI_DATA_WIDTH),
49
50 !
             .C_S_AXI_ADDR_WIDTH(C_S_AXI_ADDR_WIDTH)
         ) led ip vl 0 S AXI inst (
51
            .LED(LED),
52 !
53
             .S AXI ACLK(s axi aclk),
54
             .S AXI ARESETN(s axi aresetn),
             .S AXI AWADDR(s axi awaddr),
             .S AXI AWPROT(s axi awprot),
57 ;
             .S AXI AWVALID(s axi awvalid),
58
             .S AXI AWREADY(s axi awready),
```

Figure 9. Agregando conexiones a puerto con un módulo de nivel menor

- **1-3-6.** Guardar el archivo.
- **1-3-7.** Expandir *led\_ip\_v1\_0* en la vista *sources*, y abrir **led\_ip\_v1\_0\_S\_AXI.v**
- 1-3-8. Agregar el parámetro LED y el puerto también a este archivo, en las líneas 7 y 18

```
1
2
     `timescale 1 ns / 1 ps
3
4 \Box
         module led_ip_vl_0_S_AXI #
 5 ¦
 6
              // Users to add parameters here
7
             parameter integer LED_WIDTH = 4,
8 🗇
             // User parameters ends
9 :
             // Do not modify the parameters beyond this line
10
11 🗀
             // Width of S AXI data bus
             parameter integer C S AXI DATA WIDTH
12
                                                      = 32,
13 !
             // Width of S AXI address bus
14
             parameter integer C_S_AXI_ADDR_WIDTH
15
         )
16 :
         (
              // Users to add ports here
17
                                             LED,
18 ;
             output wire [LED WIDTH-1:0]
19 🗇
              // User ports ends
```

Figura 10. Declarando puertos de usuario en el módulo de nivel inferior

**1-3-9.** Insertar el siguiente código en la línea 400 para instanciar la Içogica de usuario (*user logic*) para el ip LED. El código puede ser tipeado directamente o copiado del archivo user logic instantiation.txt provisto.

```
400 !
          // Add user logic here
          lab3 user_logic # (
401
402
             .LED WIDTH (LED WIDTH)
403
          )
404
          U1 (
405
             .S AXI ACLK(S AXI ACLK),
406
             .slv reg wren(slv reg wren),
407
             .axi awaddr(axi awaddr[C S AXI ADDR WIDTH-1:ADDR LSB]),
             .S AXI WDATA(S AXI WDATA),
408
409
             .S AXI ARESETN(S AXI ARESETN),
             .LED(LED)
410
411
         );
412
          // User logic ends
```

Figura 11. Instanciación del módulo de usuario de bajo nivel

Verificar todas las señales que se están conectando y dónde se originan.

- 1-3-10. Guardar el archivo.
- **1-3-11.** Hacer click sobre *Add Sources* en el panel *Flow Navigator*, seleccionar *Add or Create Design Sources*, hacer click en **Next**, luego click en **Add Files...**, navegar donde se encuentren los archivos auxiliaries, seleccionar el archivo **lab3\_user\_logic.v** y hacer click en **OK**, y luego en **Finish** para agregarlo.

Verificar el contenido de este archivo para entender la lógica que se está implementando. Notar la jerarquía creada.

- **1-3-12.** Hacer click sobre **Run Synthesis** y guardar si se lo solicita (esto es para verificar que el diseño sintetiza correctamente antes de empaquetar la IP. Si en este paso uno estuviera realizando un diseño propio se debería realizar una simulación para verificar la funcionalidad antes de proceder a los siguientes pasos).
- 1-3-13. <u>Verifique la pestaña de Mensajes buscando errores para corregirlos, si fuera necesario, antes de seguir adelante</u>

Cuando la síntesis se complete satisfactoriamente haga click en Cancel.

- 1-4. Empaquetar la IP (Package)
- 1-4-1. Hacer click sobre la pestaña Package IP led ip




Figure 12. Package IP

- **1-4-2.** Para que la IP aparezca en el catálogo de IP en una categoría particular, debe ser configurada como parte de esa categoría. Para cambiar las categorías en las que aparecerá la IP hacer click en el símbolo + en la sección **Categories**. Esto abre la ventana Choose IP Categories.
- **1-4-3.** Sólo para el propósito de este ejercicio, eliminar el tilde de **AXI Peripheral**, marcar **Basic Elements** y hacer click en **OK**.




Figure 13. Especificación de la categoría de la IP

- **1-4-4.** Seleccionar **Compatibility**. Esto muestra las diferentes familias de FPGAs de Xilinx que soporta la IP. El valor es heredado del dispositivo seleccionado para el proyecto.
- 1-4-5. Hacer click en el símbolo + y luego en Add Family Explicitly...
- **1-4-6.** En el caso de no aparecer, seleccionar la familia **Zynq** ya que es la familia de nuestra FPGA y hacer click en **OK**.
- **1-4-7.** Se puede personalizar el espacio de direcciones y agregar espacio de direcciones de memoria usando la categoría **Addressing and Memory**. No realizaremos ningún cambio en este sentido.
- **1-4-8.** Hacer click sobre **File Groups** y luego sobre *Merge changes from File Groups Wizard*.




Figure 14. Actualizando file group

Esto se realiza para actualizar el IP Packager con los cambios realizados al IP y al archivo lab3\_user\_logic\_\*.v que fue agregado al proyecto.

- 1-4-9. Expandir Verilog Synthesis y notar que ha sido incluido el lab3\_user\_logic.v
- **1-4-10.** Hacer click sobre **Customization Parameters** y nuevamente sobre *Merge changes from Customization Parameters Wizard.*

Notar que la vista Ports and Interfaces muestra ahora el puerto creado LED




Figura 15. Puertos y parámetros de usuario

- **1-4-11.** Seleccionar **Customization Parameters**, expandir *Hidden Parameters*, hacer botón-derecho sobre **LED\_WIDTH**, y seleccionar *Import IP Parameters...* y hacer click en **OK**.
- 1-4-12. Seleccionar Customization GUI y notar que Led Width es visible.




Figura 16. Personalización de parámetros

- 1-4-13. Seleccionar Review and Package, y notar el path donde la IP será creada.
- 1-4-14. Hacer click en Re-Package IP. Luego hacer click en Yes (el proyecto se cerrará al finalizar).
- **1-4-15.** En la ventana original de Vivado hacer lick en **File** ▶ **Close Project**.

## Modificar la configuración del proyecto

Paso 2

- 2-1. Abrir el proyecto previo y guardarlo como lab3. Configurar el proyecto para que apunte al repositorio IP creado.
- **2-1-1.** Abrir el proyecto lab2 y guardarlo como lab3 (**File** ▶ **Project** ▶ **Save As ...**).
- **2-1-2.** Hacer click en *Settings* en el panel *Flow Navigator*.
- **2-1-3.** Seleccionar IP ▶ Repository en el panel izquierdo de la ventana de configuración del proyecto.
- **2-1-4.** Hacer click en el símbolo + y navegar hasta el directorio led\_ip donde se estableció el repositorio. Aparecerá un mensaje indicando que se agregó un repositorio al proyecto. Presionar **OK**.




Figura 17. Ubicación del repositorio de IP

2-1-5. Hacer click en OK.

## Agregar la IP personalizada, una BRAM y las restricciones Paso 3

- 3-1. Agregar led\_ip al diseño y conectarla al AXI4 Lite interconect en el IPI. Realizar las conexiones de puerto internas y externas. Establecer el puerto LED como pines externos de la FPGA.
- 3-1-1. Hacer click sobre Open Block Design debajo de IP Integrator en el panel Flow Navigator.
- **3-1-2.** En la ventana *Diagram* hacer botón derecho y seleccionar **Add IP** ... y buscar led\_ip\_v1.0 en el catálogo colocando led en el campo de búsqueda.




Figura 18. Búsqueda de la IP

- **3-1-3.** Hacer doble click cobre led\_ip\_v1.0 para agregarla al diseño.
- **3-1-4.** Seleccionar la ip y cambiar el nombre de instancia a led pin en **Block Properties**.

**3-1-5.** Hacer doble click sobre el bloque para abrir la configuración y dejar sin modificación la existente.




Figura 19. Ventana de configuración de la IP

**3-1-6.** Hace click en **Run Connection Automation**, seleccionar /led\_ip/S\_AXI y hacer click en **OK** para realizar la conexión automática desde el *AXI Interconnect* a la IP.




Figura 20. Ejecución de la conexión automática

- **3-1-7.** Hacer click en el botón **Regenerate Layout** para redibujar el diagrama.
- **3-1-8.** Seleccionar el puerto LED en la instancia led\_ip (haciendo click en su pin), hacer click derecho y seleccionar **Make External**.




Figura 21. Haciendo externo el puerto LED

**3-1-9.** Seleccionar la pestaña *Address Editor* y verificar que ha sido asignada una dirección al led\_ip.



Figura 22. Asignación de una dirección a la IP agregada

#### 3-2. Agregar BRAM al diseño.

- **3-2-1.** En el *Block Diagram*, agregar nueva IP, en este caso buscar BRAM y agregar una instancia de *AXI BRAM Controller*.
- **3-2-2.** Hacer click en **Run Connection Automation** sobre axi\_bram\_ctrl\_0/S\_AXI.
- **3-2-3.** Hacer doble click en el bloque para personalizarlo y cambiar el número de interfaces BRAM a 1 y hacer click.

Notar que el protocolo AXI usado es AXI4 en vez de AXI4Lite ya que BRAM puede proveer un ancho de banda más grande y el controlador puede soportar transacciones en ráfaga (burst).




Figura 23. Búsqueda de la IP

- **3-2-4.** Hacer click sobre **Run Connection Automation** para agregar y conectar un *Block Memory Generator* seleccionando **axi\_bram\_ctrl\_0/BRAM\_PORTA**, hacer click en **OK** (esto podría ser agregado manualmente).
- **3-2-5.** Validar el diseño para asegurarse que no hay errores (F6), y hacer click en el botón **regenerate** para redibujar el diagrama. El diseño debería verse similar al de la figura que sigue.




Figura 26. Diseño redibujado

**3-2-6.** En la pestaña **Address Editor** notar que el rango del axi\_bram\_ctrl\_0 es 8K. Dejaremos eso sin modificación.




Figura 27. Dirección asignada a axi bram ctrl 0

- 3-3. Agregar el archivo de restricciones provisto lab3\_\*.xdc.
- **3-3-1.** Hacer click en **Add Sources** en el panel *Flow Navigator*, seleccionar **Add or Create Constraints**, y hacer click en **Next**.
- **3-3-2.** Hacer click en el botón **Add Files**, navegar hasta la ubicación del archivo de restricciones, seleccionar el archivo provisto **lab3\_\*.xdc**.
- **3-3-3.** Hacer click en **Finish** para agregar el archivo.
- **3-3-4.** Expandir la carpeta *Constraints* en el panel *Sources*, y hacer doble click en el archivo **lab3\_\*.xdc** para visualizar su contenido. Este archivo contiene la ubicación de pines y el estándar de entrada/salida de los leds de la placa. Esta información se puede encontrar en la hoja de datos del fabricante de la placa.

- **3-3-5.** Hacer click derecho sobre *system.bd* y seleccionar *Generate output products*. Presionar **Generate**.
- **3-3-6.** Hacer click en **Generate Bitstream** y presionar **OK**. Hacer click en **Cancel** cuando se pregunte si se desea abrir el diseño implementado (*Open the Implemented Design*).

#### Conclusión

Vivado IP packager fue usado para importar un bloque de IP personalizado dentro de la librería de IP. El bloque IP fue agregado al sistema. Fue ejecutada la conexión automática cada vez que se disponía de ella para acelerar el diseño del sistema permitiendo a Vivado hacer sus conexiones de manera automática. Fue agregada al diseño una BRAM adicional. Finalmente, se agregaron al diseño restricciones de ubicación de pines.

MyS 3-20