# Paquetes en VHDL (Package)

Microarquitecturas y softcores





#### Descripción

- ▶ Un paquete es una unidad que agrupa varias declaraciones, que pueden ser compartidas entre varios diseños.
- ► Un paquete consiste de una declaración de paquete (mandatorio) y puede tener un cuerpo de paquete (opcional).
- ► El propósito de un paquete es declarar typos, subtipos, constantes, señales, componentes, atributos que se desean compartir
- ▶ Los items declarados dentro de un paquete son visibles en otras unidades de diseño (se utiliza la clausula use)

#### Descripción

- ► La declaración de paquete puede contener una declaración de subprograma (función o procedimiento), pero no el cuerpo.
- ► El cuerpo de un subprograma debe estar en el cuerpo del paquete

#### Sintaxis simplificada

package nombre\_paquete is
 parte\_declarativa\_paquete
end package nombre\_paquete;
package body nombre\_paquete is
 parte\_declarativa\_cuerpo\_paquete
end package body nombre\_paquete;

#### **Ejemplo**

```
library IEEE;
use IEEE.std_logic_1164.all;
package auxi is
    type mux_input is array (integer range<>) of std_logic_vector (0 to 7);
    type operation_set is (SHIFT_LEFT, ADD);
    subtype mux_address is positive;
    function compute_adress (in1 : mux_input) return mux_address;
    constant deferred_con : integer;
end auxi;
```

### **Ejemplo**

```
package body auxi is
  function compute_address (in1 : mux_input) return mux_address is
  begin
    ....
  end;
  constant deferred_con : integer := 177;
end package body auxi;
```