# BANCOS DE PRUEBA CON VHDL (TESTBENCHES)

Microarquitecturas y softcores





# ¿Cómo realizar la prueba de un dispositivo descripto en VHDL?




- Lograr un Testbench de calidad es imprescindible para la verificación de los diseños
- No están regidos por las normas que se aplican en la síntesis de circuitos
- Se utiliza un generador de señales de prueba y se analiza la respuesta del circuito mediante simulación
- No eliminan por completo la necesidad de probar el circuito una vez sintetizado

#### Formas de aplicar un estímulo


- Aplicación explícita del estímulo utilizando process
- Sentencia For-Loop
- Array
- Utilización de archivos

#### Aplicación explícita del estímulo utilizando process

Componente a probar (DUT)



#### Aplicación explícita del estímulo utilizando process




#### Aplicación explícita del estímulo utilizando process



#### Aplicación explícita del estímulo utilizando For-Loop

```
entity mux tb is
end:
architecture beh of mx_tb is
  -- declaración del componente a probar
   constant N_test: natural:= 4;
  signal mux_in0, mux_in1, mux_out: std_logic_vector(N_test-1 downto 0);
   signal sel: std logic;
begin
  pp: mux generic map(N_test) port map(mux_in0, mux_in1, sel, mux_out);
  estimulo: process
                                                                    Se debe incluir la
   begin
                                                                    librería
    for i in 0 to 7 loop
                                                                    numeric std
      sel <= '0';
      mux in1 <= std logic vector(to unsigned(i, N test));
      mux_in0 <= std_logic_vector(to_unsigned(i+8, N_test));</pre>
      wait for 30 ns;
    end loop;
    for i in 0 to 7 loop
      sel <= '1';
      mux_in1 <= std_logic_vector(to_unsigned(i, N_test));</pre>
      mux in0 <= std logic vector(to unsigned(i+8, N test));
      wait for 30 ns;
     end loop:
    wait:
   end process;
end:
```

#### Aplicación explícita del estímulo utilizando For-Loop




#### Aplicación explícita del estímulo utilizando Arrays

```
entity mux tb is
end:
architecture beh of mx_tb is
  -- declaración del componente a probar
  constant N_test: natural:= 4;
  signal mux_in0, mux_in1, mux_out: std_logic_vector(N_test-1 downto 0);
  signal sel: std logic;
begin
  pp: mux generic map(N_test) port map(mux_in0, mux_in1, sel, mux_out);
  estimulo: process
    type vect_sim is array(0 to 7) of std_logic_vector(N_test-1 downto 0);
    variable vect_sim1: vect_sim:= ("0000", "0001", "0010", "0011", "0100", "0101", "0110", "0111");
    variable vect sim0: vect sim:= ("1000", "1001", "1010", "1011", "1100", "1101", "1111");
    for i in 0 to 7 loop
      sel <= '0';
      mux in0 \le vect sim0(i);
      mux in1 <= vect sim1(i);
      wait for 30 ns;
     and loon.
    for i in 0 to 7 loop
      sel <= '1';
      mux in0 \le vect sim0(i);
      mux_in1 <= vect_sim1(i);
      wait for 30 ns;
    end loop:
    wait:
  end process;
end:
```

#### Aplicación explícita del estímulo utilizando un archivo

- > VHDL provee un tipo de datos llamado **file** que permite el manejo de archivos tanto de entrada como de salida
- Los archivos pueden abrirse de tres maneras: read\_mode para lectura, write\_mode para escritura y append\_mode para agregar datos al final de un archivo existente
- Pueden declararse en la parte declarativa de una arquitectura, un proceso o un subprograma

#### Aplicación explícita del estímulo utilizando For-Loop



#### **Instrucciones Assert y Report**

- Instrucciones que se utilizan para verificar una condición y emitir un mensaje durante la simulación
- > Pueden usarse en cualquier parte de un process

```
assert condition
  [report expression] [severity expression];

[label:] report expression [severity expression];
```


#### **Instrucciones Assert y Report: Ejemplos**


```
assert MemoriaLibre >= MEM_LIMITE_MINIMO
report "Memoria baja, se sobrescribirán primeros valores"
severity note;
```

assert NumeroBytes /= 0
report "Se recibió paquete sin datos"
severity warning;


assert AnchoDePulso >= 2 ns
report "Pulso demasiado chico. No generará interrupción."
severity error;

report "Inicio de simulación."






- Caso 1: el DUT no posee clock
- Caso 2: el DUT posee clock En este caso el DUT necesita N ciclos de reloj para obtener un resultado válido a su salida por lo que se debe retardar el valor "resultado" obtenido del archivo de patrones de prueba.



**Testbench para el TP de Punto Flotante** 

Diagrama temporal para un DUT con retardo de 2 ciclos de reloj



#### **Testbench para el TP de Punto Flotante**

#### Caso 1: el DUT no posee clock


En este caso las señales z\_aux y z\_del debe conectarse directamente con un cable

#### Caso 2: el DUT posee clock

En este caso se debe introducir un retardo en la señal z\_file, de acuerdo a la cantidad de ciclos de reloj que necesite el DUT para procesar los datos de entrada.

#### **Testbench para el TP de Punto Flotante**


#### Como generar el retardo?



Ejercicio: Cómo se podría implementar utilizando la sentencia generate?

#### **Testbench para el TP de Punto Flotante**

#### Como generar el retardo?



Ayuda: utilizar una señal aux de DELAY+2 elementos

#### **Testbench para el TP de Punto Flotante**

#### Como generar el retardo?

```
aux(0) <= A;
gen_retardo: for i in 0 to DELAY generate
sin_retardo: if i = 0 generate
    aux(1) <= aux(0);
end generate;
con_retardo: if i > 0 generate
    aa: ffd port map(clk => clk, rst => '0', D => aux(i), Q => aux(i+1));
end generate;
end generate;
B <= aux(DELAY+1);</pre>
```

# FIN