INF01113 – Organização de Computadores B – 2009/2 Prof. Dr. Philippe O. A. Navaux

- Especificação do Segundo Trabalho Prático -

1. Objetivo

Utilizando o simulador *SimpleScalar Sim-Cache* e o benchmark Rijndael (utilizado no primeiro trabalho) com as entradas fornecidas, simular a execução da aplicação sobre diversas configurações de cache indicadas na especificação com o intuito de verificar o impacto no desempenho da cache.

2. <u>Descrição das tarefas</u>

Seguem abaixo as tarefas a serem realizadas neste trabalho. O sistema a ser utilizado nas simulações é composto por duas caches, uma de instruções e outra de dados, cada uma com capacidade de 1 Kbyte. Salvo quando explicitamente indicado, o tamanho total de cada cache deverá ser de 1 Kbyte. O tamanho de cada bloco é medido em bytes. Para as tabelas abaixo, <u>Icache</u> e <u>Dcache</u> representam a taxa de *misses* nas caches de instruções e de dados, respectivamente.

Para cada experimento, os dados obtidos devem ser entregues na forma de tabelas, bem como devem ser apresentados gráficos comparativos. As respostas às perguntas feitas, as tabelas e os gráficos devem constar no documento a ser entregue.

a. <u>Investigar a influência do tipo de mapeamento empregado (direto, associativo por conjunto e</u> totalmente associativo) e da política de reposição no desempenho da cache

Tendo-se em mente a manutenção dos mesmos tamanhos de cache para dados e instruções (1 Kbyte cada), a manutenção do tamanho do bloco, as associatividades indicadas abaixo e as políticas de reposição disponíveis, complete a tabela abaixo (lembre-se que o tamanho total da cache é obtido através da seguinte expressão: assoc. X nº conj X tam bloco):

			LR	U (I)	RANDOM (r)		FIF	O (f)
Nº Conj.	Tam. Bloco	Assoc.	Icache (%)	Dcache (%)	Icache (%)	Dcache (%)	Icache (%)	Dcache (%)
32	32	1						
16	32	2						
8	32	4						
4	32	8						
2	32	16						
1	32	32						

- Dentre os experimentos realizados, qual das políticas de reposição apresenta o melhor resultado para cada uma das caches em sua opinião? Por que?
- A primeira linha da tabela acima representa que tipo de cache em termos de mapeamento? Considerando essa mesma linha citada, explique o porquê dos resultados obtidos para as três políticas aplicadas.
- Considerando-se que as caches de dados e instruções estão separadas, qual a melhor combinação (em termos da menor taxa de misses obtida) entre cache de instruções e de dados considerando-se qualquer possibilidade de configuração para ambas (em termos de associatividade, nº de conjuntos e política de reposição)?
- Qual o comportamento das duas caches quando do aumento da associatividade (e conseqüente diminuição do número de conjuntos)?
- b. <u>Investigar a influência da variação do tamanho do bloco no desempenho da cache</u>
 Mantendo-se fixa a política de reposição da cache (LRU) e a associatividade (1), completar a tabela abaixo realizando experimentos com as variações indicadas nas duas primeiras colunas:

Nº Conj	Tam Bloco	Assoc.	Política	Icache (%)	Dcache (%)
128	8	1	LRU		
64	16	1	LRU		
32	32	1	LRU		
16	64	1	LRU		
8	128	1	LRU		
4	256	1	LRU		
2	512	1	LRU		
1	1024	1	LRU		

- Qual o comportamento observado para as duas caches em termos de percentual de erro no seu acesso?
- Como você explicaria os comportamentos observados para as caches de instruções e de dados?

c. <u>Investigar a influência do tamanho total da cache e do tamanho de bloco no desempenho da</u> cache

Para este experimento, o tamanho da cache será aumentado para 2, 4, 8, 16 e 32 Kbytes, aumentando-se o número de conjuntos e mantendo-se fixos os demais parâmetros. Completar as tabelas abaixo e, a seguir, observando-se os dados tabelados e os gráficos, faça o que se pede:

 Compare, linha a linha, os resultados obtidos considerando-se a mesma associatividade (1, 2 e 4), descrevendo o comportamento das caches de instruções e de dados quando comparadas configurações de cache de mesmo tamanho total, porém com tamanhos de blocos diferentes.

Por exemplo:

- cache de 1 Kbyte, 64 conjuntos, tamanho de bloco 16 bytes e associatividade 1 contra cache de 1 Kbyte, 32 conjuntos, tamanho de bloco 32 bytes e associatividade 1;
- cache de 2 Kbytes, 128 conjuntos, tamanho de bloco 16 bytes e associatividade
 1 contra cache de 2 Kbytes, 64 conjuntos, tamanho de bloco 32 bytes e associatividade 1;
- o ..
- cache de 16 Kbytes, 256 conjuntos, tamanho de bloco 16 bytes e associatividade
 4 contra cache de 16 Kbytes, 128 conjuntos, tamanho de bloco 32 bytes e associatividade 4:
- cache de 32 Kbytes, 512 conjuntos, tamanho de bloco 16 bytes e associatividade
 4 contra cache de 32 Kbytes, 256 conjuntos, tamanho de bloco 32 bytes e associatividade 4.

Existe alguma diferença observável em termos de taxa de faltas?

• Compare os resultados obtidos quando do aumento do tamanho da cache através do aumento do nº de conjuntos, mantendo-se o mesmo tamanho de bloco (16 ou 32 bytes) para as 3 associatividades (1, 2 e 4). Ou seja, compare os resultados de taxa de faltas obtidos quando do aumento do tamanho da cache para caches de associatividade 1 e tamanho de bloco 16 bytes contra caches de associatividade 2 e tamanho de bloco 16 bytes, o mesmo sendo feito em relação às caches com tamanho de bloco de 32 bytes. Existe diferença significativa nas taxas observadas?

Tamanho Total	nº conjuntos	Tam. Bloco	Assoc	Política	Icache (%)	Dcache (%)
1k	64	16	1	LRU		
2k	128	16	1	LRU		
4k	256	16	1	LRU		
8k	512	16	1	LRU		
16k	1024	16	1	LRU		
32k	2048	16	1	LRU		

Tamanho Total	nº conjuntos	Tam. Bloco	Assoc	Política	Icache (%)	Dcache (%)
1k	32	32	1	LRU		
2k	64	32	1	LRU		
4k	128	32	1	LRU		
8k	256	32	1	LRU		
16k	512	32	1	LRU		
32k	1024	32	1	LRU		

Tamanho Total	nº conjuntos	Tam. Bloco	Assoc	Política	Icache (%)	Dcache (%)
1k	32	16	2	LRU		
2k	64	16	2	LRU		
4k	128	16	2	LRU		
8k	256	16	2	LRU		
16k	512	16	2	LRU		
32k	1024	16	2	LRU		

Tamanho Total	nº conjuntos	Tam. Bloco	Assoc	Política	Icache (%)	Dcache (%)
1k	16	32	2	LRU		
2k	32	32	2	LRU		
4k	64	32	2	LRU		
8k	128	32	2	LRU		
16k	256	32	2	LRU		
32k	512	32	2	LRU		

Tamanho Total	nº conjuntos	Tam. Bloco	Assoc	Política	Icache (%)	Dcache (%)
1k	16	16	4	LRU		
2k	32	16	4	LRU		
4k	64	16	4	LRU		
8k	128	16	4	LRU		
16k	256	16	4	LRU		
32k	512	16	4	LRU		

Tamanho Total	nº conjuntos	Tam. Bloco	Assoc	Política	Icache (%)	Dcache (%)
1k	8	32	4	LRU		
2k	16	32	4	LRU		
4k	32	32	4	LRU		
8k	64	32	4	LRU		
16k	128	32	4	LRU		
32k	256	32	4	LRU		

<u>OBS1.:</u> O número máximo de instruções a serem simuladas é de 40 milhões (-max:inst 40000000). **OBS2.:** Utilizar somente caches de dados e instruções de nível 1 (dl1 e il1).

3. Prazo de entrega: 21/06/2006, impreterivelmente

4. Material a ser entregue

Submeter, no moodle, um arquivo com este formato <nome_do_aluno>-<numero de matricula>.pdf (Formatos aceitos: PDF/DOC).

Contendo o nome do aluno, juntamente com seu número de matrícula.

Exemplo:

Borges_de_Medeiros-99999999.pdf

Esse arquivo deve conter as tabelas e gráficos comparativos dos resultados obtidos através das simulações, juntamente com o texto referente às respostas indicadas em cada questão, justificando-as. O trabalho **DEVE** ser entregue até o dia 07/12 às 23:59 hs, impreterivelmente.

5. <u>Instruções para instalação e utilização do Simplescalar</u>

Vide descrição do trabalho anterior.

6. Instruções para execução da simulação (Linux e Windows/Cygwin)

Para utilizar o simulador, utilize o seguinte comando (tudo na mesma linha):

```
./sim-cache -max:inst 40000000 -redir:sim <dir_bench>/nome_bench.txt -
cache:il1 <config> -cache:il2 none -cache:dl1 <config> rijndael.ss
input_rijndael.asc output_small.enc e
1234567890abcdeffedcba09876543211234567890abcdeffedcba0987654321
```

onde:

max:inst 4000000 = parâmetro para indicar o número máximo de instruções (40 milhões);
redir:sim = redireciona os resultados da simulação para o arquivo txt especificado
(nome_bench.txt);

<config> = parâmetros de configuração da cache (dados e instruções);
<dir bench> = diretório onde está o benchmark e suas entradas.

O parâmetro **<config>**, que configura a cache, possui o formato abaixo:

```
<name>:<nsets>:<bsize>:<assoc>:<repl>
```

onde:

<name> = nome da cache sendo definida (il1 ou dl1) → deve ser único

<nsets> = número de conjuntos da cache <bsize> = tamanho de cada bloco (em bytes)

<assoc> = associatividade da cache (deve ser potência de 2)

<**repl>** = política de reposição da cache ('i' = LRU, 'f' = FIFO e 'r' = aleatória)

sendo o tamanho da cache o produto

<nsets> X <bsize> X <assoc>

Os valores-padrão usados no Sim-Cache são os seguintes:

L1 instruction cache: i11:256:32:1:1 (8 KB) L1 data cache: d11:256:32:1:1 (8 KB)