Generalized Integrated Interleaving Codes 之解碼架構硬體實現

組員

許文澤（B11901070）, 吳奕娃（B11901080）, 梁程捷（B11901136）, 易靖杰（B11901150）

摘要

隨著高密度儲存裝置與高速通訊系統對資料可靠度與吞吐量的要求持續提升，傳統單層錯誤更正碼逐漸面臨效能、延遲與硬體成本之間的限制。Generalized Integrated Interleaving (GII) codes 透過將多個較短的 sub-codewords 以巢狀方式結合，形成具有更強保護能力的 nested codewords，使系統在大多數情況下仍可先以較短子碼字進行快速解碼，只有在錯誤較嚴重時才啓動第二階段 nested decoding，因此兼具高吞吐量、良好錯誤更正能力與硬體實作潛力。根據文獻 [1]，GII codes 特別適合應用於 next-generation terabit/s Flash memories、storage class memories 與 optical communications；此外，[2] 亦指出，以 BCH 為基礎之 GII-BCH codes 是極具潛力的候選架構之一。

本專題擬以 GII codes 為研究主題，探討其編碼架構、巢狀結構（nested structure）與兩階段解碼流程，並聚焦於其在硬體實作上的可行性。根據 [1]，GII code 可建立於 BCH code 或 Reed-Solomon code 之上，因此本專題預計至少完成 GII-BCH 架構之分析與實作，並視時間進度延伸探討 Reed-Solomon code 對 GII 架構與解碼方法的影響。實作內容將包括 GII code 的基本數學模型與參數意義、sub-codeword 與 nested codeword 的形成方式，以及 local decoding 與 nested decoding 的運作流程。[1] 指出，GII decoding 可分為兩個階段：第一階段先對 individual sub-codewords 做傳統 RS/BCH decoding；若部分 sub-codewords 的錯誤數超出基本更正能力，則再利用較强 nested codewords 所導出的 higher-order syndromes 進行第二階段 nested decoding，以進一步提升整體錯誤更正能力。

考量本組期末專題目標希望朝向實際晶片實作與下線推進，本專題除整理 GII code 的理論架構外，也將特別關注 decoder architecture 的硬體複雜度、關鍵模組與實作瓶頸，尤其是 nested decoding 中 key equation solver（KES）所帶來的延遲、critical path 與面積成本問題。現階段本組初步設定採用 $q = 6$、$m = 4$、$v = 2$，其設定方向係參考 [1] 中 GII code 由多個 sub-codewords 與多層 nested codewords 所構成之架構概念，後續將再根據實際面積、解碼複雜度、throughput 與整體晶片實作可行性進一步調整。

參考文獻

1. Xinmiao Zhang, “VLSI Architectures for Reed-Solomon Codes: Classic, Nested, Coupled, and Beyond,” *IEEE Open Journal of Circuits and Systems*, vol. 1, pp. 57–69, 2020.

2. Zhenshan Xie and Xinmiao Zhang, “Reduced-Complexity Key Equation Solvers for Generalized Integrated Interleaved BCH Decoders,” *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 67, no. 12, pp. 5520–5529, Dec. 2020.