Mid Summary

Lecture summary

Mid Summary 슬라이드(12쪽) 구성. 단원별 용어, 한줄 정의, 공식만 모았음. 자세한 내용은 각 단원 페이지.

M.1 L02 Combinational Logic (1) →

Combinational logic	출력이 현재 입력에만 의존하는 회로
부울 대수 정리	idempotent, complementary, distributive …
DeMorgan	$(X + Y + Z + \cdots)' = X' \cdot Y' \cdot Z' \cdots$ $(X \cdot Y \cdot Z \cdots)' = X' + Y' + Z' + \cdots$
Duality	$(X + Y + Z + \cdots)^D = X \cdot Y \cdot Z \cdots$ $(X \cdot Y \cdot Z \cdots)^D = X + Y + Z + \cdots$ Duality는 + ↔ ·, 0 ↔ 1을 동시에 교환하여 유효한 부울 항등식의 쌍대를 만드는 원리다(예: $X + 0 = X \Rightarrow X \cdot 1 = X$). 단, 개별 식의 쌍대가 원래 함수와 논리적으로 동치라는 뜻은 아니다.
Logic gates	AND, OR, NOT, NAND, NOR, XOR, XNOR

M.2 L03 Combinational Logic (2) →

Two-level logic	sum-of-product / product-of-sum
Canonical form	minterm / maxterm expansion

Minterm expansion 예

$F = A'B'C + A'BC + AB'C + ABC' + ABC$

$F(A, B, C) = \Sigma\, m(1, 3, 5, 6, 7)$

M.3 L04 Combinational Logic (3) →

Boolean cube	인접한 minterm 을 묶음. $F = BC_{in} + AB + AC_{in}$
Karnaugh map	$F = AC + B'C'$ $F = A'BD + B'D' + C$

M.4 L05 Logic Minimization →

Step 1	maximal 한 1 과 X 의 그룹(PI, 1 을 하나 이상 포함) 전부 찾기
Step 2	EPI 전부 찾기
Step 3	EPI 로 안 덮인 1 을 최소 개수의 PI 로 덮기
자동화	Q-M method, Espresso

M.5 L06 Multilevel Logic → • L07 Time Response →

Multilevel	multilevel simplification (교재 3.3)
Time response	gate delay, hazard 와 glitch (교재 3.5)
Hazard 종류	static 1-hazard, static 0-hazard, dynamic hazard
Hazard free	2단 SoP에서 단일 입력 변화에 의한 $F = A'D + AC'$ 의 static 1-hazard는 consensus 항 $C'D$를 추가해 제거.

M.6 L08 Combinational Logic Technologies →

Basic components	fixed gates, look-up table, template-based logic
MUX	mux 를 이용한 CL 설계
PLA	programming 전과 후, PLA 구현

M.7 Number Systems →

Positional notation	number conversion
음수 표현	sign & magnitude, ones complement, twos complement
Overflow	2의 보수 덧셈의 signed overflow는 최상위 자리로 들어가는 carry와 나오는 carry의 XOR로 검출.

M.8 L09 Arithmetic Logic Design (1) →

Adder / subtractor	4-bit adder/subtractor
Carry Generate	$G_i = A_iB_i$
Carry Propagate	$P_i = A_i \oplus B_i$
CLA	$C_{i+1} = G_i + C_iP_i$ (hierarchical CLA 로 확장)

M.9 L10 Arithmetic Logic Design (2) →

Array multiplier	부분곱을 CSA array 로 더하고 마지막에 CPA
Carry save addition	0001 + 0111 + 1101 + 0010

단계	S	C (왼쪽 1칸)
4-bit CSA	1011	0101 → 01010
5-bit CSA	00011	01010 → 10100
마지막 덧셈	00011 + 10100 = 10111	

M.10 L11 Sequential Logic (1) →

R-S latch	cross-coupled NOR 게이트

Edge-triggered D F/F	rising edge 의 D 를 저장

S	R	Q^+
0	0	Q (hold)
0	1	0 (reset)
1	0	1 (set)
1	1	Q = Q′ = 0 (forbidden)

M.11 L12 Sequential Logic (2) →

Timing methodology	setup, hold, clock skew, metastability, register