L07. Time Response

Lecture 07


7.1 조합 회로의 시간 응답

> **게이트 지연 때문에 입력이 바뀐 직후 출력에 원치 않는 pulse(glitch)가 생길 수 있음.**

- static behavior: 입력 변화가 끝난 뒤의 출력. dynamic behavior: 입력이 바뀌는 동안의 출력.
- gate delay: 입력이 바뀐 뒤 출력이 바뀔 때까지의 시간. minimum, typical, maximum 세 값으로 정의.
- 타이밍 파형, pulse shaper 예제 있음. 읽기 과제는 교재 3.5.3.

예 · 게이트 지연의 타이밍 파형

- F = (A + B′)·C. G1 은 인버터(B → B′), G2 는 OR(X = A + B′), G3 은 AND(F = X·C).
- 출력은 입력이 바뀐 뒤 10~30ns 사이에 바뀜. 경로마다 다름.
- C → G3 는 10ns, A → G2 → G3 는 20ns, B → G1 → G2 → G3 는 30ns (가장 긴 경로).



모든 게이트 지연 10ns. F = (A + B′)·C, 초기 A = 0, B = 1, C = 1 이면 F = 0. 출력은 입력 변화 뒤 10~30ns 에 바뀐다.

- 파형 읽기.
- A 가 10ns 에 1이 되면 X 는 20ns, F 는 30ns 에 1. A 가 40ns 에 0이 되면 X 50ns, F 60ns 에 0. B 가 70ns 에 0이 되면 B′ 80ns, X 90ns, F 는 100ns 에 1이 됨(가장 긴 경로, 30ns).
- C 가 110ns 에 0이 되면 F 는 120ns 에 0(10ns).

타이밍 파형: 게이트 지연

출력에서 최대 경로 지연보다 짧고 이상적 출력과 다른 내부 펄스가 검출되지 않았습니다.

입력이 바뀔 뒤 게이트마다 지연이 더해져 출력이 늦게 바뀐다. B 가 내려가면 B′ → X → F 순서로 10 ns 씩 늦어져 100 ns 에 F 가 바뀐다 (가장 긴 경로 30 ns).

7.2 해저드와 글리치

Glitch	시스템에 생기는 원치 않는 펄스.

Hazard	글리치가 생길 수 있는 가능성.

- 원인: 입력에서 출력까지 경로마다 지연이 다름. 입력 변화가 모든 경로로 출력까지 전파돼야 출력이 안정되며, 그 전에 출력이 결정되면 glitch 가 생길 수 있음.

타이밍 파형: 글리치(static hazard)와 pulse shaper

> 짧은 글리치 검출: 출력에 이상적 출력과 다른 내부 펄스 1개가 있으며, 각 펄스 폭은 최대 경로 지연 4.00 ns보다 짧습니다.

보통 쓰는 해결책 세 가지.

- ① 신호가 다 안정될 때까지 기다림(clock 사용)
- ② 비동기 입력이 있는 회로는 안 씀
- ③ hazard-free 회로 설계
- ①, ② 를 먼저 쓰라고 권하지만 hazard-free 설계도 배운다.

해저드의 종류

종류	정의
Static 1-hazard	단일 비트 입력 변화 전후의 올바른 논리 레벨이 둘 다 1인데 글리치로 노드가 1 → 0 → 1 로 바뀐다.
Static 0-hazard	단일 비트 입력 변화 전후의 올바른 논리 레벨이 둘 다 0인데 노드가 0 → 1 → 0 으로 바뀐다.
Dynamic hazard	상태가 한 번 바뀌어야 할 때 글리치가 생긴다. 0 → 1 이어야 하는데 0 → 1 → 0 → 1, 또는 1 → 0 이어야 하는데 1 → 0 → 1 → 0.

- Static hazard: 출력이 안 변해야 하는데 글리치가 날 가능성. Dynamic hazard: 한 번 바뀌어야 하는 출력에서 글리치가 날 가능성.
- Dynamic hazard 는 단일 비트 입력 변화가 같은 노드의 논리 레벨에 영향을 주는 경로가 3개 이상일 때 나타날 수 있음.


왜 static 1-hazard 가 생기나

- 논리식에서는 A + A′ = 1. 지연이 있으면 A 와 A′ 가 바뀌는 시각이 달라 A + A′ ≠ 1 인 순간(A = A′ = 0)이 생길 수 있음. 이 경우가 static 1-hazard.
- A + A′ 가 식에 나타나는 경우: SoP 의 F = (XXXXA) + (YYYYA′) = A + A′. A 와 A′ 가 서로 다른 곱항에 있음. static 1-hazard 는 보통 SoP(AND-OR) 구현에서 생김.
- 단일 입력 변화와 표준 2단 회로를 기준으로, SoP(AND-OR)에서는 static 1-hazard가, PoS(OR-AND)에서는 static 0-hazard가 생길 수 있음. 다단 회로에는 두 종류 모두 생길 수 있음. F = (X+X+X+A)(Y+Y+Y+A′) = AA′.

예 · F = AB′ + BC

A = C = 1 이면 F = B + B′ = 1. B 가 1 → 0 으로 바뀌어도 F 는 계속 1 이어야 함.


전파 지연이 10ns 라서 E(BC)가 0이 된 뒤에야 D(AB′)가 1이 되고 그 틈에 F 가 순간적으로 0. 1-hazard 때문에 생긴 글리치.



F = AB′ + BC 에서 A = C = 1 일 때 B: 1 → 0. 인버터와 AND 의 지연(각 10ns) 때문에 E 가 먼저 0이 되고 D 는 뒤에 1이 되어 F 에 40~50ns 동안 0 글리치가 생긴다.

7.3 해저드 검출

> 예: 최소 SoP F = A′D + AC′ (AND-OR 회로).




F = A′D + AC′. 두 묶음은 서로 닿지만 겹치지 않는다. 1101 과 0101 이 서로 다른 묶음에 속한다.

경우	입력 변화	결과
Case 1: 곱항 안에서의 입력 변화	D: 0 → 1, 즉 1100 → 1101	경로가 둘이지만 윗경로(AC′)가 F = 1 을 유지한다. 글리치 없음.
Case 2: 곱항을 가로지르는 입력 변화	A: 1 → 0, 즉 1101 → 0101	A 와 A′ 가 서로 다른 경로로 들어온다. A 가 A′ 보다 먼저 바뀌면 순간적으로 A = 0, A′ = 0 이 되어 AC′ 와 A′D 가 모두 0 → 글리치(static 1-hazard).

- A′ 가 1이 된 뒤에 A 가 0이 되면 두 곱항이 잠시 같이 1 이므로 glitch 없음. 실제 glitch 여부는 입력 변화와 경로 지연에 따라 다름.

K-map 으로 hazard 찾기



F = AB′ + BC. A = C = 1 에서 B 가 바뀌면 static 1-hazard가 있음. 경로 지연 때문에 두 곱항이 잠시 모두 0이 될 때 글리치가 생김. 111 과 101 은 인접하지만 같은 묶음에 없다.

2단 AND-OR 회로의 hazard 검출

1. 회로의 SoP 식 쓰기
2. 각 항을 맵에 묶어 그리기
3. 인접한 두 1 이 같은 묶음에 안 들어 있으면 그 사이 전이에 1-hazard 있음

Hazard 판정과 제거 방법


- 단일 비트 입력 변화로 글리치가 생길 여지가 있으면 hazard 가 있다고 함.
- 두 곱항에 걸친 단일 비트 입력 변화는 글리치의 원인이 됨. 인접한 두 minterm 이 곱항 하나로 안 덮이면 static 1-hazard 의 위험.
- hazard 가 있어도 실제 글리치는 바뀌는 입력과 경로 지연에 따라 다름.

7.4 글리치 제거

- path delay adjustment: 지연을 맞춰서 글리치를 없앰.
- 일반적인 해결은 hazard-free 설계.

Static 1-hazard 제거

Hazard-free 설계에는 redundant(consensus) 항이 필요. F = A′D + AC′ 대신 F = A′D + AC′ + C′D 로 구현.



세 번째 묶음 C′D (01 행 전체)가 두 묶음을 이어 준다.

- 1101 → 0101 에서 C′D 가 계속 1 이라 F 도 1 로 유지됨.

Static 0-hazard

- OR-AND 회로.
- K-map 의 최소 PoS 는 F = (A′+C′)(A+D).
- A: 1 → 0 에 해당하는 1110 → 0110 이 합항에 걸친 입력 변화.
- A′ 가 먼저 바뀌면(A = A′ = 1 이 되는 순간) 글리치가 남.

시점	A	A′	F
변화 전 (ABCD = 1110)	1	0	0
A′ 가 먼저 변할 때	1	1	1 (글리치)
변화 후 (ABCD = 0110)	0	1	0

- static 0-hazard 제거: 합항 (C′+D) 추가(redundant 항). F = (A′+C′)(A+D)(C′+D).
- 전개하면 (A′+C′)(A+D)(C′+D) = (AA′ + A′D + AC′ + C′D)(C′+D) = (A′D + AC′ + C′D)(C′+D) = (A′C′D + AC′ + C′D) + (A′D + AC′D + C′D) = AC′ + C′D + A′D. 결과는 1-hazard-free SoP 꼴.

Dynamic hazard


- IN 또는 IN′ 에서 출력까지 경로가 3개 이상이면 dynamic hazard 가 생길 수 있음.
- Dynamic hazard 제거는 아주 복잡해서 2단 hazard-free 회로로 대신함.

예 · F = (A′B + B′C′)(A + B′), 입력 A = 0, C = 0, B: 0 → 1

A = 0, C = 0 이면 F = (B + B′)(B′) = B′. B 가 0 → 1 이면 F 는 1 → 0 으로 한 번만 바뀌어야 함.

B 또는 B′ 에서 F 로 가는 경로가 세 갈래(B → G1, B′ → G2, B′ → G4)이고 지연이 slow, normal, very slow 로 다름.

노드	식	지연	파형
G1	A′B	slow	0 0 1
G2	B′C′	normal	1 0
G3	G1 + G2		1 0 1
G4	A + B′	very slow	1 1 1 0
F	G3·G4		1 0 1 0



B: 0 → 1 일 때 F 는 1 → 0 이어야 하는데 1 → 0 → 1 → 0 으로 두 번 바뀐다 (dynamic hazard).