L11. Sequential Logic Elements

Lecture 11

11.1 순차 논리와 clock

> **조합 논리는 현재 입력만 봄. 순차 논리는 현재 입력에 상태(과거)까지 영향.**

Combinational logic	출력이 현재 입력에만 달린 디지털 회로. Outputs = f(current inputs).
Sequential logic	출력이 현재 입력과 과거 입력(상태, state)에 모두 달린 회로. 상태는 내부 메모리 소자에 저장. Outputs = f(current inputs, current states). Moore 회로의 출력은 현재 상태에만 의존한다. Mealy 회로의 출력은 현재 상태와 현재 입력에 의존한다.

상태 전이 예제: 1 의 개수가 짝수/홀수인지 기억하는 회로 (Moore)

상태 전이 예제 — 입력된 1의 개수가 짝수인지 홀수인지 기억하는 Moore 회로. 상태는 EVEN과 ODD 두 개로 정의한다. 초기 상태는 EVEN이다. 입력 x=0이면 상태를 유지하고, x=1이면 EVEN과 ODD 사이를 전환한다. Moore 출력은 현재 상태로만 결정된다. EVEN이면 y=0, ODD이면 y=1이다.

t	입력	현재 상태	다음 상태	출력 y
0	1	EVEN	ODD	0
1	1	ODD	EVEN	1
2	0	EVEN	EVEN	0
3	1	EVEN	ODD	0

출력열 0, 1, 0, 0은 각 입력을 처리하기 직전 상태에 대응한다. 입력 처리 후의 출력은 1, 0, 0, 1이다. 같은 입력 0을 받아도 현재 상태가 EVEN이면 EVEN을, ODD이면 ODD를 유지한다. 따라서 다음 상태는 현재 입력만으로 결정되지 않고 저장된 상태에도 의존한다.

Clock

Clock	순차 회로의 동작을 맞추고 동기화하는 주기적 타이밍 신호.
Clock period	Clock period T: 연속된 두 상승 에지 사이 또는 연속된 두 하강 에지 사이의 시간이다. 주파수는 f = 1/T이다.
Duty cycle	한 주기 중 high 인 시간의 비율, % 로 표시 (예: 50%).

순차 논리 소자

순차 논리 소자는 내부 상태를 저장하며, 입력이나 제어 신호에 따라 상태를 변경한다. R-S latch는 S와 R을 입력으로 받아 Set, Reset, Hold를 수행한다. D latch는 D와 Enable을 사용하며 Enable이 활성화된 동안 입력을 반영한다. D flip-flop은 D와 CLK를 사용하며 지정된 클록 에지에서 입력을 저장한다. 일반적인 기호에서 level-sensitive latch는 Enable 단자를 가지며, edge-triggered flip-flop은 클록 단자에 삼각형 표시를 사용한다. 필요에 따라 비동기 Set 또는 Clear 단자가 추가될 수 있다.

11.2 되먹임이 있는 간단한 회로

- 되먹임 루프의 inversion 수가 짝수인 회로 1, 홀수인 회로 2 비교.

회로 1 (짝수 inversion)	상태가 안정돼 locked. 0 → 0 → 0 으로 유지.
회로 2 (홀수 inversion)	상태가 계속 oscillation. 0 → 1 → 0 ⋯

Ring oscillator

Ring oscillator는 홀수 개 n의 inverter를 되먹임 루프로 연결한 회로이다. 루프를 따라 한 바퀴 이동한 신호가 반전되므로 안정된 논리 상태를 유지할 수 없으며, 각 inverter의 전파 지연 때문에 신호가 주기적으로 변한다. 모든 inverter의 전파 지연이 t_d로 동일하다고 가정하면 출력이 한 번 반전되는 데 $n \cdot t_d$가 걸리고, 원래 논리값으로 돌아오기까지 다시 $n \cdot t_d$가 걸린다. 따라서 발진 주기는 $T = 2n \cdot t_d$, $f =$

$1/(2n \cdot t_d)$이다. 5개의 inverter로 구성된 예제에서는 노드 A~E의 파형이 각각 t_d만큼 지연되고, 발진 주기는 $T = 10 \cdot t_d$이다.

Cross-coupled inverter: static memory cell


- inversion 이 짝수인 루프. 1-0, 0-1 어느 상태든 안정.

메모리 셀로 쓰는 방법	switch 를 추가해 셀을 선택. 유지: switch OFF (cross-coupled 상태). 쓰기: 새 데이터가 준비되면 switch ON (LD: OFF → ON). 새 데이터가 현재 데이터를 덮어써야 하므로 노드 A 에서 두 신호가 fighting.
되먹임이 너무 강하다면	되먹임 경로에 switch 를 하나 더 둠. 새 데이터를 넣는 동안은 되먹임을 끊음(LD: ON → OFF).

11.3 R-S latch

R-S latch

cross-coupled NOR 게이트로 만든 R-S latch. Q=0 이면 $Q^+=0$, Q=1 이면 $Q^+=1$ (hold).



R-S latch: cross-coupled NOR 게이트 두 개. 각 게이트의 출력이 다른 게이트의 입력으로 되먹임된다.

S	R	Q^+	동작
0	0	Q	hold
0	1	0	Reset
1	0	1	Set
1	1	Q = Q′ = 0	forbidden

- State (Q): 순차 논리 소자의 출력으로 정의된다. Next state (Q^+): 새 입력을 받았을 때 회로가 옮겨 가는 상태. Q(t) 는 현재 상태, Q(t+Δ) 는 다음 상태 Q^+.

잘못된 동작

NOR형 R-S latch에서 S = R = 1을 인가하면 두 NOR 게이트의 출력이 모두 0이 되어 Q = Q′ = 0이 된다. 이는 정상 동작에서 성립해야 하는 상보 관계 Q′ = Q의 보수를 위반하므로 금지 입력이다. 이 상태에서 S = R = 0으로 동시에 전환하면 두 게이트가 동시에 상태를 바꾸려고 경쟁한다. 이상적인 동일 지연 모델에서는 반복적인 전환이 발생할 수 있으며, 실제 회로에서는 전파 지연 차이와 아날로그 특성에 따라 준안정 상태를 거치거나 어느 한 안정 상태로 수렴할 수 있다. 최종 논리 상태는 보장되지 않는다.

특성 방정식

Q^+ 의 K-map (행 Q, 열 SR)

Q \ SR	00	01	11	10
0	0	0	X	1
1	1	0	X	1

SR = 11은 금지 입력이라 X.

> **Characteristic equation**
>
> $Q^+ = S + R'Q$ (금지 입력 SR = 11 제외)

11.4 Gated R-S latch 와 clock

- Gated R-S latch: R-S latch 의 변형으로, Enable 로 latch 를 gate 한다.
  - Enable 은 R, S 입력이 의미 있을 때만 신호를 전달하게 한다.
  - Enable 이 없으면 R 이나 S 의 작은 glitch 만으로도 출력 Q, Q′ 가 바뀔 수 있다.
- Enable 자리에 clock 사용. clock 이 high 인 동안 R, S 가 latch 를 통과, 이 구간이 active period.
- clock 이 low 인 동안은 R, S 가 통과 못 함. 이 구간이 inactive period.

Inactive period	새 R, S 를 준비하는 구간. 입력이 바뀌어도 됨.
Active period	새 R, S 를 Q, Q′ 로 전달하는 구간. 입력이 안정돼야 함.

- clock 으로 입력이 반영되는 구간을 정하는 소자를 synchronization element 라고 함.

D latch

D latch는 한 개의 데이터 입력 D와 Enable 입력 E를 갖는 level-sensitive 1비트 저장 소자이다. gated R-S latch를 단순하게 만든 실용적 변형이다. NOR형 gated R-S latch로 구현하는 경우 내부 입력을 S = ED, R = E·(D의 보수)로 구성하면 금지 입력 S = R = 1이 발생하지 않는다. 안정된 정상 상태에서 Q와 Q′는 서로 반대다. 1비트 메모리 회로로 쓸 수 있다.

E	D	Q^+	동작
0	X	Q	Hold
1	0	0	Reset
1	1	1	Set

특성 방정식은 $Q^+ = ED + \overline{E}Q$이다. E=1이면 latch는 투명해져 D를 따라가고, E=0이면 직전 상태를 유지한다.


11.5 Latch 결합과 flip-flop

- 저장된 값을 다른 latch 로 옮길 때(clock 한 주기에 latch 하나씩) 문제: clock 이 high 이면 두 latch 가 모두 enable 되어 latch A 의 출력이 latch B 에 영향을 줌.

방법	내용
Method 1	logic delay 가 clock high 구간보다 길어야 한다 (또는 clock duty cycle 을 최대한 작게)
Method 2	두 latch 에 서로 다른 clock 극성을 쓴다
Method 3	latch 두 개를 직렬로 연결한다 (master-slave latch) = flip-flop

Master-slave latch

- 해결: alternating clock 으로 신호 흐름을 끊음. 첫 R-S latch(master)는 negative clock, 둘째(slave)는 positive clock. 둘을 한 쌍의 기본 단위로 보고, 출력은 clock 의 rising edge 에서 바뀜.
- CLK low → master ON, CLK high → slave ON.




Master-slave: 반대 극성의 clock 으로 latch 두 개를 직렬 연결한다. 출력은 clock 의 rising edge 에서만 바뀐다.

D-type flip-flop

- Edge-triggered D flip-flop: clock rising edge 직전의 D 값이 Q 로 전달되고 다음 edge 까지 저장된다. 입력은 D 하나다.

> $Q^+ = D$
>
> D = 0 이면 $Q^+ = 0$, D = 1 이면 $Q^+ = 1$.

- Latch 는 clock 이 high(또는 low)인 동안 D 를 따라감. F/F 는 rising 또는 falling edge 의 순간에만 D 를 잡음.



Latch 는 clock 이 high 인 동안 D 를 따라가고(투명), flip-flop 은 rising edge 의 값만 잡아 한 주기 동안 유지한다. (모양은 개념도)