L11. Sequential Logic Elements

Lecture 11

11.1 순차 논리와 clock

> **조합 논리는 현재 입력만 봄. 순차 논리는 현재 입력에 상태(과거)까지 영향.**

Combinational logic	출력이 현재 입력에만 달린 디지털 회로. Outputs = f(current inputs).
Sequential logic	출력이 현재 입력과 과거 입력(상태, state)에 모두 달린 회로. 상태는 내부 메모리 소자에 저장. Outputs = f(current inputs, current states).

상태 전이 재생: 1 의 개수가 짝수/홀수인지 기억하는 회로 (Moore)

t입력현재 상태다음 상태출력01EVENODD111ODDEVEN020EVENEVEN031EVENODD1

출력열: 0

출력이 현재 입력만이 아니라 지금까지의 입력(상태)에 달려 있다: 같은 입력 0 에도 상태에 따라 다음 상태가 다르게 유지된다.

Clock

Clock	순차 회로의 동작을 맞추고 동기화하는 주기적 타이밍 신호.
Clock period	이웃한 tick 사이의 시간.
Duty cycle	한 주기 중 high 인 시간의 비율, % 로 표시 (예: 50%).

순차 논리 소자

- 정보(상태)를 저장하고, clock 과 입력 조건에 따라 갱신하는 하드웨어 소자. 종류는 latch, flip-flop (F/F).
- 기호는 둘 다 D 입력, Q 출력, 필요하면 SET, CLR 입력. Flip-flop 만 clock 입력에 edge 표시(▷)가 붙음.

11.2 되먹임이 있는 간단한 회로

- 되먹임 루프의 inversion 수가 짝수인 회로 1, 홀수인 회로 2 비교.

회로 1 (짝수 inversion)	상태가 안정돼 locked. 0 → 0 → 0 으로 유지.
회로 2 (홀수 inversion)	상태가 계속 oscillation. 0 → 1 → 0 …

Ring oscillator

- 홀수 개의 inverter 를 되먹임 루프로 연결한 회로. S = 1 이면 hold, S = 0 이면 inverter 로 동작. 노드 A ~ E 의 파형은 gate delay t_d 씩 어긋나며 반복됨.

> 반복 파형의 주기: $t_p = 2 \cdot n \cdot t_d$
>
> n = inverter 개수, t_d = gate delay

Cross-coupled inverter: static memory cell

- inversion 이 짝수인 루프. 1-0, 0-1 어느 상태든 안정.


메모리 셀로 쓰는 방법	switch 를 추가해 셀을 선택. 유지: switch OFF (cross-coupled 상태). 쓰기: 새 데이터가 준비되면 switch ON (LD: OFF → ON). 새 데이터가 현재 데이터를 덮어써야 하므로 노드 A 에서 두 신호가 fighting.

되먹임이 너무 강하다면	되먹임 경로에 switch 를 하나 더 둠. 새 데이터를 넣는 동안은 되먹임을 끊음(LD: ON → OFF).

11.3 R-S latch

R-S latch

cross-coupled NOR 게이트로 만든 R-S latch. Q=0 이면 Q^+=0, Q=1 이면 Q^+=1 (hold).



R-S latch: cross-coupled NOR 게이트 두 개. 각 게이트의 출력이 다른 게이트의 입력으로 되먹임된다.

S	R	Q^+	동작
0	0	Q	hold
0	1	0	Reset
1	0	1	Set
1	1	Q = Q′ = 0	forbidden

- State (Q): 순차 논리 소자의 출력으로 정의된다. Next state (Q^+): 새 입력을 받았을 때 회로가 옮겨 가는 상태. Q(t) 는 현재 상태, Q(t+Δ) 는 다음 상태 Q^+.

잘못된 동작

- S = R = 1 이면 P = Q = 0. latch 의 기본 규칙인 상보 출력 P = Q′이 깨짐.
- S = R = 1 에서 S = R = 0 으로 바뀔 때 두 NOR 의 gate delay 가 같으면 oscillation 할 수 있음. 지연이 다르면 먼저 바뀌는 쪽 상태로 수렴하므로 최종 상태는 불확정.

특성 방정식

Q^+ 의 K-map (행 Q, 열 SR = 00 01 11 10): Q = 0 행은 0, 0, X, 1. Q = 1 행은 1, 0, X, 1. (SR = 11 은 금지 입력이라 X.)

Characteristic equation

$Q^+ = S + R'Q$ (금지 입력 SR = 11 제외)

11.4 Gated R-S latch 와 clock

- Gated R-S latch: R-S latch 의 변형으로, Enable 로 latch 를 gate 한다.
  - Enable 은 R, S 입력이 의미 있을 때만 신호를 전달하게 한다.
  - Enable 이 없으면 R 이나 S 의 작은 glitch 만으로도 출력 Q, Q′ 가 바뀔 수 있다.
- Enable 자리에 clock 사용. clock 이 high 인 동안 R, S 가 latch 를 통과, 이 구간이 active period.
- clock 이 low 인 동안은 R, S 가 통과 못 함. 이 구간이 inactive period.

Inactive period	새 R, S 를 준비하는 구간. 입력이 바뀌어도 됨.
Active period	새 R, S 를 Q, Q′ 로 전달하는 구간. 입력이 안정돼야 함.

- clock 으로 입력이 반영되는 구간을 정하는 소자를 synchronization element 라고 함.

D latch

- D latch: gated R-S latch 를 단순하게 만든 실용적 변형. 입력이 D 하나뿐이다. R-S latch의 금지 입력 조합을 없앤 회로. 안정된 정상 상태에서 Q 와 Q′ 는 서로 반대다. 1비트 메모리 회로로 쓸 수 있다.


11.5 Latch 결합과 flip-flop

- 저장된 값을 다른 latch 로 옮길 때(clock 한 주기에 latch 하나씩) 문제: clock 이 high 이면 두 latch 가 모두 enable 되어 latch A 의 출력이 latch B 에 영향을 줌.

방법	내용
Method 1	logic delay 가 clock high 구간보다 길어야 한다 (또는 clock duty cycle 을 최대한 작게)
Method 2	두 latch 에 서로 다른 clock 극성을 쓴다
Method 3	latch 두 개를 직렬로 연결한다 (master-slave latch) = flip-flop

Master-slave latch

- 해결: alternating clock 으로 신호 흐름을 끊음. 첫 R-S latch(master)는 negative clock, 둘째(slave)는 positive clock. 둘을 한 쌍의 기본 단위로 보고, 출력은 clock 의 rising edge 에서 바뀜.
- CLK low → master ON, CLK high → slave ON.




Master-slave: 반대 극성의 clock 으로 latch 두 개를 직렬 연결한다. 출력은 clock 의 rising edge 에서만 바뀐다.

D-type flip-flop

- Edge-triggered D flip-flop: clock rising edge 직전의 D 값이 Q 로 전달되고 다음 edge 까지 저장된다. 입력은 D 하나다.

> $Q^+ = D$
>
> D = 0 이면 $Q^+ = 0$, D = 1 이면 $Q^+ = 1$.

- Latch 는 clock 이 high(또는 low)인 동안 D 를 따라감. F/F 는 rising 또는 falling edge 의 순간에만 D 를 잡음.



Latch 는 clock 이 high 인 동안 D 를 따라가고(투명), flip-flop 은 rising edge 의 값만 잡아 한 주기 동안 유지한다. (모양은 개념도)