



Instituto Tecnológico de Costa Rica
Escuela de Ingeniería en Computadores
CE1107 – Fundamentos de Arquitectura de Computadores

Bitácora: Diseño de Etapas Secuenciales

Estudiantes:

Rachell Freer Piedra – 2024119149
Mauricio López Brenes – 2025080017

Profesor:

Luis Chavarría Zamora

Fecha de asignación: 3 de septiembre de 2026
Fecha de entrega: 17 de septiembre de 2026

II Semestre 2026

Índice

1. Objetivo del taller	2
2. Módulo 1: Contraseña con selección estática	2
2.1. Registro de avance	2
3. Referencias	4

1. Objetivo del taller

El presente taller tiene como objetivo diseñar, simplificar, simular y verificar físicamente, de forma independiente, dos etapas del sistema de cerrojo con contraseña propuesto en el proyecto del curso:

- (a) Un módulo de reconocimiento de contraseña con selección estática de dígitos (mediante switches o botones), cuya salida se muestra en un display de siete segmentos con los mensajes definidos en el enunciado.
- (b) Un decodificador de apertura y cierre de puerta, conectado en cascada a partir de la salida del primer módulo.

Ambas etapas deben implementarse únicamente con circuitos integrados de compuertas lógicas básicas (AND, OR, NAND, NOR, NOT, XOR), sin recurrir a decodificadores comerciales de función fija, siguiendo el mismo criterio de diseño exigido en el proyecto.

2. Módulo 1: Contraseña con selección estática

A diferencia del proyecto individual (donde la contraseña se ingresa de forma serial y se recupera con un registro de desplazamiento), en este taller los tres dígitos de la contraseña se presentan de forma **estática y simultánea** mediante interruptores o botones, lo que permite diseñar el módulo de comparación como un circuito puramente combinacional.

2.1. Registro de avance

3 de septiembre 2026

Trabajó: Mauricio López

Se plantea la idea inicial del sistema y se define el flujo general que va a seguir el circuito: entradas de selección estática, etapa combinacional de comparación, sincronización con flip-flops y salida hacia el display de siete segmentos.




Figura 1: Bosquejo del flujo del sistema.

9 de septiembre 2026

Trabajaron: Rachell Freer y Mauricio López

Se inicia la implementación física del diseño planteado en la sesión anterior. Se revisan las hojas de datos (datasheets) de los circuitos integrados a utilizar y se arma el circuito en la protoboard.




Figura 2: Primer armado físico del circuito en protoboard.

Problemas encontrados: el circuito no funcionaba. Se detectaron conexiones incorrectas y, adicionalmente, no se contaba con el datasheet del flip-flop a la mano, lo que dificultó entender correctamente cómo conectar su entrada de reloj (*CLK*).

11 de septiembre, 2026

Trabajó: Rachell Freer

Se logra dejar el circuito completamente funcional. El proceso de depuración se realizó en los siguientes pasos:

1. Se hicieron pruebas con un LED conectado a la salida del reloj para verificar que efectivamente se estuvieran generando los pulsos de *clock*.
2. Una vez confirmado que el reloj generaba los pulsos correctamente y que el display de siete segmentos encendía, se procedió a reemplazar los jumpers por cables fijos soldados/pegados en la protoboard, y a reordenar físicamente el circuito para mayor claridad y estabilidad.




Figura 3: Circuito funcional tras la depuración de conexiones.

Observación sobre la contraseña: la contraseña definida originalmente es 101, pero en la práctica el circuito abre con la combinación 010. Esto se debe a que las tres entradas del circuito utilizan una resistencia de *pull-up/pull-down* hacia tierra antes de conectarse a la compuerta AND, lo cual invierte la polaridad efectiva de una de las señales (activo alto vs. activo bajo) respecto a como se había anotado la contraseña inicialmente.

Componentes utilizados:

- SN74LS11N – NAND de 3 entradas
- SN74LS04N – NOT (inversor)
- SN74LS74N – Flip-flop tipo D (doble)
- NE555P – Circuito integrado generador de reloj (*clock*)
- Display de 7 segmentos, cátodo común

Descripción del flujo del circuito: las señales A y C, junto con B negada (mediante el inversor NOT), se conectan a las entradas de la compuerta AND. La salida de esta compuerta alimenta la entrada de datos del primer flip-flop, sincronizado por la señal de reloj; la salida del segundo flip-flop (en cascada) se conecta a la entrada de un segundo inversor NOT. Si la salida de este NOT es 1, el sistema interpreta la puerta como abierta y el display de siete segmentos muestra la letra A (Abierto); si es 0, el display se mantiene mostrando la letra C (Cerrado).

3. Referencias

Se consultaron las hojas de datos (*datasheets*) de los siguientes componentes utilizados en la implementación del circuito:

- NEC. *NE555P Datasheet*. Disponible en: <https://www.alldatasheet.com/datasheet-pdf/>

[view/117365/NEC/NE555P.html](#)

- ONSemi. *SN74LS04N Datasheet*. Disponible en: <https://www.alldatasheet.com/datasheet-pdf/view/12615/ONSEMI/SN74LS04N.html>
- Texas Instruments. *SN74LS11 Datasheet*. Disponible en: <https://www.alldatasheet.com/datasheet-pdf/view/27979/TI/SN74LS11.html>