

Diseño de un Sistema Lógico de Acceso mediante Entrada Óptica y Aislamiento de Potencia

1st Rachel Nallely Freer Piedra
Escuela de Ingeniería en Computadores
Instituto Tecnológico de Costa Rica
Cartago, Costa Rica
r.freer.1@estudiantec.cr

2nd Esteban Mauricio López Brenes
Escuela de Ingeniería en Computadores
Instituto Tecnológico de Costa Rica
Cartago, Costa Rica
e.lopez.1@estudiantec.cr

Resumen—This paper presents the design, analysis, and implementation of a digital electronic lock system activated by a sequence of optical inputs. The system replaces traditional keypad interfaces with an array of five photoresistors (LDR), utilizing a thermometer-code base-5 input method. A custom combinational logic encoder translates the analog optical interruptions into a 3-bit binary representation. To ensure secure sequential validation, a three-stage shift register memory built with D-type flip-flops retains the recent history of inputs. A dedicated combinational decoder exclusively triggers the unlocking mechanism upon receiving the exact predefined sequence (4-2-1). Furthermore, the design prioritizes hardware integrity by establishing strict galvanic isolation using an optocoupler, effectively separating the sensitive 5V logic circuitry from the high-current DC motor domain. A microcontroller serves strictly as a state machine for motor timing, driving an H-Bridge module to actuate the lock mechanism. The resulting architecture demonstrates a robust integration of sequential logic, signal conditioning, and power control without relying on software for primary security validation.

Index Terms—Combinational logic, Electronic lock, H-bridge, Optocoupler, Sequential logic, Shift register.

I. INTRODUCCIÓN Y MARCO TEÓRICO

El presente proyecto plantea un diseño de un núcleo de validación de seguridad fundamentado enteramente en hardware lógico discreto (familia 74LS). Debido a que el hardware es quien comprende la parte de la seguridad y no un software, este será más rápido y más seguro ante ataques.

El objetivo principal de esta documentación es estandarizar y registrar los fundamentos analíticos, las ecuaciones de diseño, la distribución de componentes físicos y las consideraciones finales necesarias para garantizar la robustez del prototipo de cerrojo electrónico operado mediante la clave secreta 4-2-1.

II. SUBMÓDULO 1: ACONDICIONAMIENTO ÓPTICO Y CODIFICADOR COMBINACIONAL

La interfaz de ingreso de datos le permite al usuario solamente tapar el dígito que desee ingresar, gracias a componentes eléctrico-ópticos.

II-A. Acondicionamiento de Señal Analógica a Digital

Se implementó un arreglo de cinco sensores *TCRT5000*, cuyo ánodo está conectado a una resistencia de $220\ \Omega$ conectada a V_{CC} de 5 V, su cátodo está conectado directamente

a GND, su colector a V_{CC} , su emisor a una resistencia de $10\ k\Omega$ y, en el emisor también, un cable que se dirige al buffer CE4050BE que le permite a las compuertas TTL recibir un voltaje sin alterar la corriente que pasa a través de las resistencias del emisor; todo esto asignando las variables físicas desde A_0 (sensor más a la izquierda) hasta A_4 (sensor más a la derecha).

II-B. Síntesis de Ecuaciones Booleanas del Codificador

Se diseñó la lógica combinacional para convertir el arreglo de entradas físicas en una palabra binaria de 3 bits (Y_2, Y_1, Y_0). Para la codificación de las entradas, se utilizó la siguiente tabla de verdad:

Entradas					Salidas		
A_0	A_1	A_2	A_3	A_4	Y_0	Y_1	Y_2
0	0	0	0	1	0	0	0
0	0	0	1	X	0	0	1
0	0	1	X	X	0	1	0
0	1	X	X	X	0	1	1
1	X	X	X	X	1	0	0

Cuadro I

TABLA DE VERDAD DEL CODIFICADOR 5 A 3.

Con el método de maxtérminos, se obtuvieron las siguientes ecuaciones lógicas implementadas físicamente:

$$Y_0 = A_0 \quad (1)$$

$$Y_1 = \overline{A_0} \cdot \overline{A_1} \cdot A_2 + \overline{A_0} \cdot A_1 \quad (2)$$

$$Y_2 = \overline{A_0} \cdot \overline{A_1} \cdot \overline{A_2} \cdot A_3 + \overline{A_0} \cdot A_1 \quad (3)$$

$$(4)$$

Cabe recalcar que se pueden ingresar todos los números sin signo del 0 al 7, aunque el sistema solo valida del 0 al 4 (base 5).

Para la construcción física de estas ecuaciones se utilizaron compuertas lógicas de la serie 74LS:

- **74LS04:** Inversores necesarios para obtener las negaciones ($\overline{A_4}, \overline{A_3}, \overline{A_2}$).
- **74LS11:** Compuertas AND de 3 entradas para evaluar los productos de tres términos en Y_1 y Y_2 .

- **74LS08:** Compuertas AND de 2 entradas para evaluar productos de dos términos y obtener el producto de los tres términos con uno externo.
- **74LS32:** Compuertas OR de 2 entradas para finalizar la conjunción lógica en las salidas complejas.

III. SUBMÓDULO 2: MEMORIA SECUENCIAL E INDICADORES VISUALES

Para que el sistema de seguridad valide una contraseña compuesta por múltiples dígitos sucesivos, es indispensable contar con un bloque de memoria temporal que recuerde el orden cronológico de ingreso.

III-A. Arquitectura de Registros de Desplazamiento con 74LS74

Se implementó un registro de desplazamiento paralelo en cascada utilizando circuitos integrados 74LS74 (los cuales contienen Flip-Flops tipo D duales con disparador por flanco de subida). Cada vez que el usuario ingresa un dígito y presiona un botón de flanco (señal de reloj CLK común), el dato presente en las salidas del codificador (Y_2, Y_1, Y_0) se desplaza a través de tres etapas secuenciales de memoria de 3 bits cada una:

1. **Etapla Inicial (Más Reciente):** Almacena el último dígito introducido.
2. **Etapla Intermedia:** Almacena el dígito ingresado en el paso anterior.
3. **Etapla Final (Más Antigua):** Almacena el primer dígito ingresado de la secuencia activa.

Para el CLK se consultó a la inteligencia artificial Gemini cómo debía conectarse esta para que las etapas se cargaran conforme se presionara un botón. Así se obtuvo que, con el circuito integrado NE555P, su primer pin va conectado a GND, su segundo pin va a una de las patillas del botón y la otra patilla del botón va conectada a GND y, a su vez, en su segundo pin hay una resistencia de $10\text{ k}\Omega$ y un capacitor de $0,1\text{ }\mu\text{F}$, su pin 4 conectado al CLK de cada flip flop y, a su vez, con una resistencia de $10\text{ k}\Omega$ conectada a GND, su pin 6 en corto al pin 7 y estos con una resistencia de $1\text{ k}\Omega$ a V_{CC} y un capacitor de $10\text{ }\mu\text{F}$ a GND y, finalmente, su pin 8 conectado a V_{CC} .

III-B. Monitoreo Visual por Estados Cromáticos

Con el fin de proveer retroalimentación en tiempo real a los desarrolladores y usuarios sobre el comportamiento de la memoria digital, se conectó un arreglo de diodos LED con sus respectivas resistencias limitadoras de $330\text{ }\Omega$ directamente a las salidas Q de los Flip-Flops:

- **Primeros 3 Flip-Flops (Etapla Reciente):** Conectados a LEDs rojos.
- **Segundos 3 Flip-Flops (Etapla Intermedia):** Conectados a LEDs Amarillo.
- **Terceros 3 Flip-Flops (Etapla Antigua):** Conectados a LEDs Verde.

Esta codificación visual permite auditar instantáneamente si el número ingresado se propaga correctamente a través del tren de registros.

IV. SUBMÓDULO 3: DECODIFICACIÓN DE CONTRASEÑA Y LÓGICA DE POTENCIA

Una vez que la secuencia de tres dígitos se encuentra debidamente almacenada en los registros de desplazamiento, el sistema debe evaluar si el estado global coincide estrictamente con la contraseña predefinida.

IV-A. Decodificador Combinacional Final

Para verificar la contraseña requerida, se extraen las líneas de salida correspondientes de los Flip-Flops:

- La etapa de los LEDs verdes debe contener el valor binario del número 4 (100).
- La etapa de los LEDs amarillos debe contener el valor binario del número 2 (010).
- La etapa de los LEDs rojos debe contener el valor binario del número 1 (001).

Se implementó un arreglo de compuertas AND de tres entradas (74LS11) que evalúan de manera simultánea la condición estricta de los bits. La salida de este arreglo genera un único nivel lógico alto (5V) únicamente cuando la combinación ingresada corresponde de forma exacta a la secuencia 4-2-1.

IV-B. Decodificador de apertura

Compuertas AND de tres entradas (74LS11) comparan las tres etapas con la contraseña 4-2-1: la etapa antigua debe valer 100_2 , la intermedia 010_2 y la reciente 001_2 . Con los códigos de la tabla del cuadro II, esto corresponde a levantar A_3 , A_2 y A_0 en ese orden. La salida es alta solo con esa secuencia.

IV-C. Apertura de puerta

Se conectó la salida del último 74LS11 a un inversor 74LS14, el cual es un inversor Schmitt que estabiliza la entrada, esta entrada se negó dos veces y, la salida doble veces negada se conectó al Arduino, el cual cuando recibe la señal de que la contraseña es correcta, sube la puerta. El caso para el cual se cierra la puerta no se logró implementar.

IV-D. Decodificador de cierre y de anuncios

Se planteó un segundo decodificador con un código distinto para cerrar la puerta. El decodificador de anuncios asigna un símbolo BCD a cada estado y alimenta el display de siete segmentos (Tabla II).

Cuadro II
ESTADOS DEL DECODIFICADOR DE ANUNCIOS.

Estado	Símbolo	Implementado
Leyendo contraseña	L	No
Contraseña inválida	I	Sí
Abriendo puerta	A	Sí
Cerrando puerta	C	No

IV-E. Desacople y actuador

La salida del decodificador excita al Arduino Uno directamente, de modo que la entrada pasa a nivel bajo con la contraseña correcta. El Arduino no valida la contraseña, si no que solo temporiza el motor. Para mover el motor de CD se usa el shield HW-130, cuyo registro de desplazamiento 74HC595 controla el puente H L293D, con alimentación externa independiente de 12 V. El programa envía por el 74HC595 la palabra de sentido de giro (apertura o cierre), espera 3 s y detiene el motor, aunque no se logró implementar la lógica para cerrar la puerta.

V. INTERCONEXIÓN CMOS–TTL Y USO DE IA

Mezclar familias lógicas es inconveniente porque sus niveles de entrada y salida difieren: una salida TTL en alto puede quedar por debajo del V_{IH} de una entrada CMOS, y una entrada TTL consume corriente que muchas salidas CMOS no pueden sostener con buen margen de ruido. Por eso el núcleo se construyó solo con TTL (74LS). El CD4050BE, alimentado a 5 V, se emplea únicamente como buffer entre los sensores y la lógica, ya que su salida puede excitar cargas TTL [8]. Esta es la única interfaz CMOS–TTL del diseño.

Se consultó a la IA Gemini para obtener la conexión del NE555P como generador de pulso de reloj.

VI. RESULTADOS

La Tabla III resume lo observado en la defensa. Se ejecutó correctamente la secuencia de apertura 4-2-1: el registro propagó los dígitos, el decodificador activó la apertura y el motor giró en el sentido de apertura. La rutina de cierre no funcionó: el motor no giró en sentido inverso. El display de siete segmentos solo mostró los estados I y A.

Cuadro III
RESULTADOS DE LA DEFENSA.

Función	Funcional	Observación
Lectura de sensores y co- decificador	Sí	—
Registro de 9 bits y LEDs	Sí	—
Decodificador de apertura	Sí	Secuencia 4-2-1
Desacople con 4N25	Sí	Activa la entrada
Apertura del motor	Sí	—
Cierre del motor	No	Sin giro inverso
Display 7 seg.: I, A	Parcial	Hicieron falta: C, L

VII. CONCLUSIONES

Se construyó un sistema que valida una contraseña de tres dígitos con lógica TTL discreta y separa eléctricamente la lógica del motor gracias a un puente H, y la apertura de la puerta se verificó de forma completa. Sin embargo, el proyecto no cumplió todos los requisitos: el cierre de la puerta no funcionó y el visualizador de siete segmentos solo mostró dos de los cuatro estados solicitados, por lo que el sistema debe considerarse parcialmente funcional. Además, el diseño de software cierra la puerta ante cualquier cambio de entrada en lugar de usar un código de cierre distinto. La depuración

de las etapas por separado, con la ayuda de los LEDs de monitoreo, resultó útil para localizar fallas y debe aplicarse también a la etapa de cierre.

VIII. RECOMENDACIONES

Se recomienda probar la rutina de cierre de forma aislada, sin la lógica combinacional, para determinar si la falla se origina en el shield o en la señal de entrada, y medir con multímetro la salida del decodificador y el pin de entrada del Arduino. También se recomienda implementar y simular un decodificador de cierre con un código diferente al de apertura, verificar cada estado del decodificador de anuncios de forma individual, y agregar finales de carrera para detener el motor por posición y no solo por tiempo.

REFERENCIAS

- [1] Sarah Harris and David Harris. *Digital design and computer architecture: arm edition.* 2015.
- [2] R. J. Tocci y N. S. Widmer, *Sistemas Digitales: Principios y Aplicaciones*, 10ma ed. México: Pearson Educación, 2007.
- [3] Vishay Semiconductors, *4N25 Optocoupler Datasheet*, Rev. 1.7, 2010.
- [4] NEC. *NE555P Datasheet*. Disponible en: <https://www.alldatasheet.com/datasheet-pdf/view/117365/NEC/NE555P.html>
- [5] Texas Instruments. *SN74LS08N Quad 2-Input Positive-AND Gates Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/sn74ls08.pdf>
- [6] Texas Instruments. *SN74LS32N Quadruple 2-Input Positive-OR Gates Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/sn74ls32.pdf>
- [7] Texas Instruments. *SN74LS74AN Dual D-Type Positive-Edge-Triggered Flip-Flops Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/sn74ls74a.pdf>
- [8] Texas Instruments. *CD4050BE Hex Buffer/Converter Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/cd4050b.pdf>
- [9] Texas Instruments. *SN74LS11N Triple 3-Input Positive-AND Gates Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/sn74ls11.pdf>
- [10] Vishay Semiconductors. *TCRT5000, TCRT5000L Reflective Optical Sensor Datasheet*. Disponible en: <https://www.vishay.com/docs/83760/tcrt5000.pdf>
- [11] STMicroelectronics. *L78 Positive Voltage Regulator Datasheet*. Disponible en: <https://www.st.com/resource/en/datasheet/l78.pdf>

Repositorio de la bitácora del proyecto
https://github.com/cockroachavocado/Proyecto_Fundamentos_de_Arquitectura.git