



Instituto Tecnológico de Costa Rica
Escuela de Ingeniería en Computadores
CE1107 – Fundamentos de Arquitectura de Computadores

Bitácora: Diseño de Etapas Secuenciales

Estudiantes:

Rachell Freer Piedra – 2024119149
Mauricio López Brenes – 2025080017

Profesor:

Luis Chavarría Zamora

II Semestre 2026

Índice

1. Registro de avance	2
2. Referencias	14

1. Registro de avance

3 de septiembre 2026

Trabajó: Mauricio López

Se plantea la idea inicial del sistema y se define el flujo general que va a seguir el circuito: entradas de selección estática, etapa combinacional de comparación, sincronización con flip-flops y salida hacia el display de siete segmentos.




Figura 1: Bosquejo del flujo del sistema.

9 de septiembre 2026

Trabajaron: Rachell Freer y Mauricio López

Se inicia la implementación física del diseño planteado en la sesión anterior. Se revisan las hojas de datos (datasheets) de los circuitos integrados a utilizar y se arma el circuito en la protoboard.




Figura 2: Primer armado físico del circuito en protoboard.

Problemas encontrados: el circuito no funcionaba. Se detectaron conexiones incorrectas y, adicionalmente, no se contaba con el datasheet del flip-flop a la mano, lo que dificultó entender correctamente cómo conectar su entrada de reloj (*CLK*).

11 de septiembre, 2026*Trabajó: Rachell Freer*

Se logra dejar el circuito completamente funcional. El proceso de depuración se realizó en los siguientes pasos:

1. Se hicieron pruebas con un LED conectado a la salida del reloj para verificar que efectivamente se estuvieran generando los pulsos de *clock*.
2. Una vez confirmado que el reloj generaba los pulsos correctamente y que el display de siete segmentos encendía, se procedió a reemplazar los jumpers por cables fijos soldados/pegados en la protoboard, y a reordenar físicamente el circuito para mayor claridad y estabilidad.




Figura 3: Circuito funcional tras la depuración de conexiones.

Observación sobre la contraseña: la contraseña definida originalmente es 101, pero en la práctica el circuito abre con la combinación 010. Esto se debe a que las tres entradas del circuito utilizan una resistencia de pull-up/pull-down hacia tierra antes de conectarse a la compuerta AND, lo cual invierte la polaridad efectiva de una de las señales (activo alto vs. activo bajo) respecto a como se había anotado la contraseña inicialmente.

Componentes utilizados:

- SN74LS11N – NAND de 3 entradas
- SN74LS04N – NOT (inversor)
- SN74LS74N – Flip-flop tipo D (doble)
- NE555P – Circuito integrado generador de reloj (clock)
- Display de 7 segmentos, cátodo común

Descripción del flujo del circuito: las señales A y C, junto con B negada (mediante el inversor NOT), se conectan a las entradas de la compuerta AND. La salida de esta compuerta alimenta la entrada de datos del primer flip-flop, sincronizado por la señal de reloj; la salida del segundo flip-flop (en cascada) se conecta a la entrada de un segundo inversor NOT. Si la salida de este NOT es 1, el sistema interpreta la puerta como abierta y el display de siete segmentos muestra la letra A (Abierto); si es 0, el display se mantiene mostrando la letra C (Cerrado).

19 de septiembre, 2026*Trabajó: Rachell Freer y Mauricio López*

Se hace la compra de los componentes faltantes para implementar la contraseña para 3 dígitos de 3 bits y no solo para 1 dígito de 3 bits como se había realizado en la primera parte. Se colocan las fotorresistencias y se empieza a implementar en la parte física, además se hacen bocetos como diseños para el circuito.




Figura 4: Circuito con las fotorresistencias

25 de septiembre, 2026*Trabajó: Mauricio López*

Se amplía el diseño de la etapa de decodificación para las tres etapas de la contraseña. De izquierda a derecha se conectaron las siguientes compuertas: un inversor para las señales provenientes de las fotorresistencias, una compuerta AND de 3 entradas y una compuerta AND de 2 entradas. A partir de las señales de entrada se define las siguientes ecuaciones booleanas para las salidas de selección estática:

$$Y_0 = A_0$$

$$Y_1 = \overline{A_0} \cdot \overline{A_1} \cdot A_2 + \overline{A_0} \cdot A_1$$

$$Y_2 = \overline{A_0} \cdot \overline{A_1} \cdot \overline{A_2} \cdot A_3 + \overline{A_0} \cdot A_1$$

Adicionalmente, se incorporan dos compuertas AND de 3 entradas más, cuya función es que los LEDs indicadores muestren el número de la contraseña en binario: los LEDs rojos corresponden a la etapa A, los amarillos a la etapa B y los verdes a la etapa C.




Figura 5: Avance del circuito

Figura 6: Etapas implementadas del decodificador (inversor, AND de 3 entradas y AND de 2 entradas).

Circuito pendiente por implementar:

Queda por conectar y verificar la etapa final de decodificación que traduce las salidas S_0 , S_1 y S_2 hacia la lógica de los displays de siete segmentos de las tres etapas (A, B y C), así como probar el funcionamiento conjunto del sistema con los tres dígitos completos de la contraseña.




Figura 7: Circuito que falta de implementar

26 de septiembre, 2026*Trabajó: Rachel Freer y Mauricio López*

Se cambiaron los fotorresistores por sensores TCRT5000, y se colocó un buffer CE4050BE que le permite a las compuertas TTL recibir un voltaje de entrada correcto. Adicionalmente, se realizaron pruebas de validación para confirmar el correcto comportamiento de la codificación y la serialización.




Figura 8: Circuito serializador completo

27 de septiembre, 2026*Trabajo: Mauricio*

Termina de implementar el circuito y prueba que encienda el led blanco si la contraseña si es la correcta.




Figura 9: Identifica contraseña correcta e incorrecta

27 de septiembre, 2026*Trabajo: Rachell Freer*

Se trabaja en la implementación del microcontrolador Arduino, el puente H y el acoplador (driver) del motor, logrando dejar el motor completamente funcional.




Figura 10: Implemetación del arduino

28 de septiembre, 2026*Trabajo: Rachell Freer*

Se implementa la maqueta con el motor.



Figura 11: Puerta

Tambien se agrega a la maqueta el motor.



Figura 12: Puerta con el motor DC

28 de septiembre, 2026*Trabajó: Mauricio Lopez*

Se trabaja en cambio de componentes quemados y se reacomoda todo para dejarlo funcionando.




Figura 13: Cambio de componentes quemados

28 de septiembre, 2026*Trabajó: Mauricio Lopez y Rachell Freer*

Se trabaja en contruir el circuito faltante para el 7 segmentos pero se presentan problemas como que se genera un corto y ninguno de los dos encuentra la causa. Se desarma y arma varias veces para hacerlo funcionar. Al final solo se logra implementar el estado A= abierto y el estado I= invalido.




Figura 14: 7segmentos en A




Figura 15: 7segmentos en I

28 de septiembre, 2026*Trabajó: Rachell Freer y Mauricio Lopez*

Se deja el circuito funcional listo




Figura 16: Circuito funciona




Figura 17: Circuito en la maqueta

2. Referencias

Se consultaron las hojas de datos (*datasheets*) de los siguientes componentes utilizados en la implementación del circuito:

- NEC. *NE555P Datasheet*. Disponible en: <https://www.alldatasheet.com/datasheet-pdf/view/117365/NEC/NE555P.html>
- ONSemi. *SN74LS04N Datasheet*. Disponible en: <https://www.alldatasheet.com/datasheet-pdf/view/12615/ONSEMI/SN74LS04N.html>
- Texas Instruments. *SN74LS11 Datasheet*. Disponible en: <https://www.alldatasheet.com/datasheet-pdf/view/27979/TI/SN74LS11.html>
- Texas Instruments. *SN74LS08N Quad 2-Input Positive-AND Gates Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/sn74ls08.pdf>
- Texas Instruments. *SN74LS32N Quadruple 2-Input Positive-OR Gates Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/sn74ls32.pdf>
- Texas Instruments. *SN74LS74AN Dual D-Type Positive-Edge-Triggered Flip-Flops Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/sn74ls74a.pdf>
- Texas Instruments. *CD4050BE Hex Buffer/Converter Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/cd4050b.pdf>
- Texas Instruments. *SN74LS11N Triple 3-Input Positive-AND Gates Datasheet*. Disponible en: <https://www.ti.com/lit/ds/symlink/sn74ls11.pdf>
- Vishay Semiconductors. *TCRT5000, TCRT5000L Reflective Optical Sensor Datasheet*. Disponible en: <https://www.vishay.com/docs/83760/tcrt5000.pdf>
- STMicroelectronics. *L78 Positive Voltage Regulator Datasheet*. Disponible en: <https://www.st.com/resource/en/datasheet/l78.pdf>