# FET 증폭기



### FET 증폭기

MOSFET 증폭기는 동작 측면에서 4장에서 설명한 BJT 증폭기와 유사.
BJT 증폭기에 비해 입력저항이 매우 커서, 증폭단 사이 신호전달이 보다 효율적임.

공통 소오스 증폭기

공통 드레인 증폭기

공통 게이트 증폭기




### <u>DC 해석</u>

$$V_{GSQ} = \left(\frac{R_2}{R_1 + R_2}\right) V_{DD}$$

$$I_{DQ} = \frac{1}{2} K_n (V_{GSQ} - V_{Tn})^2$$

$$V_{DSQ} = V_{DD} - I_{DQ}R_D$$




[그림 6-5] 공통 소오스 증폭기





#### AC 해석



[그림 6-6] 공통 소오스 증폭기 회로의 소신호 등가회로

- source 가 접지되어 있어서 입력전압과 출력전압의 기준으로 사용되어 '공통 소오스 증폭기'라고 함
- ullet 신호원의 저항 $R_{\mathrm{ss}}$ 는 증폭기의 입력저항  $R_i = R_1 || R_2 |$  보다 충분히 작아야 함

$$v_{gs} = \left(\frac{R_i}{R_{SS} + R_i}\right) v_s \quad v_o = -g_m v_{gs} (r_o || R_D)$$

$$A_{v} = \frac{v_{o}}{v_{s}} = -g_{m}(r_{o}||R_{D}) \times \left(\frac{R_{i}}{R_{SS} + R_{i}}\right) \xrightarrow{R_{o} = R_{D}||r_{o} \quad R_{i} \gg R_{SS}} A_{v} \simeq -g_{m}R_{o}$$



#### 6.2.2 소오스 저항을 갖는 공통 소오스 증폭기

#### DC 해석


$$V_{GQ} = \left(\frac{R_2}{R_1 + R_2}\right) V_{DD}$$

$$V_{SQ} = I_{DQ}R_S$$

$$V_{GSQ} = V_{GQ} - V_{SQ} = V_{GQ} - I_{DQ} R_{S}$$

$$I_{DQ} = \frac{1}{2} K_n (V_{GSQ} - V_{Tn})^2$$
 에 대입

$$I_{DQ} = \frac{1}{2} K_n (V_{GQ} - I_{DQ} R_S - V_{Tn})^2$$



[그림 6-10] 소오스 저항을 갖는 공통 소오스 증폭기

 $I_{DQ}$ 에 대한 2차 방정식의 해 중에서 다음 만족하는 값으로 확정


$$V_{DSQ} = V_{DQ} - V_{SQ} = V_{DD} - I_{DQ} (R_D + R_S) > 0$$

FET가 포화영역에서 동작하기 위해선,  $V_{DSQ} > V_{GSQ} - V_{Tn}$ 






#### 6.2.2 소오스 저항을 갖는 공통 소오스 증폭기





### 6.3 공통 게이트 증폭기

- 입력신호가 소오스 단자에 인가, 게이트 단자는 접지, 드레인에서 출력신호 얻음
- ullet 입력전압 :  ${\cal V}_{gs}$
- 출력전압: 드레인과 게이트 사이의 전압
- 게이트 단자 → 입,출력 신호의 공통단자임.
- ullet 저항 $R_G$ : 게이트 단자에서 정전하가 생성되는 것을 방지
- ullet 커패시터  $C_G$  는 게이트 단자가 신호적으로 접지되도록 함








[그림 6-13] 공통 게이트 증폭기 회로




### 6.3 공통 게이트 증폭기









$$v_o = \frac{g_m (R_D \parallel R_L)}{1 + R_{SS} g_m} v_i$$

$$A_{v} = \frac{g_{m}(R_{D} \parallel R_{L})}{1 + R_{SS} g_{m}}$$


(b) 노턴 등가회로

[그림 6-14] 공통 게이트 증폭기의 소신호 등가회로와 노턴 등가회로

흔히 공통 게이트 증폭기 회로에 인가되는 입력신호는 전압신호보다 전류신호가 사용된다.




### 6.3 공통 게이트 증폭기



전류분배법칙을 적용하면,

$$i_o = \left(-g_m v_{gs}\right) \frac{R_D}{R_D + R_L}$$

입력측에 KCL을 적용하면,



$$i_i + \frac{v_{gs}}{R_{SS}} + g_m v_{gs} = 0$$

$$v_{gs} = \left(-i_i\right) \frac{R_{SS}}{1 + g_m R_{SS}}$$

따라서, 소신호 전류이득 $A_i$ 는

$$A_{i} \equiv \frac{i_{o}}{i_{i}} = \frac{g_{m}R_{SS}}{1 + g_{m}R_{SS}} \frac{R_{D}}{R_{D} + R_{L}} \qquad A_{i} \approx 1$$

$$g_{m}R_{SS} >> 1 \text{ of } R_{D} >> R_{L}$$

전류버퍼로 작동한다.


#### (b) 노턴 등가회로

[그림 6-14] 공통 게이트 증폭기의 소신호 등가회로와 노턴 등가회로

$$R_i = \frac{-v_{gs}}{i_{input}} = \frac{-v_{gs}}{-g_m v_{gs}} = \frac{1}{g_m}$$
  $R_O = R_D$ 



- 공통 드레인 증폭기 => 소오스 폴로워(follower)라고도 불림
- 출력신호 : 소오스에서 얻어짐
- ullet 드레인은  $V_{DD}$  에 직접연결
- ullet AC 등가회로에서  $V_{DD}$  가 신호접지 상태가 되므로, 공통 드레인 증폭기라고 함



[그림 6-15] 공통 드레인 증폭기 회로



#### DC 해석


$$V_{GQ} = \left(\frac{R_2}{R_1 + R_2}\right) V_{DD}$$

$$V_{SQ} = I_{DQ}R_S$$

$$V_{GSQ} = V_{GQ} - V_{SQ} = V_{GQ} - I_{DQ} R_{S}$$

$$I_{DQ} = \frac{1}{2} K_n (V_{GSQ} - V_{Tn})^2$$
 에 대입

$$I_{DQ} = \frac{1}{2} K_n (V_{GQ} - I_{DQ} R_S - V_{Tn})^2$$



[그림 6-15] 공통 드레인 증폭기 회로

 $I_{DO}$ 에 대한 2차 방정식의 해 중에서 다음 만족하는 값으로 확정

$$V_{DSQ} = V_{DQ} - V_{SQ} = V_{DD} - I_{DQ} R_S > 0$$

FET가 포화영역에서 동작하기 위해선,  $V_{\scriptscriptstyle DSQ}$  >  $V_{\scriptscriptstyle GSQ}$  -  $V_{\scriptscriptstyle Tn}$ 






#### <u>AC 해석</u>

$$v_o = \left(g_m v_{gs}\right) \left(R_S \parallel r_o\right)$$

$$v_g = \frac{R_i}{R_{SS} + R_i} v_i \qquad v_s = v_o$$

$$v_{gs} = \frac{R_i}{R_{SS} + R_i} v_i - \left(g_m v_{gs}\right) \left(R_S \parallel r_o\right)$$



[그림 6-16] 공통 드레인 증폭기의 소신호 등가회로

$$v_{gs} (1 + g_m(R_S \parallel r_o)) = \frac{R_i}{R_{SS} + R_i} v_i$$
  $v_{gs} = \frac{1}{(1 + g_m(R_S \parallel r_o))} \frac{R_i}{R_{SS} + R_i} v_i$ 

$$v_{o} = \frac{g_{m}(R_{S} \parallel r_{o})}{(1 + g_{m}(R_{S} \parallel r_{o}))} \frac{R_{i}}{R_{SS} + R_{i}} v_{i} \longrightarrow A_{v} \equiv \frac{v_{o}}{v_{i}} = \frac{g_{m}(R_{S} \parallel r_{o})}{(1 + g_{m}(R_{S} \parallel r_{o}))} \frac{R_{i}}{R_{SS} + R_{i}}$$


$$1 << g_m(R_S \parallel r_o)$$
이고 ,  $R_{SS} << R_i$  라고 가정하면 ,  $A_v \approx 1$  (소오스 팔로워)

공통 드레인 증폭기의 소신호 전압이득은 1보다 작음.



#### 입력저항 및 출력저항

$$R_i = R_1 \parallel R_2$$



[그림 6-19] 공통 드레인 증폭기의 출력저항을 구하기 위한 등가회로

- 출력저항은 모든 독립 신호원의 값들을 0으로 설정하고, 테브냉 등가회로를 이용하여 구해짐
- ullet 출력저항을 구하기 위해서, 소신호 등가회로에서  $v_i = 0$ 으로 설정
- $\bullet$  출력단자에 테스트 전압  $v_x$ 를 인가하여 변형

$$R_o = \frac{v_x}{i_x}$$
 소오스 단자에 KCL을 적용  $i_x + g_m v_{gs} = \frac{v_x}{R_S} + \frac{v_x}{r_o}$  게이트 단자에 흐르는 전류가 0이므로,  $v_{gs}$ =- $v_x$ 

$$i_{x} = v_{x} \left( g_{m} + \frac{v_{x}}{R_{S}} + \frac{v_{x}}{r_{o}} \right) \quad \frac{1}{Ro} \equiv \frac{i_{x}}{v_{x}} = g_{m} + \frac{v_{x}}{R_{S}} + \frac{v_{x}}{r_{o}} \Longrightarrow R_{o} = \frac{1}{g_{m}} \parallel R_{S} \parallel r_{o} \approx \frac{1}{g_{m}} \ll r_{o}$$



일반적으로 집적회로(IC)에서는 칩 면적을 줄이기 위해 저항 대신에 트랜지스터를 이용한 능동부하(active load)가 사용된다.


MOSFET 증폭기 회로에 사용되는 능동부하로는 N 채널 증가형 MOSFET, N 채널 공 핍형 MOSFET, 전류거울 회로 등이 있다.

In circuit design, an **active load** is a circuit component made up of *active devices*, such as transistors, intended **to present a high small-signal impedance yet not requiring a large DC voltage drop**, as would occur if a large resistor were used instead. Such large AC load impedances may be desirable, for example, to increase the AC gain of some types of amplifier. Most commonly the active load is the output part of a current mirror and is represented in an idealized manner as a current source.

http://en.wikipedia.org/wiki/Active\_load




#### 6.5.1 증가형 MOSFET 능동부하를 갖는 공통 소오스 증폭기



 $M_D$ : Driver MOSFET

 $M_L$ : Load MOSFET

→ 게이트가 드레인에 연결되어 다이오드로 동작




(b) 다이오드 결선 능동부하 소자의 전류-전압 특성

(a) N 채널 증가형 능동부하를 갖는 공통 소오스 증폭기




#### 6.5.1 증가형 MOSFET 능동부하를 갖는 공통 소오스 증폭기

능동부하 $M_L$ 과 구동소자 $M_D$ 에 흐르는 전류는 같다.





#### 6.5.1 증가형 MOSFET 능동부하를 갖는 공통 소오스 증폭기



[그림 6-21] [그림 6-20(a)] 회로의 소신호 등가회로

$$i_{DL} = g_{mL} v_{gs}$$
$$= \frac{v_{gs}}{\frac{1}{g_{mL}}}$$

$$v_o$$
 출력전압  $v_o = -g_{mD} \left( r_{oD} \| \frac{1}{g_{mL}} \| r_{oL} \right) v_{gs}$ 

$$v_{gs} = v_i$$
 이므로

$$A_{v} \equiv \frac{v_{o}}{v_{i}} = -g_{mD} \left( \frac{1}{g_{mL}} || r_{oD} || r_{oL} \right)$$

$$1/g_{mL} \ll r_{oL} 1/g_{mL} \ll r_{oD}$$


$$A_v \simeq rac{-g_{mD}}{g_{mL}}$$


$$= -\sqrt{rac{K_{nD}}{K_{nL}}}$$

$$= -\sqrt{rac{(W/L)_D}{(W/L)_L}}$$



#### 6.5.2 공핍형 MOSFET 능동부하를 갖는 공통 소오스 증폭기






(b) 공핍형 N 채널 MOSFET 능동부하의 전류-전압 특성 곡선

포화영역에서 설정된 동작점에서 특성 곡성 기울기의 역수가 능동부하  $M_L$ 의 출력저항  $r_{oL}$ 이며, 이것이 공통 소오스 증폭기의 부하저항으로 작용한다.

(a) 공핍형 능동부하를 갖는 공통 소오스 증폭기




#### 6.5.2 공핍형 MOSFET 능동부하를 갖는 공통 소오스 증폭기



[그림 6-23] 공핍형 부하소자를 가진 NMOS의 소신호 등가회로



#### 6.5.3 전류거울 능동부하를 갖는 공통 소오스 증폭기



A **current mirror** is a circuit designed to copy a current through one active device by controlling the current in another active device of a circuit, keeping the output current constant regardless of loading.


http://en.wikipedia.org/wiki/Current\_mirror

• Constant current → high impedance

P 채널 MOSFET  $M_{Pl}$ 과  $M_{P2}$ 는 전류거울 회로 를 구성하고 있으며  $(I_{D2}=I_{Bias})$ ,  $M_{P2}$ 의 드레인 출력저항  $r_{op2}$ 가 구동소자  $M_{nl}$ 의 부하저항으로 사용된다.



#### <u>6.5.3 전류거울 능동부하를 갖는 공통 소오스 증폭기</u>



(a) 전류거울 회로


P 채널 MOSFET  $M_{pl}$ ,  $M_{p2}$ 의 게이트가 서로 연결되어 있고 소오스도 서로 연결되어 있으므로, 두 트랜지스터는 동일한 소오스-게이트 전압  $V_{SGp}$ 를 갖는다.

두 MOSFET의 특성이 같다면  $(K_{pl}=K_{p2}, V_{Tpl}=V_{Tp2})$ 

$$I_{Dp1} = \frac{1}{2} K_{p1} (V_{SGp} + V_{Tp})^2 = I_{Bias}$$

$$I_O = I_{Dp 2} = \frac{1}{2} K_{p2} (V_{SGp} + V_{Tp})^2 = I_{Dp 1} = I_{Bias}$$


#### 6.5.3 전류거울 능동부하를 갖는 공통 소오스 증폭기



$$R_{O} = \left(\frac{dI_{O}}{dV_{SDp2}}\right)^{-1} = \frac{1}{\lambda_{p}I_{O}} = r_{op2}$$

(b) 전류-전압 특성 곡선

[그림 6-25] 정전류원으로 동작하는 전류거울 회로



$$A_{v} \equiv \frac{v_{o}}{v_{i}} = -g_{mn1} \left( r_{on1} \parallel r_{op2} \right)$$

[그림 6-26] [그림 6-24] 회로의 소신호 등가회로

