Verilog HDL icarus Simulator 설치

Verilog HDL의 역사

- HDL(Hardware Description Language) 등장 배경
 - Gate Count 및 디자인의 복잡성 증가
 - 대형회로를 설계시 기존의 설계 방법 비효율성(시간/비용 증가)
- 복잡한 하드웨어를 쉽게 기술하기 위하여 언어를 사용하는 방법 연구
 - Programming 언어 : 회로의 지연처리, 합성 등의 문제점
 - HDL: VHDL, Verilog HDL, AHPL, IDL, ISPS, UDL/I 등이 연구, 사용
- HDL의 종류
 - VHDL(Very High Speed IC Hardware Description Language)
 - 미국 국방성 중심으로 1987년 표준화
 - 1993년 IEEE 1076-1993으로 불리는 IEEE 표준 HDL new version 탄생
 - 표현 형식이 엄격하여 학계에서 주로 사용
 - Verilog HDL
 - C와 비슷한 syntax
 - Gateway Design System 사에서 개발 Cadence로 흡수
 - 약 70%이상의 기업체에서 사용
 - 실습 수업에 사용할 것은 Verilog HDL!

Verilog HDL과 C 언어

- C 언어와 유사점
 - 문법은 매우 유사
 - 절차형(procedural) 및 순차형 실행은 동일
 - if~else문 , case 문 , for loop 문 등 사용
 - 연산자 : 논리 (&, |, ^..), 산술(+, -, * /..), 비교 (<, >=, ==, ..)
- HDL 언어의 특성
 - 동시성(concurrent)
 - 병렬성 (parallel)
 - 추상화 (abstraction)


HDL의 3가지 Modeling

- 구조적 (Structural) 모델링
 - 논리 게이트, 플립플롭 등을 사용한 연결도 표현
 - 기존 설계한 회로를 포함한 네트리스트(netlist) 사용
- 데이터플로우 (dataflow) 모델링
 - 데이터 이동을 표현
 - 연산자를 사용한 연속할당문
- 동작적(behavioral) 모델링
 - if~else, case, while, for 등과 같은 구문 사용
 - 인간의 사고에 가장 근접한 표현

Simulator 설치

- 설치해야 할 것
 - 1. Icarus Verilog Simulator
 - 2. GTKWave
 - 3. Verilog Syntax Highlight가 되는 Editor

Icarus Verilog Simulator 설치



- http://bleyer.org/icarus/
 - iverilog-0.9.7_setup.exe (latest stable release)

환경변수 설정하기

• C:\iverilog\bin <--여기에 set_path.bat 파일 만듬

```
@call :icarus_setup
@call :prompt_setup
```

@goto end

```
:icarus_setup
```

- @echo Setting environment for Icarus Verilog Simulator
- @set PATH=%PATH%;C:₩iverilog₩bin
- @exit /B 0

:prompt_setup

- @rem
- @rem PROMPT \$P\$_\$+\$S\$G\$S
- @exit /B 0


:end

환경변수 설정하기

cmd.exe 실행 후 set_path.bat file 실행

```
國 관리자: C:₩Windows₩system32₩cmd.exe
 G 드라이브의 볼륨에는 이름이 없습니다.
 볼륨 일련 번호: 7E30-DC17
 G:\iverilog\bin 디렉터리
[.]
                          [...]
                                                    evcd2vcd.exe
fst2vcd.exe
                          fstminer.exe
                                                     ghwdump.exe
                          iverilog-vpi.exe
gtkwave.exe
                                                     iverilog.exe
libatk-1.0-0.dll
                          libcairo-2.dll
                                                    libexpat-1.dll
libfontconfig-1.dll
                          libfreetype-6.dll
                                                    libgcc s dw2-1.dll
libgcc_s_sjlj-1.dll
                          libgdk-win32-2.0-0.dll
                                                     libgdk pixbuf-2.0-0.dll
                                                     libgmodule-2.0-0.dll
libgio-2.0-0.dll
                          libglib-2.0-0.dll
libgmp-10.dll
                          libgobject-2.0-0.dll
                                                     libgomp-1.dll
libgthread-2.0-0.dll
                          libgtk-win32-2.0-0.dll
                                                     libhistory6.dll
libiconv-2.dll
                          libint1-8.dll
                                                     libmpc-2.dll
libmpfr-1.dll
                          libpango-1.0-0.dll
                                                     libpangocairo-1.0-0.dll
                          libpangowin32-1.0-0.dll
libpangoft2-1.0-0.dll
                                                     libpixman-1-0.dll
libpng15-15.dll
                          libquadmath-0.dll
                                                     libreadline6.dll
libssp-0.dll
                          libstdc++-6.dll
                                                     libwinpthread-1.dll
libxml2-2.dll
                          Ixt2miner.exe
                                                     Ixt2vcd.exe
rtlbrowse.exe
                          set path.bat
                                                    shmidcat.exe
tcl85.dll
                          tk85.dll
                                                    twinwave.exe
vcd2fst.exe
                          vcd21xt.exe
                                                    vcd21xt2.exe
vcd2vzt.exe
                          vermin.exe
                                                    vvp.exe
vzt2vcd.exe
                          vztminer.exe
                                                    zlib1.dll
              58개 파일
                                 33,900,385 ⊞|0| =
               2개 디렉터리 146,954,989,568 바이트 남음
G:\#iverilog\#bin>set_path.bat
```

- 시뮬레이션(simulation)
 - [흉내내는 것, 모의 실험]이라는 의미로, 여기에서는 회로 동작에 필요한 입력을 주고 이에 따른 출력의 변화를 관찰하는 것
 - 각 엔티티에 입력을 주기 위해 필요한 기술
- 테스트 벤치 설정
 - VHDL로 시뮬레이션을 대상 회로에 입력을 주거나 대상 회로의 출력을 관측하기 위한 테스트 벤치(test bench)(또는 테스트 벡터(test vector))를 설정



 Add.v 라는 이름으로 적당한 editor를 사용 해서 작성

```
1 module add(
      iX, // first input
      iY, // second input
      iC, // carry input
      oSUM, // sum output
      oC // carry output
 7);
9 // input declaration
10 input iX;
11 input iY;
12 input iC;
13
14 // ouput declaration
15 output oSUM;
16 output oC;
18 // port data type
19 wire iX:
20 wire iY:
21 wire iC;
22 wire oSUM;
23 wire oC;
25 //code starts here!!
26 assign {oC, oSUM} = iX + iY + iC;
27
28 endmodule
29
30
```

35

- Testbench
 - testbench.v 라는이름으로 코드작성

```
<u> Yanan kana Awaa aa kana aa kana</u>
 1 'include "add.v"
 2 module testbench:
 4 reg x, y, ic;
 5 wire sum, oc;
 7 initial begin
     $dumpfile("wave.vcd");
     $dumpvars(0, testbench);
     $monitor("x=%d y=%b ic=%b, sum=%b oc=%b", x,y,ic,sum,oc);
11
12
    x=0:
    v=0;
13
    ic=0;
15
   #5 x=0; v=0; ic=0;
   #5 x=0; y=0; ic=1;
   #5 x=0; y=1; ic=0;
19 #5 x=0; y=1; ic=1;
   #5 x=1; y=0; ic=0;
   #5 x=1; y=0; ic=1;
   #5 x=1; y=1; ic=0;
    #5 x=1; y=1; ic=1;
26 add ADD0 (
    .iX(x),
   .iY(y),
   .iC(ic),
    .oSUM(sum),
     .oC(oc)
32 );
33
34 endmodule
```

```
관리자: C:₩Windows₩system32₩cmd.exe
D:#VHDL\test1>iverilog testbench.v -o testbench
D:\VHDL\test1>vvp testbench
VCD info: dumpfile wave.vcd opened for output.
x=0 y=0 ic=0, sum=0 oc=0
x=0 y=0 ic=1, sum=1 oc=0
x=0 y=1 ic=0, sum=1 oc=0
x=0 y=1 ic=1, sum=0 oc=1
x=1 y=0 ic=0, sum=1 oc=0
x=1 y=0 ic=1, sum=0 oc=1
x=1 y=1 ic=0, sum=0 oc=1
x=1 y=1 ic=1, sum=1 oc=1
D:\VHD|\\test1>
```

wave form 보기 (gtkwave 사용)

gtkwave wave.vcd

