# SoC를 이해하기 위해 알아야할 기본 구성 블럭

You are free to fork or clone this material. See [LICENSE.md](https://github.com/arm-university/Introduction-to-SoC-Design-Education-Kit/blob/main/License/LICENSE.md) for the complete license.

#### Agenda

- SoC 기본 조합논리 구성 블럭 이해하기
  - 멀티플렉서 디멀티플렉서
  - 인코더와 디코더
  - 비교기
  - 3상태 버스
- 기본 블럭 시뮬레이션 해보기 실습
- Q&A

### SoC 기본 조합논리


- 조합회로 (combinational logic)
  - 논리 게이트들의 집합으로 구성되며, 회로 구성과 현재의 입력에 의해 회로의 출력 값이 결정되는 회로
  - 저장소자 (래치, 플립플롭)이 포함되지 않은 회로


[표 10-1] 조합회로의 형태와 모델링에 사용되는 Verilog HDL 구문

조합회로의 형태	조합회로 설계에 사용되는 Verilog HDL 구문
<ul> <li>기본 논리 게이트</li> <li>멀티플렉서</li> <li>인코더, 디코더</li> <li>랜덤 로직</li> <li>가산기/감산기</li> <li>비교기</li> <li>ALU</li> <li>lookup table</li> </ul>	<ul> <li>게이트 프리미티브</li> <li>연속 할당문(assign 문)</li> <li>행위수준 모델링 (if 문, case 문, for 문, repeat 문, while 문)</li> <li>함수 및 태스크 (시간 또는 이벤트 제어를 갖지 못함)</li> <li>모듈 인스턴스</li> </ul>

#### SoC 기본 조합논리 구성 블럭 – Multiplexer


- 멀티플렉서 (Multiplexer, MUX)
  - 여러 개의 입력 중 하나를 선택하여 단일 출력으로 전달하는 장치
  - 데이터 선택기(Data Selector)
  - 데이터 입력: 2^n개의 데이터 입력 라인 (D0, D1, D2, ...).
  - 선택 라인: n개의 선택 라인 (S0, S1, ..., Sn-1).
  - 출력: 하나의 출력 라인 (Y).






(a) Block diagram of 2<sup>n</sup>: 1 multiplexer

# 멀티플렉서를 활용한 핀 구성 사례






간단한 GPIO Mux Model

### 멀티플렉서를 활용한 실습

- 아래 그림의 Mux 를 구현한 예입니다.
  - 코드를 작성해 하고 시뮬레이션 해보십시오.
  - 테스트 벡터는 다음장을 참조바랍니다



```
`timescale 1ns / 1ps
     //peri_mux_io.v
     module gpio_mux (
                                  // 2비트 선택 신호
        input wire [1:0] sel,
                                  // UARTO Tx 신호
        input wire tx0,
        input wire rx0,
                                  // UARTO Rx 신호
                                  // PWM 신호
        input wire pwm1,
                                  // 기타 주변 장치 신호
        input wire other signal,
 9
        output reg gpio pin
                                  // GPIO 핀 출력
10
11
        always @(*) begin
12
13
            case (sel)
                2'b00: gpio pin = tx0;
                                             // UARTO Tx 선택
14
                2'b01: gpio pin = rx0;
                                             // UARTO Rx 선택
15
                2'b10: gpio pin = pwm1;
                                             // PWM 신호 선택
16
                2'b11: gpio_pin = other_signal; // 기타 신호 선택
17
                                             // 기본값: High-Z 상태
18
                default: gpio pin = 1'bz;
19
            endcase
20
        end
21
22
     endmodule
```

### 멀티플렉서를 활용한 실습 – 시뮬레이션 벡터

테스트 벡터는 sel입력에 따른 다양한 peri 선택의 예 입니다.

```
initial begin
   // 초기화
   tx0 = 1'b0; rx0 = 1'b1; pwm1 = 1'b0; other_signal = 1'b1;
   // 테스트 케이스 실행
   sel = 2'b00; #10; // tx0 선택 -> gpio pin = tx0 (값: 0)
   sel = 2'b01; #10; // rx0 선택 -> gpio pin = rx0 (값: 1)
   sel = 2'b10; #10; // pwm1 선택 -> gpio pin = pwm1 (값: 0)
   sel = 2'b11; #10; // other signal 선택 -> gpio pin = other signal (값: 1)
   $finish;
end
```


# 멀티플렉서를 활용한 실습 - testbench code결과

```
1
      `timescale 1ns / 1ps
                                              22 ∨
                                                      initial begin
                                                          // 초기화
                                              23
 2
      // tb peri mux io.v
                                                          tx0 = 1'b0; rx0 = 1'b1; pwm1 = 1'b0; other signal = 1'b1;
                                              24
 3
      module gpio mux tb;
                                              25
 4
                                                          // 테스트 케이스 실행
                                              26
                                                          sel = 2'b00; #10; // tx0 선택 -> gpio pin = tx0 (값: 0)
                                              27
 5
          reg [1:0] sel;
                                                          sel = 2'b01; #10; // rx0 선택 -> gpio pin = rx0 (값: 1)
                                              28
 6
          reg tx0;
                                                          sel = 2'b10; #10; // pwm1 선택 -> gpio pin = pwm1 (값: 0)
                                              29
                                                          sel = 2'b11; #10; // other signal 선택 -> gpio pin = other signal (값: 1)
          reg rx0;
                                              30
                                              31
          reg pwm1;
 8
                                                          $finish;
                                              32
 9
          reg other signal;
                                              33
                                                       end
10
          wire gpio pin;
                                              34
                                              35
                                                   endmodule
11
              DUT (Device Under Test) 인스턴스화
12
13
           gpio mux dut (
14
               .sel(sel),
15
               .tx0(tx0),
               .rx0(rx0),
16
17
               .pwm1(pwm1),
18
               .other signal(other signal),
19
               .gpio pin(gpio pin)
20
```

# 멀티플렉서를 활용한 실습 – 시뮬레이션 결과


• 시뮬레이션 결과 확인

```
sel=00 -> gpio_pin=0 (tx0)
sel=01 -> gpio_pin=1 (rx0)
sel=10 -> gpio_pin=0 (pwm1)
sel=11 -> gpio_pin=1 (other_signal)
```




#### SoC 기본 조합논리 구성 블럭 – 인코더

- 인코더 (Encoder)
  - 인코더는 사람이 이해하기 쉬운 정보를 기계가 처리할 수 있는 코드화된 형식으로 변환하는 회로입니다.
  - 2^n개의 입력 라인을 n개의 출력 라인으로 변환합니다.
  - 일반적으로 한 번에 하나의 입력만 활성화됩니다.
  - 주요 유형:
    - 4-to-2 인코더
    - 8-to-3 인코더 (8진 인코더)
    - 10진수-to-BCD 인코더
  - 주요 사용 예
    - 키패드 스캔 로직
    - 인터럽트 제어기




# 인코더 (Encoder) 를 활용한 예



# 인코더 (Encoder) 를 활용한 실습

- 아래 그림의 Encoder 를 이용한 인터럽트 컨트롤러를 구현한 예입니다.
  - 코드를 작성해 하고 시뮬레이션 해보십시오.
  - 테스트 벡터는 다음장을 참조바랍니다



```
timescale 1ns / 1ps
    //int cntl priority encoder.v
     module interrupt controller (
                              // 8개의 인터럽트 입력
        input [7:0] Int,
        input IntAck.
                              // CPU로부터의 인터럽트 승인 신호
        output reg [2:0] IntID, // 활성화된 인터럽트의 인덱스 출력
        output reg IntReq
                               // 유효한 인터럽트 요청 신호
                              // 활성화된 인터럽트를 추적
     reg [7:0] active int;
11
     always @(*) begin
12
                              // 기본값: 요청 없음
13
        IntReq = 1'b0;
                              // 기본값: 출력 없음
        IntID = 3'b000;
14
                               // 현재 활성화된 인터럽트를 저장
15
        active int = Int;
16
17
        if (IntAck) begin
18
            active int = 8'b0000 0000; // 승인 시 모든 요청 초기화
        end else begin
19
20
            casex (active int)
                8'b1xxx xxxx: begin IntID = 3'b111; IntReq = 1'b1; end // Int7
21
22
                8'b01xx xxxx: begin IntID = 3'b110; IntReq = 1'b1; end // Int6
23
                8'b001x xxxx: begin IntID = 3'b101; IntReq = 1'b1; end // Int5
                8'b0001 xxxx: begin IntID = 3'b100; IntReq = 1'b1; end // Int4
24
25
                8'b0000 1xxx: begin IntID = 3'b011; IntReq = 1'b1; end // Int3
26
                8'b0000 01xx: begin IntID = 3'b010; IntReq = 1'b1; end // Int2
27
                8'b0000 001x: begin IntID = 3'b001; IntReq = 1'b1; end // Int1
                8'b0000 0001: begin IntID = 3'b000; IntReq = 1'b1; end // Int0
28
29
                default: begin IntID = 3'b000; IntReq = 1'b0; end
30
            endcase
31
        end
32
    end
33
    endmodule
```

# 인코더 (Encoder) 를 활용한 실습- 시뮬레이션 벡터

테스트 벡터는 Int입력에 따른 interrupt 처리 예 입니다.

```
// 테스트 시뮬레이션
19
       initial begin
20
          // 모니터링: 시뮬레이션 결과를 출력
21
           $monitor("Time=%0t | Int=%b | IntAck=%b | IntID=%b | IntReq=%b",
22
                    $time, Int, IntAck, IntID, IntReq);
23
24
          // 초기화
25
          Int = 8'b0000 0000; // 모든 인터럽트 비활성화
26
          IntAck = 1'b0; // 승인 신호 비활성화
27
28
           #10 Int = 8'b0000 0001; // Int0 활성화 (우선순위 최하위)
29
           #10 Int = 8'b0010 0000; // Int5 활성화 (우선순위 중간)
30
           #10 Int = 8'b1000 0000; // Int7 활성화 (우선순위 최고)
31
          #10 IntAck = 1'b1; // CPU가 인터럽트를 수락 (모든 요청 초기화)
32
          #10 IntAck = 1'b0; // 승인 신호 비활성화 후 다음 요청 대기
33
34
           #10 Int = 8'b0100 0010; // 여러 입력 활성화 (Int6 선택)
35
          #10 IntAck = 1'b1; // CPU가 인터럽트를 수락
36
           #10 IntAck = 1'b0;
37
38
           #10 Int = 8'b0000 0000; // 모든 입력 비활성화
39
40
           #20 $finish: // 시뮬레이션 종료
41
42
       end
```

### 인코더 (Encoder) 를 활용한 실습-testbench code결과

41 42

```
19
    `timescale 1ns / 1ps
                                                         20
1
                                                         21
    //tb int cntl.v
                                                         22
    module tb interrupt controller;
                                                         23
 4
                                                         24
       // 테스트 벤치에서 사용할 신호 선언
       reg [7:0] Int;
                            // 8개의 인터럽트 입력
 6
                           // CPU로부터의 인터럽트 승인 신호
       reg IntAck;
 7
                        // 활성화된 인터럽트의 인덱스 출력
        wire [2:0] IntID;
                                                         28
        wire IntReq;
                            // 유효한 인터럽트 요청 신호
9
                                                         29
10
                                                         30
        // DUT (Device Under Test) 인스턴스화
11
                                                         31
12
        interrupt controller uut (
                                                         32
                                                         33
           .Int(Int),
13
                                                         34
           .IntAck(IntAck),
14
                                                         35
15
           .IntID(IntID),
                                                         36
16
           .IntReq(IntReq)
                                                         37
17
        );
                                                         40
```

```
// 테스트 시뮬레이션
initial begin
   // 모니터링: 시뮬레이션 결과를 출력
   $monitor("Time=%0t | Int=%b | IntAck=%b | IntID=%b | IntReq=%b",
            $time, Int, IntAck, IntID, IntReg);
   // 초기화
   Int = 8'b0000 0000; // 모든 인터럽트 비활성화
   IntAck = 1'b0; // 승인 신호 비활성화
   #10 Int = 8'b0000 0001; // Int0 활성화 (우선순위 최하위)
   #10 Int = 8'b0010 0000; // Int5 활성화 (우선순위 중간)
   #10 Int = 8'b1000 0000; // Int7 활성화 (우선순위 최고)
   #10 IntAck = 1'b1; // CPU가 인터럽트를 수락 (모든 요청 초기화)
   #10 IntAck = 1'b0; // 승인 신호 비활성화 후 다음 요청 대기
   #10 Int = 8'b0100 0010; // 여러 입력 활성화 (Int6 선택)
                       // CPU가 인터럽트를 수락
   #10 IntAck = 1'b1;
   #10 IntAck = 1'b0;
   #10 Int = 8'b0000 0000; // 모든 입력 비활성화
   #20 $finish; // 시뮬레이션 종료
end
```


# 인코더 (Encoder) 를 활용한 실습- 시뮬레이션 결과

• 시뮬레이션 결과 확인




#### SoC 기본 조합논리 구성 블럭 – 디코더

- 디코더 (Decoder)
  - 디코더는 인코더의 반대 기능을 수행하며, 코드화된 입력을 원래의 형식으로 변환합니다.
  - n개의 입력 라인을 2^n개의 출력 라인으로 변환합니다.
  - 입력 코드에 따라 하나의 출력만 활성화됩니다.
  - 주요 유형:
    - 2-to-4 디코더
    - 3-to-8 디코더
    - 4-to-16 디코더
    - BCD-to-7세그먼트 디코더




# 디코더 (Decoder) 를 활용한 예



# 디코더 (Decoder)를 활용한 실습

- 아래 그림의 BCD디코더는 7-세그먼트를 구현한 예입니다.
  - 코드를 작성해 하고 시뮬레이션 해보십시오.
  - 테스트 벡터는 다음장을 참조바랍니다



```
`timescale 1ns / 1ps
     //bcdtoseg.v
 3 ∨ module bcd to 7seg (
         input [3:0] bcd,
                              // 4비트 BCD 입력
         output reg [6:0] seg // 7-세그먼트 출력 (a-g)
     );
   \vee always @(*) begin
         case (bcd)
             4'b0000: seg = 7'b1111110; // 0
10
             4'b0001: seg = 7'b0110000; // 1
11
             4'b0010: seg = 7'b1101101; // 2
12
             4'b0011: seg = 7'b1111001; // 3
13
             4'b0100: seg = 7'b0110011; // 4
14
             4'b0101: seg = 7'b1011011; // 5
15
16
             4'b0110: seg = 7'b1011111; // 6
             4'b0111: seg = 7'b1110000; // 7
17
             4'b1000: seg = 7'b1111111; // 8
18
             4'b1001: seg = 7'b1111011; // 9
19
             default: seg = 7'b0000000; // 비활성화 상태
20
21
         endcase
22
     end
23
     endmodule
24
```

# 디코더 (Decoder)를 활용한 실습-시뮬레이션 벡터

테스트 벡터는 Int입력에 따른 interrupt 처리 예 입니다.


```
initial begin
14
15
         $monitor("Time=%0t | BCD Input=%b | Seven Segment Output=%b", $time, bcd, seg);
16
        // 테스트 케이스들
17
18
         bcd = 4'b0000; #10; // 입력: 0 -> 출력: a~g = "1111110"
         bcd = 4'b0001; #10; // 입력: 1 -> 출력: a~g = "0110000"
19
20
         bcd = 4'b0010; #10; // 입력: 2 -> 출력: a~g = "1101101"
         bcd = 4'b0011; #10; // 입력: 3 -> 출력: a~g = "1111001"
21
         bcd = 4'b0100; #10; // 입력: 4 -> 출력: a~g = "0110011"
22
         bcd = 4'b0101; #10; // 입력: 5 -> 출력: a~g = "1011011"
23
         bcd = 4'b0110; #10; // 입력: 6 -> 출력: a~g = "1011111"
24
         bcd = 4'b0111; #10; // 입력: 7 -> 출력: a~g = "1110000"
25
26
         bcd = 4'b1000; #10; // 입력: 8 -> 출력: a~g = "1111111"
         bcd = 4'b1001; #10; // 입력: 9 -> 출력: a~g = "1111011"
27
28
29
         $finish;
30
     end
```

# 디코더 (Decoder)를 활용한 실습-testbench code결과

```
`timescale 1ns / 1ps
    //tb bcdtoseg.v
     module tb bcd to 7seg;
                            // 테스트용 BCD 입력
    reg [3:0] bcd;
                            // 출력 (7-세그먼트 제어 신호)
     wire [6:0] seg;
    // DUT(Design Under Test) 인스턴스 생성
9 ∨ bcd to 7seg uut (
         .bcd(bcd),
10
11
         .seg(seg)
12
     );
13
14 ∨ initial begin
15
         $monitor("Time=%0t | BCD Input=%b | Seven Segment Output=%b", $time, bcd, seg);
16
        // 테스트 케이스들
17
        bcd = 4'b0000; #10; // 입력: 0 -> 출력: a~g = "1111110"
18
        bcd = 4'b0001; #10; // 입력: 1 -> 출력: a~g = "0110000"
19
        bcd = 4'b0010; #10; // 입력: 2 -> 출력: a~g = "1101101"
20
        bcd = 4'b0011; #10; // 입력: 3 -> 출력: a~g = "1111001"
21
22
        bcd = 4'b0100; #10; // 입력: 4 -> 출력: a~g = "0110011"
        bcd = 4'b0101; #10; // 입력: 5 -> 출력: a~g = "1011011"
23
        bcd = 4'b0110; #10; // 입력: 6 -> 출력: a~g = "1011111"
24
        bcd = 4'b0111; #10; // 입력: 7 -> 출력: a~g = "1110000"
25
        bcd = 4'b1000; #10; // 입력: 8 -> 출력: a~g = "1111111"
26
        bcd = 4'b1001; #10; // 입력: 9 -> 출력: a~g = "1111011"
27
28
29
        $finish;
30
     end
31
     endmodule
32
```


# 디코더 (Decoder)를 활용한 실습-시뮬레이션 결과

• 시뮬레이션 결과 확인



# SoC 기본 조합논리 구성 블럭 – 비교기


- 비교기 (comparator)
  - 두 개의 n비트 이진수 입력 (A와 B) 크기를 비교
  - 세 개의 출력: A > B, A = B, A < B
  - 동작 워리
    - 입력된 두 이진수를 비트 단위로 비교합니다.
    - 최상위 비트(MSB)부터 시작하여 하위 비트로 순차적으로 비교합니다.
    - 첫 번째로 다른 비트가 발견되면, 그 비트의 값에 따라 크기를 결정합니다.



# 비교기 (comparator) 를 활용한 예


- 데이터 정렬 및 검색:
  - 메모리 관리 유닛(MMU)에서 주소 비교
  - 캐시 메모리의 태그 비교
- ADC 인터페이스:
  - ADC 출력값과 기준값 비교
- 타이머/카운터 모듈:
  - 카운트 값과 설정값 비교
- 전력 관리:
  - 전압 레벨 모니터링 및 비교

Figure 53. 8-bit Timer/Counter Block Diagram



# 비교기 (comparator) 를 활용한 실습

- 아래 그림의 4비트 비교기를 구현한 예입니다.
  - 코드를 작성해 하고 시뮬레이션 해보십시오.
  - 테스트 벡터는 다음장을 참조바랍니다



# 비교기 (comparator) 를 활용한 실습-시뮬레이션 벡터

```
// 테스트 시나리오
20
21
       initial begin
         $monitor("%0t\t %b\t %b\t %b\t %b\t %b\t %b\t %b", $time, A, B, greater, equal, less);
22
23
         // 테스트 케이스
24
25
         a = 4'b0000; b = 4'b0000; #10; // 같음
         a = 4'b0101; b = 4'b0011; #10; // A > B
26
27
         a = 4'b0010; b = 4'b1000; #10; // A < B
         a = 4'b1111; b = 4'b1111; #10; // 같음 (최대값)
28
         a = 4'b1010; b = 4'b0101; #10; // A > B
29
         a = 4'b0111; b = 4'b1001; #10; // A < B
30
         a = 4'b1100; b = 4'b1100; #10; // 같음
31
         a = 4'b0000; b = 4'b1111; #10; // A < B (최소값 vs 최대값)
32
33
        // 시뮬레이션 종료
34
        #10 $finish;
35
36
       end
```

#### 비교기 (comparator) 를 활용한 실습-testbench code결과

```
`timescale 1ns / 1ps
    //tb bcdtoseg.v
     module tb bcd to 7seg;
    reg [3:0] bcd;
                            // 테스트용 BCD 입력
                            // 출력 (7-세그먼트 제어 신호)
     wire [6:0] seg;
    // DUT(Design Under Test) 인스턴스 생성
9 ∨ bcd to 7seg uut (
         .bcd(bcd),
10
11
         .seg(seg)
12
     );
13
14 ∨ initial begin
15
         $monitor("Time=%0t | BCD Input=%b | Seven Segment Output=%b", $time, bcd, seg);
16
        // 테스트 케이스들
17
        bcd = 4'b0000; #10; // 입력: 0 -> 출력: a~g = "1111110"
18
        bcd = 4'b0001; #10; // 입력: 1 -> 출력: a~g = "0110000"
19
        bcd = 4'b0010; #10; // 입력: 2 -> 출력: a~g = "1101101"
20
        bcd = 4'b0011; #10; // 입력: 3 -> 출력: a~g = "1111001"
21
22
        bcd = 4'b0100; #10; // 입력: 4 -> 출력: a~g = "0110011"
        bcd = 4'b0101; #10; // 입력: 5 -> 출력: a~g = "1011011"
23
        bcd = 4'b0110; #10; // 입력: 6 -> 출력: a~g = "1011111"
24
        bcd = 4'b0111; #10; // 입력: 7 -> 출력: a~g = "1110000"
25
        bcd = 4'b1000; #10; // 입력: 8 -> 출력: a~g = "1111111"
26
        bcd = 4'b1001; #10; // 입력: 9 -> 출력: a~g = "1111011"
27
28
29
        $finish;
30
     end
31
     endmodule
32
```


# 비교기 (comparator) 를 활용한 실습–시뮬레이션 결과

• 시뮬레이션 결과 확인



#### SoC 기본 조합논리 구성 블럭 - 3상태 버스


- 3상태 버스 드라이버
  - 다수의 신호원들이 공동으로 사용하는 버스 (bus)에 데이터를 보내거나 또는 신호원과 버스를 격리시켜 high-impedance 상태로 만드는 회로



[그림 10-14] 데이터 버스 드라이버

### 3상태 버스 를 활용한 실습

- 아래 그림의 3상태 버스를 구현한 예입니다.
  - 코드를 작성해 하고 시뮬레이션 해보십시오.
  - 테스트 벡터는 다음장을 참조바랍니다



[그림 10-14] 데이터 버스 드라이버

```
`timescale 1ns / 1ps
    //3state ex0.v
3 ∨ module data_bus_driver (
        input [7:0] data_A, // 회로 블록 A의 데이터
       input [7:0] data_B, // 회로 블록 B의 데이터
       input en_A, // 회로 블록 A의 활성화 신호
        input en_B, // 회로 블록 B의 활성화 신호
        output [7:0] bus_data // 공통 데이터 버스
8
9 \( \);
10
       // 3상태 버퍼 구현
11
12 \( \times \)
        assign bus_data = (en_A) ? data_A :
13
                       (en_B) ? data_B :
                       8'bz; // 고임피던스 상태
14
15
    endmodule
16
```

# 3상태 버스 를 활용한 실습-시뮬레이션 벡터

테스트 벡터는 3상태 버스를 시뮬레이션 하기위한 벡터 입니다.


```
20
        initial begin
21
            $monitor("Time=%0t | en A=%b, data A=%b | en B=%b, data B=%b | bus data=%b",
22
                    $time, en A, data A, en B, data B, bus data);
23
            // 초기값 설정
24
25
            data A = 8'b10101010; data B = 8'b11001100;
            en A = 0; en B = 0; #10; // 둘 다 비활성화 -> bus data는 고임피던스 상태
26
27
            en_A = 1; en_B = 0; #10; // A 활성화 -> bus_data는 data_A 출력
28
            en A = 0; en B = 1; #10; // B 활성화 -> bus data는 data B 출력
29
30
            en A = 1; en B = 1; #10; // 둘 다 활성화 -> 충돌 상황 (테스트에서 확인)
31
32
            en A = 0; en B = 0; #10; // 둘 다 비활성화 -> bus data는 고임피던스 상태
33
34
35
            $finish:
36
        end
```

#### 3상태 버스 를 활용한 실습-testbench code결과

```
`timescale 1ns / 1ps
    //tb 3state ex0.v
3 ~ module tb_data_bus_driver();
                            // 테스트용 회로 블록 A 데이터 입력
        reg [7:0] data A;
        reg [7:0] data B;
                            // 테스트용 회로 블록 B 데이터 입력
                           // 테스트용 회로 블록 A 활성화 신호
       reg en A;
       reg en_B;
                            // 테스트용 회로 블록 B 활성화 신호
        wire [7:0] bus data; // 공통 데이터 버스 출력
10
        // DUT(Design Under Test) 인스턴스 생성
        data bus driver uut (
11 ∨
            .data A(data A),
12
13
           .data B(data B),
           .en_A(en_A),
14
15
           .en B(en B),
            .bus data(bus data)
16
17
        initial begin
18 🗸
19 ∨
            $monitor("Time=%0t | en A=%b, data A=%b | en B=%b, data B=%b | bus data=%b",
20
                   $time, en_A, data_A, en_B, data_B, bus_data);
            // 초기값 설정
21
           data A = 8'b10101010; data B = 8'b11001100;
22
           en A = 0; en B = 0; #10; // 둘 다 비활성화 -> bus data는 고임피던스 상태
23
           en A = 1; en B = 0; #10; // A 활성화 -> bus data는 data A 출력
24
           en_A = 0; en_B = 1; #10; // B 활성화 -> bus_data는 data_B 출력
25
           en A = 1; en B = 1; #10; // 둘 다 활성화 -> 충돌 상황 (테스트에서 확인)
26
           en A = 0; en B = 0; #10; // 둘 다 비활성화 -> bus data는 고임피던스 상태
27
28
            $finish:
29
30
        end
31
     endmodule
```


# 3상태 버스 를 활용한 실습-시뮬레이션 결과

• 시뮬레이션 결과 확인



# SoC 기본 조합논리 구성 블럭 - 3상태 버스 사용예

- 오른쪽 그림은 3상태 버스의 충돌방지를 구현한 예입니다.
  - 코드를 작성해 하고 시뮬레이션 해보십시오.
  - 테스트 벡터는 다음장을 참조바랍니다



```
`timescale 1ns / 1ps
    //3state ex1.v
    module multiplexed bus driver (
       input [7:0] data a, // 회로 블록 A의 데이터
       input [7:0] data b, // 회로 블록 B의 데이터
       input en_a, // 회로 블록 A의 활성화 신호
                          // 회로 블록 B의 활성화 신호
       input en b,
       output [7:0] bus data // 공통 데이터 버스
8
    );
9
10
       wire select; // XOR 게이트 출력 (MUX 선택 신호)
11
       wire [7:0] mux_out; // MUX 출력
12
13
       // XOR 게이트로 활성화 신호 결합
14
15
       assign select = en a ^ en b;
16
       // MUX 구현: 선택 신호에 따라 data a 또는 data b 선택
17
        assign mux out = (en_a) ? data_a :
18
19
                      (en b) ? data b :
                      8'bz; // 고임피던스 상태
20
21
       // 3상태 버퍼 구현: select 신호에 따라 MUX 출력 전달
22
23
       assign bus_data = (select) ? mux_out : 8'bz;
24
    endmodule
25
```

# 3상태 버스 를 활용한 실습-시뮬레이션 벡터

• 아래 코드를 주석을 참조하여 각각의 경우에 맞는 벡터를 생성해 보시오.


```
`timescale 1ns / 1ps
    //tb 3state ex1.v
    module tb multiplexed bus driver();
        reg [7:0] data a;
                            // 테스트용 회로 블록 A 데이터 입력
                            // 테스트용 회로 블록 B 데이터 입력
        reg [7:0] data b;
                            // 테스트용 회로 블록 A 활성화 신호
        reg en a;
        reg en b;
                            // 테스트용 회로 블록 B 활성화 신호
        wire [7:0] bus data; // 공통 데이터 버스 출력
        // DUT(Design Under Test) 인스턴스 생성
9
        multiplexed_bus_driver uut (
10
11
            .data a(data a),
12
           .data_b(data_b),
13
           .en a(en a),
14
            .en b(en b),
15
            .bus data(bus data)
16
        );
        initial begin
17
18
            $monitor("Time=%0t | en a=%b, data a=%b | en b=%b, data b=%b | bus data=%b",
                   $time, en_a, data_a, en_b, data_b, bus_data);
19
20
            // 초기값 설정
21
            data a = 8'b10101010;
22
            data b = 8'b11001100;
23
            // 테스트 케이스들
24
25
            en a = 1; en b = 0; #10; // A 활성화 -> bus data = data a (10101010)
                              #10; // B 활성화 -> bus data = data b (11001100)
26
                              #10; // XOR 조건 위반 -> bus data는 고임피던스 상태(Z)
27
28
                              #10: // 둘 다 비활성화 -> bus data는 고임피던스 상태(Z)
29
            $finish;
30
        end
31
    endmodule
```

### 3상태 버스 를 활용한 실습-testbench code결과

```
`timescale 1ns / 1ps
    //tb 3state ex1.v
    module tb multiplexed bus driver();
        reg [7:0] data_a;
                            // 테스트용 회로 블록 A 데이터 입력
        reg [7:0] data b; // 테스트용 회로 블록 B 데이터 입력
                            // 테스트용 회로 블록 A 활성화 신호
        reg en_a;
                            // 테스트용 회로 블록 B 활성화 신호
        reg en b;
        wire [7:0] bus data; // 공통 데이터 버스 출력
        // DUT(Design Under Test) 인스턴스 생성
9
        multiplexed bus driver uut (
10
            .data a(data a),
11
12
           .data_b(data_b),
13
          .en_a(en_a),
           .en b(en b),
14
            .bus_data(bus_data)
15
16
        );
        initial begin
17
            $monitor("Time=%0t | en a=%b, data a=%b | en b=%b, data b=%b | bus data=%b",
18
19
                   $time, en a, data a, en b, data b, bus data);
            // 초기값 설정
20
            data a = 8'b10101010;
21
22
            data b = 8'b11001100;
23
            // 테스트 케이스들
24
            en a = 1; en b = 0; #10; // A 활성화 -> bus data = data a (10101010)
25
            en_a = 0; en_b = 1; #10; // B 활성화 -> bus_data = data_b (11001100)
26
27
            en a = 1; en b = 1; #10; // XOR 조건 위반 -> bus data는 고임피던스 상태(Z)
            en_a = 0; en_b = 0; #10; // 둘 다 비활성화 -> bus_data는 고임피던스 상태(Z)
28
29
            $finish;
30
        end
31
    endmodule
```


## 3상태 버스 를 활용한 실습-시뮬레이션 결과

• 시뮬레이션 결과 확인



### SoC 기본 조합논리 구성 블럭 - 3상태 버스


- 양방향 (bidirectional) 버스 드라이버
  - 보내기와 받기를 동시에 처리할 수 있는 회로
  - bus\_data 포트는 inout으로 선언되어야 함



[그림 10-16] 8비트 양방향 버스 드라이버

# 3상태 버스 를 활용한 실습-시뮬레이션 벡터

- 양방향 (bidirectional) 버스 드라이버를 구현한 예입니다.
  - 코드를 작성해 하고 시뮬레이션 해보십시오.
  - 테스트 벡터는 다음장을 참조바랍니다



[그림 10-16] 8비트 양방향 버스 드라이버

```
`timescale 1ns / 1ps
    //3state ex2.v
 3 ∨ module bidirectional_bus_driver (
                                 // 회로 블록에서 버스로 보낼 데이터
        input [7:0] data to bus,
        input send,
                                 // 데이터 전송 활성화 신호
        input rcv,
                                 // 데이터 수신 활성화 신호
                               // 양방향 데이터 버스
        inout [7:0] bus data,
        output reg [7:0] data from bus // 버스에서 읽어온 데이터
 8
 9
   > );
10
        // 3상태 버퍼 구현: send 신호가 활성화되면 data to bus를 bus data로 전달
11
        assign bus data = (send) ? data to bus : 8'bz;
12
13
        // 데이터 수신 로직: rcv 신호가 활성화되면 bus data를 data from bus로 읽어옴
14
        always @(*) begin
15 V
16 V
           if (rcv) begin
17
               data from bus = bus data;
           end else begin
18 V
               data from bus = 8'b0; // 기본값 설정
19
           end
20
21
        end
22
    endmodule
23
```

# 3상태 버스 를 활용한 실습-시뮬레이션 벡터

• 아래 코드를 주석을 참조하여 각각의 경우에 맞는 벡터를 생성해 보시오.


```
// 강제로 bus data를 구동하기 위한 레지스터
      `timescale 1ns / 1ps
                                                                              reg [7:0] bus drive data;
                                                                              assign bus data = (rcv) ? bus drive data : 8'bz; // rcv가 활성화되면 외부에서 값을 구동
     //tb 3state ex2.v
                                                                              initial begin
     module tb bidirectional bus driver();
                                                                                 $monitor("Time=%0t | send=%b | rcv=%b | data to bus=%b | bus data=%b | data from bus=%b",
         reg [7:0] data to bus;
                                                                                        $time, send, rcv, data_to_bus, bus_data, data_from_bus);
                                        // 송신 데이터 입력
                                                                                 // 초기 상태 설정
         reg send;
                                        // 송신 활성화 신호
                                                                                  data to bus = 8'b00000000;
                                       // 수신 활성화 신호
         reg rcv;
                                                                                  send = 0;
         wire [7:0] bus_data; // 양방향 데이터 버스 (inout)
                                                                                  rcv = 0;
                                                                                  bus_drive_data = 8'b00000000;
         wire [7:0] data_from bus; // 수신 데이터 출력
         // DUT(Design Under Test) 인스턴스 생성
 9
                                                                                 // 송신 테스트 (send 활성화)
         bidirectional bus driver uut (
10
              .data to bus(data to bus),
11
                                                                                  data to bus = 8'b10101010; #10;
              .send(send),
12
                                                                                 // 수신 테스트 (rcv 활성화)
              .rcv(rcv),
13
14
              .bus data(bus data),
                                                                                  bus drive data = 8'b11001100; #10;
              .data from bus(data from bus)
15
                                                                                  // 둘 다 비활성화된 상태 확인 (고임피던스 상태)
16
                                                                                  send = 0;
                                                                                  rcv = 0; #10;
                                                                       41
                                                                                  $finish;
                                                                           endmodule
```

# 3상태 버스 를 활용한 실습-testbench code결과

```
// 강제로 bus data를 구동하기 위한 레지스터
      `timescale 1ns / 1ps
                                                                        9
                                                                               reg [7:0] bus drive data;
                                                                               assign bus data = (rcv) ? bus drive data : 8'bz; // rcv가 활성화되면 외부에서 값을 구동
     //tb 3state ex2.v
                                                                              initial begin
     module tb bidirectional bus driver();
                                                                                  $monitor("Time=%0t | send=%b | rcv=%b | data to bus=%b | bus data=%b | data from bus=%b",
                                                                                        $time, send, rcv, data_to_bus, bus_data, data_from_bus);
         reg [7:0] data to bus;
                                       // 송신 데이터 입력
                                                                        3
                                                                                  // 초기 상태 설정
                                        // 송신 활성화 신호
         reg send;
                                                                                  data to bus = 8'b00000000;
                                       // 수신 활성화 신호
         reg rcv;
                                                                                  send = 0;
                                      // 양방향 데이터 버스 (inout)
         wire [7:0] bus data;
                                                                                  rcv = 0;
                                                                                  bus drive_data = 8'b000000000;
         wire [7:0] data_from_bus; // 수신 데이터 출력
                                                                                  #10;
         // DUT(Design Under Test) 인스턴스 생성
 9
                                                                                  // 송신 테스트 (send 활성화)
         bidirectional bus driver uut (
10
                                                                                  send = 1;
                                                                                  rcv = 0;
              .data to bus(data to bus),
11
                                                                                  data to bus = 8'b10101010; #10;
              .send(send),
12
                                                                                 // 수신 테스트 (rcv 활성화)
              .rcv(rcv),
13
                                                                                  send = 0;
                                                                                  rcv = 1;
14
              .bus data(bus data),
                                                                                  bus drive data = 8'b11001100; #10;
              .data from bus(data from bus)
15
                                                                                  // 둘 다 비활성화된 상태 확인 (고임피던스 상태)
                                                                        3
16
                                                                                  send = 0;
                                                                                  rcv = 0; #10;
                                                                       40
                                                                       41
                                                                                  $finish;
                                                                           endmodule
```

# 3상태 버스 를 활용한 실습-시뮬레이션 결과

• 시뮬레이션 결과 확인



# **Thanks**