SoC를 이해하기 위해 알아야할 순차 기본 구성 블럭

You are free to fork or clone this material. See [LICENSE.md](https://github.com/arm-university/Introduction-to-SoC-Design-Education-Kit/blob/main/License/LICENSE.md) for the complete license.

Agenda

- SoC 기본 순차논리 구성 블럭 이해하기
 - 플립플랍
 - counter와 시프트 레지스터
 - 레지스터 맵과 메모리
 - FSM 이해하기
- 기본 블럭 시뮬레이션 해보기 실습
- Q&A

SoC 기본 순차논리

• 순차회로

- 현재의 입력, 과거의 입력, 회로에 기억된 상태값에 의해 출력이 결정
- 과거의 입력, 현재의 상태값을 저장하는 저장소자(래치, 플립플롭)와 조합논리회로로 구성
- 데이터 레지스터, 시프트 레지스터, 계수기(counter), 직렬/병렬 변환기, 유한상태머신 (Finite State Machine; FSM), 주파수 분주기, 펄스 발생기 등

• 래치와 플립플롭


- 래치 (latch) : 클록신호의 레벨(즉, 0 또는 1)에 따라 동작하는 저장소자
- 플립플롭 (Flop-flop): 클록신호의 상승 또는 하강에지에 동기되어 동작하는 저장소자
- always 구문 내부에 if 조건문을 이용하여 모델링

• 순차회로의 모델링

- always 블록을 이용한 행위수준 모델링, 게이트 프리미티브 및 하위모듈 인스턴스, 연속 할당문 등 다양한 Verilog HDL 구문들이 사용됨
- 할당문의 형태 (nonblocking 또는 blocking)에 따라 회로의 동작과 구조가 달라짐

SoC 기본 순차논리 - D 래치


- 클록 신호의 레벨 (0 또는 1)에 따라 통과모드 또는 유지모드로 동작
 - 통과 (transparent) 모드 : 입력 D가 출력 Q로 통과됨
 - 유지 (hold) 모드 : 출력 Q의 값이 유지됨
 - positive (level-sensitive) latch, negative (level-sensitive) latch



[그림 11-1] positive D 래치

SoC 기본 순차논리 - D 플립플롭

- 클록 신호의 천이에지 (transition edge)에서 동작
 - 한 클록 주기 동안 정보를 저장함
 - positive edge-triggered, negative edge-triggered
 - always 블록의 감지신호목록에 클록신호만 포함됨



[그림 11-6] 상승에지 트리거 D 플립플롭

래치와 플립플롭의 차이점

특성	래치	플립플롭
클록 감응성	레벨에 반응	에지에 반응
데이터 변경	클록 활성 레벨 동안 지속적	클록 에지에서만
안정성	글리치에 취약	글리치에 강함
동기화	비동기 동작 가능	주로 동기식 시스템에서 사용
회로 복잡성	상대적으로 단순	더 복잡 (일반적으로 두 개의 래치로 구성)
전력 소비	상대적으로 낮음	상대적으로 높음
주요 응용	간단한 저장, 비동기 시스템	동기식 디지털 시스템, 레지스터, 카운터
Verilog 모델링	always @(*) 또는 always @(CLK)	always @(posedge CLK) 또는 always @(negedge CLK)

SoC 기본 순차논리 – 래치와 플립플롭 주요 응용분야

적용 분야	래치	플립플롭
메모리 요소	✓	✓
카운터	✓	✓
레지스터	✓	✓
시프트 레지스터	✓	✓
전력 게이팅 회로	~	
클록 게이팅 회로	~	
고속 회로 설계	✓	
주파수 분주기		✓
데이터 전송		✓
입력 동기화		✓
바운스 제거 스위치		✓
제어 회로 및 알람	✓	✓
주파수 합성기		✓
유한 상태 기계 (FSM)	~	✓

SoC 기본 순차논리 - 계수기

- 계수기(counter)
 - 클록 펄스가 인가될 때마다 값이 증가 또는 감소되는 회로
 - 주파수 분주기, 타이밍 및 제어 신호 생성 등 디지털 회로 설계에 폭넓게 사용

동기식 계수기

- 모든 플립플롭이 하나의 공통 클록신호에 의해 구동되며, 모든 플립플롭의 상태변경이 동시에 일어남
- 장점: 설계와 검증이 용이하며, 계수 속도가 빠름
- 단점: 비동기식 카운터에 비하여 회로가 복잡함


비동기식 계수기

- 첫단의 플립플롭에 클록신호가 인가되면, 플립플롭의 출력이 다음 단의 플립플롭을 트리거시키는 방식으로 동작 → 리플 계수기(ripple counter)라고도 함
- 장점: 동기식 계수기에 비해 회로가 단순해짐
- 단점: 각 플립플롭의 전파 지연이 누적되어 최종단의 출력까지 전파되어 속도가 느림

SoC 기본 순차논리 – 계수기 주요 응용분야

- SoC 주변장치에서의 활용
 - 1. 주파수 분주: 높은 주파수의 클록 신호를 낮은 주파수로 나누는 데 사용됩니다.
 - 2. 타이밍 생성: 특정 시간 간격으로 이벤트를 트리거하는 데 사용됩니다.
 - 3.제어 신호 생성: 다른 주변장치나 모듈을 제어하기 위한 신호를 생성합니다.
 - 4.이벤트 카운팅: 특정 이벤트의 발생 횟수를 세는 데 사용됩니다.

주파수 분주기 사용 예



SoC 기본 순차논리 – 계수기 실습:주파수 분주기 실습

• 주파수 1/10 분주기 , duty 50% 실습




그림 1. 주파수, 주기, duty cycle




그림 2. 주파수 분주기

```
`timescale 1ns / 1ps
     //fdivider 10.v
     module freq divider by 10 #(
          parameter DIVISOR = 10
 5
     )(
                                      —Clk in—
         input wire clk in,
                                                            —Clk out⊸
         input wire reset,
                                                  divider 10
         output reg clk out
                                      -reset-
         localparam WIDTH = $clog2(DIVISOR);
         reg [WIDTH-1:0] count;
13
14
         always @(posedge clk in or posedge reset) begin
15
             if (reset) begin
                  count <= 0;
16
17
                 clk out <= 1'b0;</pre>
18
             end else begin
19
                 if (count == DIVISOR - 1) begin
20
                      count <= 0;
                  end else begin
21
22
                      count <= count + 1'b1;</pre>
23
                  end
24
                  // DIVISOR의 절반에 도달할 때마다 출력 토글
25
26
                  if (count == (DIVISOR / 2) - 1) begin
27
                      clk out <= 1'b1;</pre>
                  end else if (count == DIVISOR - 1) begin
28
29
                      clk out <= 1'b0;
30
                  end
31
             end
32
         end
33
34
     endmodule
```

계수기 실습:주파수 분주기 실습 – 시뮬레이션 벡터

• 아래 코드를 주석을 참조하여 각각의 경우에 맞는 벡터를 생성해 보시오.

```
`timescale 1ns / 1ps
                                                  // 클록 생성 (10ns 주기, 100MHz)
     //tb_fdivider_10.v
                                                  always #5 clk in = ~clk in;
     module freq divider by 10 tb;
         reg clk in;
                                                  initial begin
         reg reset;
                                                     clk in = 0;
                                          4
         wire clk out;
                                                     reset = 1;
                                                     #20 reset = 0; // 20ns 후 리셋 해제
         freq divider by 10 #(
             .DIVISOR(10)
                                                     // 200 사이클 동안 시뮬레이션
10
           divider (
                                          5
                                                     repeat(200) @(posedge clk_in);
11
             .clk_in(clk_in),
12
             .reset(reset),
                                                     $finish;
13
             .clk out(clk out)
                                                  end
14
```

계수기 실습:주파수 분주기 실습- testbench code결과

```
`timescale 1ns / 1ps
    //tb_fdivider_10.v
     module freq divider by 10 tb;
         reg clk in;
         reg reset;
         wire clk_out;
         freq divider by 10 #(
             .DIVISOR(10)
         ) divider (
11
             .clk_in(clk_in),
             .reset(reset),
12
             .clk_out(clk_out)
13
         );
14
15
         // 클록 생성 (10ns 주기, 100MHz)
3
         always #5 clk_in = ~clk_in;
18
19
         initial begin
            clk in = 0;
20
21
             reset = 1;
             #20 reset = 0; // 20ns 후 리셋 해제
            // 200 사이클 동안 시뮬레이션
             repeat(200) @(posedge clk_in);
             $finish;
25
26
         end
         // 결과 모니터링
27
         always @(posedge clk in) begin
28
             $display("Time=%0t, clk_in=%b, clk_out=%b", $time, clk_in, clk_out);
29
30
         end
     endmodule
31
```

계수기 실습:주파수 분주기 시뮬레이션 결과

'd 10

'd 4

'h 0

0

DIVISOR

- ☑ WIDTH


→ ☐ clk_in

□ clk_out

🚾 count[3:0]

reset

10




X5 X6 X7 X8 X9

SoC 기본 순차논리 - 시프트 레지스터

- 시프트 레지스터 (shift register)
 - 클록신호가 인가될 때마다 저장된 플립플롭에 저장된 데이터가 왼쪽 또는 오른쪽으로 이동되는 회로
 - 여러 개의 플립플롭이 직렬로 연결된 구조
 - 형태
 - 직렬입력 직렬출력 (Serial-In, Serial-Out)
 - 직렬입력 병렬출력 (Serial-In, Parallel-Out)
 - 병렬입력 직렬출력 (Parallel-In, Serial-Out)
 - 병렬입력 병렬출력 (Parallel-In, Parallel-Out)
 - 왼쪽 시프트, 오른쪽 시프트, 양방향 시프트
 - nonblocking 할당문, 시프트 연산자, 결합 연산자, 반복문 등으로 모델링

SoC 기본 순차논리 - 직렬입력-직병렬출력 시프트 레지스터

• 8비트 직렬입력-직력/병렬 출력 시프트 레지스터



SoC 기본 순차논리 - 시프트 레지스터

기능	설명	활용 예시
SIPO	외부에서 직렬로 들어오는 데이터를 병렬로 변환하여 GPIO 출력으로 제공	SPI/I ² C 등 직렬 인터페이스를 통해 데이터를 받아 GPIO 포트 확장
PISO	내부의 병렬 데이터를 직렬 형태로 변환하여 외부에 전송	여러 개의 스위치나 센서 등으로부터 읽은 GPIO 상태를 직렬 인터페이스를 통해 프로세서나 다른 장치로 전송

SoC 기본 순차논리 -8비트 직렬 입력-병렬 출력 실습

• 아래 코드를 작성하여 시뮬레이션 해 보시오.


```
`timescale 1ns / 1ps
4
     module shift register sipo #(
         parameter WIDTH = 8
 5
 6
7
         input clk,
         input reset,
 8
         input serial in,
 9
         output reg [7:0] parallel out
10
11
12
13
     always @(posedge clk or posedge reset) begin
14
         if (reset) begin
             parallel out <= 8'b0;
15
         end else begin
16
             // 왼쪽으로 한 비트씩 시프트하고 가장 오른쪽에 입력 삽입
17
18
             parallel out <= {parallel out[6:0], serial in};</pre>
19
         end
20
     end
21
22
     endmodule
```

데이터 직렬입력-8비트 직렬 입력-병렬 출력 – 시뮬레이션 벡터


• 아래 코드를 참조하여 시뮬레이션 해보시기 바랍니다.

```
`timescale 1ns / 1ps
                                                        // 입력 데이터 및 리셋 신호 설정
                                                   24
 2
                                                        initial begin
                                                   25
     module tb shift register sipo;
                                                            reset = 1'b1; serial in = 0;
                                                   26
                                                            #15 \text{ reset} = 1'b0;
     localparam WIDTH = 8;
                                                    27
                                                            // random vector 생성 test
                                                    28
 5
                                                            repeat(WIDTH*2) begin
                                                    29
     reg clk;
                                                    30
                                                                @(negedge clk);
     reg reset;
                                                                // 랜덤 비트 입력 (SoC 환경에서의 데이터 입력 상황 모사)
                                                   31
     reg serial in;
                                                                serial in = $random % 2;
                                                    32
     wire [WIDTH -1:0] parallel out;
                                                    33
                                                            end
     // 모듈 인스턴스화
10
                                                    34
                                                            // 추가 클럭 사이클 진행 후 종료
     shift register_sipo uut (
11
                                                    35
                                                            #50 $finish;
         .clk(clk),
12
                                                    36
                                                        end
13
         .reset(reset),
                                                   37
                                                        // 결과 모니터링
14
         .serial in(serial in),
                                                   38
                                                        initial begin
                                                   39
15
         .parallel out(parallel out)
                                                   40
                                                            $monitor("time=%0t | reset=%b | serial in=%b | parallel out=%b",
     );
16
                                                   41
                                                                    $time, reset, serial in, parallel out);
17
                                                   42
                                                         end
     // 클럭 생성 (100MHz)
18
                                                   43
     initial begin
19
                                                   44
                                                         endmodule
20
         clk = 0:
         forever #5 clk = ~clk; // 주기 10ns (100MHz)
21
22
     end
```

데이터 직렬입력-8비트 직렬 입력-병렬 출력 – testbench code결과



SoC 기본 순차논리 - 레지스터 맵과 메모리 맵



레지스터 맵(Register Map) 예시

주소 (Hex)	이름	설명	읽기/쓰기
0x00	CONTROL	하드웨어 제어	RW
0x04	STATUS	하드웨어 상태	R
0x08	DATA_IN	입력 데이터	R
0x0C	DATA_OUT	출력 데이터	W

SoC 기본 순차논리 - 레지스터 맵과 메모리 맵

- 메모리 맵(Memory Map)
- **메모리 맵**은 SoC에서 사용 가능한 메모리 공간을 정의한 것입니다.
 - CPU가 접근할 수 있는 모든 메모리 영역을 포함하며, 각 영역은 특정 용도로 나뉩니다.

• 특징

- 주소 공간 분할: 메모리는 코드, 데이터, 스택, 외부 장치 등으로 분할됩니다.
- 장치 매핑:
 - 외부 장치(예: UART, SPI 등)는 메모리 주소에 매핑되어 CPU가 이를 제어할 수 있습니다.
- 효율적 설계:
 - 메모리 맵을 통해 데이터와 장치 간의 효율적인 접근이 가능합니다.

예시

주소 범위 (Hex)	용도	설명
0x00000000~0x0000FFFF	ROM	부트 코드 저장
0x00010000~0x0001FFFF	RAM	실행 중인 프로그램 데이터
0x80000000~0x80000FFF	UART	UART 제어 및 데이터 전송
0x90000000~0x90000FFF	GPIO	GPIO 핀 설정 및 상태 확인

SoC 기본 순차논리 레지스터 맵을 통한 메모리 관리

- 레지스터 맵(Register Map)은 하드웨어 모듈의 제어 및 상태 정보를 특정 메모리 주소에 매핑하여 소프트웨어가 이를 효율적으로 관리
- 하드웨어와 소프트웨어 간의 상호작용이 체계적으로 이루어지며, 메모리 관리가 간소화
- 레지스터 맵을 통한 메모리 관리의 주요 원칙

원칙	설명
주소 공간 분할	각 레지스터에 고유한 메모리 주소를 할당하여 하드웨어 모듈 간 충돌을 방지하고 체계적으로 관리.
효율적인 접근	CPU가 특정 주소를 통해 하드웨어를 제어하거나 상태를 읽음으로써 빠르고 간단한 데이터 처리 가능.
읽기/쓰기 권한 설정	레지스터마다 읽기(Read), 쓰기(Write), 읽기-쓰기(Read-Write) 권한을 설정하여 잘못된 접근 방지.
확장성	새로운 하드웨어 모듈 추가 시 기존 메모리 구조에 쉽게 통합 가능 (새로운 주소 공간만 추가).
메모리 보호	권한 설정 및 주소 분리를 통해 소프트웨어가 불필요하거나 잘못된 영역에 접근하지 않도록 보호.

SoC 기본 순차논리 레지스터 맵을 통한 메모리 관리

항목	설명
효율적인 자원 분배	각 하드웨어 모듈에 고유한 메모리 공간을 할당하여 충돌을 방지하고, CPU가 효율적으로 접근 가능.
소프트웨어와 하드웨어 통합	소프트웨어가 특정 메모리 주소를 통해 하드웨어를 제어하거나 상태를 읽음으로써 간단한 통합 가능.
확장성	새로운 하드웨어 모듈 추가 시 기존 구조에 쉽게 통합 가능 (새로운 주소 공간만 추가).
읽기/쓰기 권한 설정	레지스터마다 읽기(Read), 쓰기(Write), 읽기-쓰기(Read-Write) 권한을 설정하여 메모리 보호 가능.
디버깅 및 유지보수 용이성	명확히 정의된 레지스터 맵 덕분에 소프트웨어와 하드웨어 간의 인터페이스가 직관적이고 문제 해결이 용이.

SoC 기본 순차논리 - 레지스터 맵 실습

• 아래 코드를 작성하여 시뮬레이션 해 보시오.


```
`timescale 1ns / 1ps
     module SimpleRegister (
                           // 클럭 신호
        input clk,
        input reset, // 리셋 신호
 4
        input write enable, // 쓰기 활성화 신호
        input [7:0] write_data, // 쓰기 데이터
 6
        output [7:0] read data // 읽기 데이터
 7
 8
 9
        // 8비트 레지스터 선언
10
        reg [7:0] register;
11
12
        // 클럭 상승 에지에서 동작
13
14
        always @(posedge clk or posedge reset) begin
15
           if (reset) begin
               register <= 8'b0; // 리셋 시 레지스터 초기화
16
17
           end else if (write enable) begin
               register <= write data; // 쓰기 활성화 시 데이터 저장
18
19
           end
20
        end
21
        // 읽기 데이터는 항상 현재 레지스터 값 출력
22
23
        assign read data = register;
24
     endmodule
25
```

레지스터 실습 – 시뮬레이션 벡터

• 아래 코드를 참조하여 시뮬레이션 해보시기 바랍니다.


```
// 클럭 생성기
                                                19
 4
         reg clk;
                                                        initial begin
                                                20 \
 5
         reg reset;
                                                            clk = 0;
                                                21
 6
         reg write enable;
                                                22
                                                            forever #5 clk = ~clk; // 10ns 주기의 클럭 생성
 7
         reg [7:0] write data;
                                                23
                                                         end
 8
         wire [7:0] read data;
                                                24
                                                25 \
                                                        initial begin
 9
                                                            // 초기화 및 테스트 시퀀스 시작
                                                26
         // SimpleRegister 인스턴스 생성
10
                                                27
                                                            reset = 1; write enable = 0; write data = 8'b0;
          SimpleRegister uut (
11
                                                            #10 reset = 0; // 리셋 비활성화
                                                28
12
              .clk(clk),
                                                29
13
              .reset(reset),
                                                30
                                                            // 쓰기 테스트: 값 42 저장
                                                            #10 write enable = 1; write data = 8'd42;
14
              .write_enable(write_enable),
                                                31
                                                            #10 write enable = 0;
                                                32
15
              .write data(write data),
                                                33
16
              .read data(read data)
                                                34
                                                            // 읽기 테스트: 저장된 값 확인
17
          );
                                                            #10 $display("Read Data: %d", read data);
                                                35
                                                36
                                                            $finish; // 시뮬레이션 종료
                                                37
                                                38
                                                         end
```

레지스터 맵과 메모리 맵 실습-testbench code결과



SoC 기본 유한상태머신 회로


- 유한상태 머신(Finite State Machine; FSM)
 - 정해진 수의 상태를 가지고 상태들 간의 천이에 의해 출력을 생성하는 회로
 - 디지털 시스템의 제어회로 구성에 사용
 - Moore 머신 : 출력이 단지 현재상태에 의해서 결정
 - Mealy 머신 : 현재상태와 입력에 의해 출력이 결정



로직 종류	역할 및 특징
1. State Sequential Logic	클럭을 기준으로 현재 상태(state)를 저장하고 업데이트합니다.
2. Next Combinational Logic	입력과 현재 상태에 따라 다음 상태(next_state)를 결정합니다.
3. Output Logic	Moore FSM에서는 현재 상태만으로 출력을 결정하며, Mealy FSM에서는 입력과 현재 상태 모두를 고려하여 출력을 결정합니다.


[그림 11-27] 유한상태머신의 구조

SoC 기본 유한상태머신 회로




특징	Mealy 머신	Moore 머신
출력 결정 방식	현재 상태와 입력	현재 상태
출력 반응 속도	입력 변화에 즉각 반응	클럭 주기에 따라 반응
설계 복잡도	상대적으로 복잡	상대적으로 단순
상태 수	적음	많음

SoC 기본 유한상태머신 회로 - Moore FSM 회로



SoC 기본 유한상태머신 회로 - Moore FSM 회로

• 4개의 상태를 갖는 FSM 모델링



[그림 11-28] 4개의 상태를 갖는 FSM 예

현재 상태	입력 조건	다음 상태	출력
IDLE	go = 0	IDLE	없음
IDLE	go = 1	READ	없음
READ	ws = 1	DLY	rd = 1
DLY	ws = 0	DONE	rd = 1
DONE	N/A	IDLE	ds = 1

SoC 기본 순차논리 - Moore FSM 회로 실습

```
`timescale 1ns / 1ps
    module moore fsm (
                        // 클럭 신호
        input clk,
        input reset, // 리셋 신호 (비동기)
4
                                                            30
                        // 입력 신호 go
        input go,
                                                            31
        input ws, // 입력 신호 ws
                                                            32
        output reg rd, // 출력 신호 rd
                                                            33
        output reg ds // 출력 신호 ds
8
                                                            34
                                                            35
9
                                                            36
10
                                                            37
        // 상태 정의 (4개의 상태)
11
                                                            38
        localparam IDLE = 2'b00,
12
                                                            39
                 READ = 2'b01,
13
                                                            40
14
                 DLY = 2'b10,
                                                            41
15
                 DONE = 2'b11:
                                                            42
16
                                                            43
        reg [1:0] state, next state; // 현재 상태와 다음 상태
17
18
                                                            45
        // 상태 레지스터: 현재 상태를 저장
                                                            46
19
                                                            47
        always @(posedge clk or posedge reset) begin
20
                                                            48
21
           if (reset)
               state <= IDLE;
                                 // 리셋 시 초기 상태는 IDLE
                                                            50
           else
                                                            51
               state <= next state; // 다음 상태로 전환
24
                                                            52
25
        end
                                                            53
26
                                                            54
```

```
// 다음 상태 로직: 입력(go, ws)에 따라 상태 전환 결정
always @(*) begin
   case (state)
      IDLE:
          if (go)
             next state = READ; // go=1이면 READ로 전환
          else
             next state = IDLE; // go=0이면 IDLE 유지
       READ:
          if (ws)
             next state = DLY; // ws=1이면 DLY로 전환
          else
             next_state = READ; // ws=0이면 READ 유지
       DLY:
          if (!ws)
             next state = DONE; // ws=0이면 DONE으로 전환
          else
                               // ws=1이면 DLY 유지
             next state = DLY;
       DONE:
                               // DONE 이후에는 항상 IDLE로 복귀
          next state = IDLE;
      default:
          next_state = IDLE; // 기본값은 IDLE
   endcase
end
```

SoC 기본 순차논리 - Moore FSM 회로 실습

```
// 출력 로직: 현재 상태에 따라 출력 결정 (Moore 머신)
        always @(*) begin
            case (state)
                IDLE: begin
60
                   rd = 0;
                   ds = 0:
61
62
                end
                READ: begin
63
                  rd = 1; // READ 상태에서 rd 활성화
64
                   ds = 0;
65
66
                end
67
                DLY: begin
                  rd = 1; // DLY 상태에서 rd 유지 활성화
68
69
                   ds = 0;
70
                end
71
                DONE: begin
72
                   rd = 0;
                   ds = 1; // DONE 상태에서 ds 활성화
73
74
                end
                default: begin
75
                    rd = 0;
76
                   ds = 0:
77
78
                end
            endcase
79
80
        end
81
     endmodule
```


Moore FSM 회로 실습 – 시뮬레이션 벡터

• 아래 코드를 주석을 참조하여 각각의 경우에 맞는 벡터를 생성해 보시오.


```
`timescale 1ns / 1ps
 2
    module tb moore fsm;
 4
        // 테스트 벤치에서 사용할 신호 정의
 5
        reg clk;
                      // 클럭 신호
 6
                     // 리셋 신호
        reg reset;
                      // 입력 신호 go
 8
        reg go;
        reg ws;
                      // 입력 신호 ws
 9
                      // 출력 신호 rd
10
        wire rd;
                      // 출력 신호 ds
        wire ds:
11
12
13
        // DUT (Device Under Test) 인스턴스화
14
        moore fsm uut (
15
            .clk(clk),
            .reset(reset),
16
17
            .go(go),
18
            .ws(ws),
            .rd(rd),
19
20
            .ds(ds)
21
22
        // 클럭 생성: 10ns 주기로 클럭 신호 변경
23
        always #5 clk = ~clk;
```


```
// 초기화 및 테스트 시퀀스 작성
         initial begin
            // 초기 상태 설정
            clk = 0:
29
30
            reset = 0;
31
            go = 0;
            Ws = 0;
            // 리셋 활성화 (비동기 리셋)
33
34
            #10 reset = 1;
            #10 reset = 0;
36
            // IDLE -> READ 상태로 전환 (go=1)
37
            #10 go = 1;
38
            #10 go = 0;
            // READ -> DLY 상태로 전환 (ws=1)
39
40
            #10 \text{ ws} = 1;
            // DLY -> DONE 상태로 전환 (ws=0)
            #20 \text{ ws} = 0;
            // DONE -> IDLE 상태로 복귀 (자동 복귀)
43
44
            // 추가 테스트: 다시 READ 상태로 전화
            #10 go = 1;
46
47
            #10 go = 0;
            // 종료 조건
49
            #50 $stop;
50
        // 모니터링: 출력 값 확인
51
52
        initial begin
53
            $monitor("Time=%0t | clk=%b | reset=%b | go=%b | ws=%b | rd=%b | ds=%b | state=%b",
54
                   $time, clk, reset, go, ws, rd, ds, uut.state);
55
         end
56
57
     endmodule
```

Moore FSM 회로 실습-testbench code결과




SoC 기본 순차논리 - Mealy FSM 회로 실습





SoC 기본 유한상태머신 회로 - Mealy FSM 회로

1010 detector Mealy vs Moore



1010 Non-Overlapping Mealy Sequence Detector

1010 Non-Overlapping Moore Sequence Detector

SoC 기본 순차논리 - Mealy FSM 회로

16

17

18

19

20

21

23

24

25

26

27

28

29

32

33

34

35

30 V

31 V


22 V

```
timescale 1ns / 1ps
    \vee module seg detector 1010(input clk, rst n, x, output z);
        parameter A = 4'h1;
       parameter B = 4'h2;
       parameter C = 4'h3;
 5
       parameter D = 4'h4;
 6
        reg [3:0] state, next_state;
        always @(posedge clk or negedge rst_n) begin
         if(!rst n) begin
            state <= A;
11
12
          end
13
          else state <= next state;</pre>
14
        end
```

상태	의미 (탐지한 입력 시퀀스)
Α	초기 상태 (아무것도 감지되지 않음)
В	입력에서 '1'을 감지함
С	입력에서 '10'을 감지함
D	입력에서 '101'을 감지함

```
always @(state or x) begin
  case(state)
    A: begin
         if(x == 0) next state = A;
                    next state = B;
         else
       end
    B: begin
         if(x == 0) next state = C;
                    next state = B;
         else
       end
    C: begin
         if(x == 0) next state = A;
         else
                    next state = D;
       end
    D: begin//This state only differs when
      if(x == 0) next state = A;
         else
                    next state = B;
       end
    default: next state = A;
 endcase
end
assign z = (state == D) && (x == 0)? 1:0;
```


Mealy FSM 회로 실습 – 시뮬레이션 벡터



시간(ns)	입력 X	설명
초기값	x=0	초기 상태
#3	x=1	'1' 감지 시작
#7	x=0	'10' 감지
#11	x=1	'101' 감지
#15	x=0	'1010' 패턴 완성 → 출력(z) 활성화
이후	다양한 값	중첩되지 않는 새로운 패턴 감지 테스트

```
initial begin
          x = 0;
          #1 rst n = 0;
          #2 rst n = 1;
14
15
          #3 x = 1;
16
          #4 \times = 1;
17
          #4 x = 0;
18
          #4 \times = 1;
          #4 x = 0;
19
20
          #4 \times = 1;
21
          #4 x = 0;
22
          #4 \times = 1;
23
          #4 \times = 1;
          #4 \times = 1;
24
25
          #4 x = 0;
26
          #4 \times = 1;
27
          #4 x = 0;
28
          #4 \times = 1;
29
          #4 x = 0;
30
          #10;
          $finish;
31
32
        end
33
        initial begin
34
          // Dump waves
35
          $dumpfile("dump.vcd");
36
          $dumpvars(0);
37
        end
      endmodule
```

Mealy FSM 회로 실습- testbench code결과



┛ Mealy와 Moore의 차이 : 상태도에 따른 출력 1clock의 차이가 발생함

Thanks