SoC UART Peripheral

프로토콜 & TX & FIFO

You are free to fork or clone this material. See [LICENSE.md](https://github.com/arm-university/Introduction-to-SoC-Design-Education-Kit/blob/main/License/LICENSE.md) for the complete license.

Agenda

- 1. Serial and Parallel 통신의 원리
- 2. UART 통신의 개념 및 구조
 - UART 통신 개념 이해
 - UART 통신 시스템 이해
 - UART 프로토콜 이해
 - UART 모듈 내부 블럭도 , baud rate 및 비트별 설정, tx/rx제어신호, 주요 레지스터맵
 - UART통신을 위한 HW 구조 및 시스템 이해
 - 주변 기기와 통신을 위한 연결 방법 및 구성방법
 - UART TX Module Testbench를 활용한 timing 시뮬레이션
- 3. Q&A

수업 목표

- 이 강의가 끝나면, 여러분은 다음을 할 수 있어야 합니다:
 - 직렬 통신과 병렬 통신의 개념을 설명하고, 각각의 응용 사례를 제시할 수 있다.
 - 동기식 직렬 통신과 비동기식 직렬 통신의 차이점을 설명할 수 있다.
 - 직렬 통신과 병렬 통신을 비교하고, 각각의 장단점을 설명할 수 있다.
 - UART와 그 통신 프로토콜에 대해 설명할 수 있다.
 - AHB UART 주변 장치의 구성 요소를 설명하고, 각 구성 요소의 기능을 기술할 수 있다

직렬 통신과 병렬 통신의 원리

- 직렬 통신 (Serial Communication)
 - 직렬 통신은 데이터를 한 번에 한 비트씩 순차적으로 전송하는 방식입니다. 이는 단일 채널 또는 라인을 사용하며, 송신 장치가 데이터를 하나씩 보내고 수신 장치가 이를 재조립하여 메시지를 완성
- 병렬 통신 (Parallel Communication)
 - 병렬 통신은 여러 비트를 동시에 전송하는 방식으로, 각 비트가 별도의 채널을 통해 전달

Serial Communication


- Serial Communication
 - 데이터를 한 번에 한 비트씩 순차적으로 전송하는 방식 주로 장거리 통신, 모뎀, 그리고 네트워크가 아닌 장치 간 통신에 사용됨 예시로는 UART, SPI, I2C, USB, Ethernet, PCI Express 등이 있음



Serial communication


Parallel Communication

- 여러 비트가 동시에 전송
- Serial 방식은 데이터를 한 번에 한 비트씩 순차적으로 전송
- Parallel 전송은 일반적으로 동기식.
 - 예로는 Arm AHB와 같은 칩 내부 버스가 있습니다



Parallel communication

Mode of Serial Communication




Types of Serial Communication

동기식 serial transmission

 송신자와 수신자가 공통 클록을 공유함. 데이터 전송 전용으로 하나의 와이어가 사용되기 때문에 더 효율적인 전송이 가능함.

추가 클록 와이어가 필요하기 때문에 비용이 더 많이 듦.




Synchronous communication

비동기식 serial transmission

 송신자는 클록 신호를 전송할 필요가 없음. 송신자와 수신자가 미리 타이밍 파라미터에 대해 합의함.

 저소요 두기회회가 의체 투병회 비투기

전송을 동기화하기 위해 특별한 비트가 추가됨.




Asynchronous communication

Serial vs Parallel Communication

Serial Parallel


특성	직렬 통신	병렬 통신
데이터 전송 방식	한 번에 한 비트씩 순차적으로	여러 비트를 동시에
Wire Cost	적음 (1~4개)	높음 (8개 이상)
거리	장거리 전송에 적합	짧은 거리에서만 효과적
간섭	간섭이 적음	간섭 가능성이 높음
동기화	프로토콜 등 다양한 방법이 필요함	복잡함
전송속도	제한된 전송속도	높은 전송속도


Building a System on a Chip (SoC)



UART Overview

- UART
 - 비동기식 통신, clock 와이어가 필요 없음, 미리 합의된 baud rate 사용
 - 별도의 송신(TX) 및 수신(RX) 와이어 사용
- UART communication
 - 데이터를 병렬에서 직렬로 변환
 - 직렬 케이블을 통해 순차적으로 데이터 전송
 - 순차적으로 받은 데이터를 다시 병렬로 재조립





UART Protocol

Start bit

Bit 0

Bit 1

- 데이터 전송은 시작 비트로 시작되며, 논리 신호를 한 클록 사이클 동안 낮게 유지.
- 다음 여덟 클록 사이클 동안 송신기로부터 8비트가 순차적으로 전송.
- 선택적으로, 전송 신뢰성을 향상시키기 위해 하나의 패리티 비트를 추가 가능.
- 전송이 완료되었음을 나타내기 위해 마지막에 데이터 와이어를 높은 상태로 Stop bit Bit 5 Bit 6

Transfer one byte without parity bit

Bit 3

Bit 2



Bit 4

Bit 7

Transfer one byte with parity bit

UART Protocol - 패리티 비트 (Parity Bit)

- UART Protocol 패리티 비트 (Parity Bit)
 - 패리티 비트는 UART 통신에서 오류 검출을 위해 사용되는 선택적인 비트
 - 데이터 전송 중에 발생할 수 있는 단일 비트 오류를 감지하는 데 도움을 줍니다. 송신자는 패리티 비트를 데이터 프레임에 추가하고, 수신자는 이를 통해 데이터의 무결성을 확인
 - 짝수 패리티 (Even Parity)
 - 데이터 비트 내 '1'의 개수를 짝수로 만들기 위해 패리티 비트를 설정.
 - 예: 데이터가 1011(1이 3개)라면, 패리티 비트를 1로 추가하여 '1'의 개수를 짝수로 만듬.

짝수 패리티 (Even Parity)의 예										
START	DO	D1	D2	D3	D4	D5	D6	D7	PARITY (Even)	STOP
0	1	0	1	0	0	1	0	0	1	1

- 홀수 패리티 (Odd Parity)
 - 데이터 비트 내 '1'의 개수를 홀수로 만들기 위해 패리티 비트를 설정.
 - 예: 데이터가 1010(1이 2개)라면, 패리티 비트를 1로 추가하여 '1'의 개수를 홀수로 만듬.


홀수 패리티 (Odd Parity)의 예										
START	DO	D1	D2	D3	D4	D5	D6	D7	PARITY (Odd)	STOP
0	1	0	1	0	0	1	0	0	0	1


- 없음 (No Parity)
 - 패리티 비트를 사용하지 않습니다. 이 경우, 데이터 프레임은 START, DATA, STOP 비트만으로 구성.


UART Protocol 주요 설정 사항


UART Protocol


- Baudrate
 - Baud Rate는 초당 전송되는 신호 변화의 횟수를 나타내며, 데이터 전송 속도를 결정
- Data Bits
 - 데이터 프레임 내에서 전송되는 데이터 비트의 개수를 나타냄.
- Stop Bits
 - 데이터 프레임의 끝을 나타내는 비트로, 수신기가 데이터 프레임의 종료를 인식
- Parity (None)
 - 패리티 비트는 오류 검출을 위해 추가되는 선택적 비트











Character-Encoding Scheme


- 문자는 American Standard Code for Information Interchange로 인코딩 됩니다. (ASCII)
 - 128개의 문자를 인코딩
 - 95개의 출력 가능한 문자(예: "a", "b", "1", "2")
 - 33개의 출력 불가능한 제어 문자(예: 줄 바꿈, 백스페이스, 이스케이프)
 - 7비트로 표현 가능하며, 저장 편의를 위해 일반적으로 1바이트로 저장됨
- UTF-8 (UCS Transformation Format—8-bit)
 - 2007년부터 ASCII에서 파생됨
 - 가변 폭 인코딩 방식
 - 월드 와이드 웹에서 널리 사용됨
 - 원래의 ASCII와 호환됨

ASCII Encoded Characters

- 아래 표는 ASCII로 인코딩된 자주 사용되는 문자들을 나열한 것입니다.
- https://en.wikipedia.org/wiki/ASCII


Hex	Character	Hex	Character	Hex	Character
0x30	0	0x41	А	0x61	а
0x31	1	0x42	В	0x62	b
0x32	2	0x43	С	0x63	С
0x33	3	0x44	D	0x64	d
0x34	4	0x45	Е	0x65	е
0x35	5	0x46	F	0x66	f
0x36	6	0x47	G	0x67	g
0x37	7	0x48	Н	0x68	h
0x38	8	0x49	1	0x69	i
0x39	9	0x4A	J	0x6A	J
•••		•••			

AHB UART Peripheral Interfacing with UART using AHB3-Lite bus




AHB UART Peripheral

- 우리 설계에서 UART 주변 장치는 다음으로 구성됩니다:
 - UART 송신기와 수신기
 - 송신 FIFO와 수신 FIFO
 - Baud rate 생성기
 - AHB 버스 인터페이스




AHB UART Peripheral

- 우리 설계에서 UART 주변 장치는 다음으로 구성됩니다
 - UART 송신기와 수신기 송신 FIFO와 수신 FIFO Baud rate 생성기 AHB 버스 인터페이스



Baud Rate Generator

- Baud rate generator
 - 고정된 전송 baud rate(예: 19200bps)에 맞춰 시스템 틱을 생성하여 수신 FIFO로 바이트를 전달.



Baud Rate Generator

- UART에서 Baud 클록의 주파수를 Baud rate의 16배로 사용하는 이유
 - 정확한 샘플링 및 동기화
 - UART는 비동기 통신 방식으로, 송신자와 수신자가 별도의 클록 신호를 공유하지 않음. 따라서, 데이터를 정확히 해석하려면 START 비트와 데이터 비트를 올바르게 샘플링해야 함.
 - Baud 클록이 Baud rate의 16배인 경우, 각 비트를 16번 샘플링. 이를 통해 START 비트의 중심을 정확히 감지하고, 이후 데이터 비트도 올바르게 해석할 수 있음.

• 오류 감소

- START 비트의 정확한 감지를 위해 16× 오버 샘플링을 사용하면, 클록 드리프트나 잡음로 인한 오류를 줄일 수 있음.
- START 비트의 하강 에지를 감지한 후, 중심점을 기준으로 데이터 비트를 안정적으로 샘플링 할 수 있음.

• 비트 중심점 계산

- UART 수신시 각 데이터 비트는 16개의 Baud 클록 사이클 동안 지속 됨. UART는 이 중간 지점(8번째 클록)을 기준으로 데이터를 샘플링 하여 수신함.
- 이렇게 하면 신호 왜곡이나 타이밍 오류를 최소화할 수 있음.

• 구현의 용이성

• 대부분의 마이크로 컨트롤러와 UART 하드웨어는 내부적으로 Baud rate 생성기를 사용하여 시스템 클록을 분주(divide)해 16× Baud 클록을 생성합니다. 이는 UART 설계에서 표준적인 방식으로 자리 잡았습니다

실습1 – Baud Rate Generate – baudgen.v

- 코드를 완성 하시오
- Baud Rate(bps) =
 - (system clock/ COUNT_N)
- COUNT_N =
 - System clock/19200
 - $COUNT_N = 2604$

16:

16x, COUNT_N= 162.75

• (system clock/ (Baud rate*16))


```
module BAUDGEN
38 \( \tag{ (
       input wire clk,
       input wire resetn,
       output wire baudtick
43
     reg [21:0] count_reg;
     wire [21:0] count next;
     //Counter
49 \times always @ (posedge clk, negedge resetn)
       begin
        if(!resetn)
           count reg <= 0;
53 ~
            count reg <= count next;</pre>
     end
56
     //Baudrate = 19200 = 50Mhz/(163*16)
     assign count next = ((count reg == 162) ? 0 : count reg + 1'b1);
     assign baudtick = ((count reg == 162) ? 1'b1 : 1'b0);
62
     endmodule
```

실습1 – baudrate 시뮬레이션, tb_baudrate.v


• 시뮬레이션 테스트 벤치 코드를 완성 하시오

```
module tb baudgen();
2
      // Testbench 신호 정의
      reg clk;
                   // 시스템 클록
      reg resetn; // 비동기 리셋 (Active Low)
      wire baudtick; // Baud Rate Tick 출력
7
      // DUT (Device Under Test) 인스턴스화
8
      BAUDGEN uut (
10
        .clk(clk),
        .resetn(resetn),
11
        .baudtick(baudtick)
12
13
14
      // 클록 생성
15
      initial begin
16
        clk = 0:
17
        forever #10 clk = ~clk; // 주기: 20ns (50MHz 클록)
18
19
      end
20
      // 리셋 및 테스트 시퀀스
21
      initial begin
22
       // 초기화
23
        resetn = 0;
24
        #50 resetn = 1; // 리셋 해제
25
26
        // 시뮬레이션 실행
27
        #1000 $finish; // 시뮬레이션 종료
28
29
      end
30
      // Baudtick 모니터링
31
      initial begin
32
33
        $monitor("Time: %t | baudtick: %b", $time, baudtick);
34
      end
35
36
     endmodule
```


실습1 – baudrate 시뮬레이션 결과 setup




실습1 – baudrate 시뮬레이션 결과 setup





실습1 – baudrate시뮬레이션 결과1






실습1 – baudrate시뮬레이션 결과2






UART Transmitter

- 송신기 FIFO에서 데이터를 바이트 단위로 읽음.
- 단일 바이트 데이터를 순차적인 비트로 변환.
- 변환된 비트를 고정된 보드 레이트에서 제공되는 클럭에 따라 TX 핀으로 전송.



UART Transmitter Internal block



Transfer one byte with parity bit

실습2 – UART TX – uart_tx.v

• 코드를 완성 하시오

```
`timescale 1ns / 1ps
                                                                     //State Machine
                                                               67
                                                               68
     module UART TX(
                                                                        begin
       input wire clk,
                                                               69
       input wire resetn,
40
                                                                          if(!resetn)
                                                               70
       input wire tx start,
                                                               71
                                                                             begin
       input wire b tick,
                                  //baud rate tick
                                                               72
       input wire [7:0] d in,
                                  //input data
       output reg tx done,
                                  //transfer finished
                                                               73
                                  //output data to RS-232
       output wire tx
                                                               74
46
      );
                                                               75
47
                                                               76
48
49
     //STATE DEFINES
                                                               77
                                                                             end
50
       localparam [1:0] idle st = 2'b00;
                                                                          else
                                                               78
      localparam [1:0] start_st = 2'b01;
51
                                                                             begin
                                                               79
      localparam [1:0] data_st = 2'b11;
52
                                                               80
       localparam [1:0] stop st = 2'b10;
53
54
                                                               81
55
     //Internal Signals
                                                               82
       reg [1:0] current state;
56
                                                               83
       reg [1:0] next_state;
57
                                //baud tick counter
58
       reg [3:0] b reg;
                                                               84
       reg [3:0] b next;
59
                                                               85
                                                                             end
       reg [2:0] count_reg;
                                //data bit counter
60
                                                               86
                                                                        end
       reg [2:0] count_next;
       reg [7:0] data_reg;
                                //data register
       reg [7:0] data_next;
                                //output data reg
       reg tx reg;
64
65
       reg tx_next;
```

```
always @(posedge clk, negedge resetn)
      current state <= idle st;
      b reg <= 0;
      count_reg <= 0;
      data reg <= 0;
     tx reg <= 1'b1;
      current_state <= next_state;</pre>
      b reg <= b next;
      count_reg <= count_next;</pre>
      data reg <= data next;
     tx reg <= tx next;
```

실습2 – UART TX – uart_tx.v

• 코드를 완성 하시오


```
//Next State Logic
                                                                    data st: //send data serially
                                                       125
        always @*
                                                       126 V
                                                                    begin
        begin
                                                                      tx next = data reg[0];
                                                       127
         next state = current state;
                                                       128
 93
         tx_done = 1'b0;
                                                                      if(b_tick)
                                                       129 V
 94
          b next = b reg;
                                                       130 V
                                                                        if(b_reg == 15)
 95
          count_next = count_reg;
                                                       131 ~
                                                                          begin
 96
          data next = data reg;
                                                       132
                                                                            b_next = 0;
 97
          tx_next = tx_reg;
                                                       133
                                                                            data_next = data_reg >> 1;
 98
 99
          case(current state)
                                                       134 V
                                                                            if(count reg == 7) //8 data bits
100
            idle st:
                                                       135
                                                                              next_state = stop_st;
101
            begin
                                                       136 V
                                                                            else
102
             tx next = 1'b1;
                                                       137
                                                                              count_next = count_reg + 1;
103
              if(tx start)
                                                       138
                                                                          end
104
              begin
                                                       139 V
                                                                        else
105
               next_state = start_st;
                                                       140
                                                                          b next = b reg + 1;
               b next = 0;
                                                       141
                                                                    end
107
               data next = d in;
                                                       142
108
              end
                                                       143
                                                                    stop st: //send stop bit
109
            end
                                                       144 V
                                                                    begin
110
                                                       145
                                                                      tx next = 1'b1;
111
            start st: //send start bit
                                                       146 V
                                                                      if(b_tick)
112
            begin
                                                                        if(b_reg == 15) //one stop bit
113
             tx_next = 1'b0;
                                                       147 V
114
             if(b tick)
                                                                          begin
                                                       148 V
115
                if(b reg==15)
                                                       149
                                                                            next_state = idle_st;
116
                 begin
                                                       150
                                                                            tx done = 1'b1;
117
                   next_state = data_st;
                                                       151
                                                                          end
118
                   b next = 0;
                                                       152 V
                                                                        else
119
                   count next = 0;
                                                       153
                                                                          b next = b reg + 1;
120
                 end
                                                       154
                                                                    end
121
                else
                                                       155
                                                                  endcase
122
                 b_next = b_reg + 1;
                                                       156
                                                                end
123
            end
```

실습2 – UART TX 시뮬레이션 – tb_uart_tx.v


시뮬레이션 테스트 벤치 코드를 완성

```
`timescale 1ns / 1ps
                                                                // 테스트 시퀀스 정의
    module UART TX with BAUDGEN tb;
                                                                initial begin
                                                         38
3
                                                                  // 초기화 단계: 모든 신호를 초기값으로 설정
     // 테스트벤치 신호 정의
                                                         39
                        // 클럭 신호
     reg clk;
                                                                                        // 리셋 활성화 (Low)
                                                         40
                                                                  resetn = 0:
                        // 리셋 신호 (Active Low)
     reg resetn;
                                                                                        // 송신 시작 신호 비활성화
                                                                  tx start = 0;
                                                         41
                       // UART 송신 시작 신호
     reg tx_start;
                                                                  d in = 8'b00000000;
                                                                                        // 기본 데이터 값 설정
                                                         42
     reg [7:0] d in;
                        // UART 송신 데이터 입력
                        // BAUDGEN에서 생성된 보드레이트 틱 신호
     wire baudtick;
                                                         43
                       // UART 송신 완료 신호
     wire tx done;
                                                                  #40 resetn = 1; // 리셋 해제 (40ns 후)
10
                                                         44
                      // UART 송신 출력 (TX 핀)
11
     wire tx;
                                                         45
12
                                                                  // 테스트 케이스: 데이터 전송 테스트
                                                         46
     // BAUDGEN 모듈 인스턴스화
13
                                                                  #20 d in = 8'b00110001; // 송신할 데이터 설정 (예: 이진 패턴)
     BAUDGEN baudgen_inst (
14
                                                         47
      .clk(clk),
                        // 클럭 입력
15
                                                                                          // 송신 시작 신호 활성화
                                                                  tx start = 1:
                                                         48
      .resetn(resetn),
                        // 리셋 입력
16
                                                                                          // 송신 시작 신호 비활성화
                                                                  #20 tx start = 0;
                                                         49
                        // 보드레이트 틱 출력
17
      .baudtick(baudtick)
                                                         50
     );
18
                                                                                          // tx done이 활성화 될때까지 기다림
19
                                                         51
                                                                  wait(tx done);
     // UART TX 모듈 인스턴스화
20
                                                         52
                                                                  #10000;
     UART_TX uart_tx_inst (
21
                                                                                // 충분한 시간 후 시뮬레이션 종료 (약 2ms)
                                                         53
                                                                  $stop;
      .clk(clk),
                      // 클럭 입력
22
                      // 리셋 입력
                                                         54
                                                                end
23
      .resetn(resetn).
      .tx start(tx start), // 송신 시작 신호 입력
24
                                                         55
      .b_tick(baudtick), // 보드레이트 틱 입력
25
                                                                // 출력 모니터링 (디버깅용)
                                                         56
26
      .d_in(d_in),
                        // 데이터 입력
                                                                initial begin
                     // 송신 완료 출력
27
      .tx done(tx done),
                        // 직렬 데이터 출력 (TX 핀)
                                                                  $monitor("Time: %t | tx_done: %b | tx: %b | d_in: %b | baudtick: %b",
28
      .tx(tx)
                                                         58
     );
29
                                                         59
                                                                          $time, tx done, tx, d in, baudtick);
30
                                                                  // 현재 시간, 송신 완료 신호, TX 출력, 입력 데이터,보드레이트 틱 출력 표시
                                                         60
     // 클럭 생성 (50MHz)
31
                                                                end
                                                         61
     initial begin
32
      clk = 0:
33
                                                         62
34
      forever #10 clk = ~clk: // 주기가 20ns인 클럭 생성 (50MHz)
                                                               endmodule
35
```


실습2 – UART TX 시뮬레이션 설정




실습2 - UART TX 시뮬레이션 결과1




실습2 – UART TX 시뮬레이션 설정



실습2 - UART TX 시뮬레이션 결과2




실습2 - UART TX 시뮬레이션 결과3 - START




Tx_start trigger

실습2 - UART TX 시뮬레이션 결과4



실습2 - UART TX 시뮬레이션 결과5



Thanks