# 第八章 CPU 的结构和功能

- 8.1 CPU 的结构
- 8.2 指令周期
- 8.3 指令流水
- 8.4 中断系统

# 8.1 CPU 的结构

#### 一、 CPU 的功能

1. 控制器的功能

取指令

分析指令

执行指令,发出各种操作命令

控制程序输入及结果的输出

总线管理

处理异常情况和特殊请求

2. 运算器的功能

实现算术运算和逻辑运算

指令控制

操作控制

时间控制

处理中断

数据加工

## 二、CPU结构框图

1. CPU 与系统总线

指令控制

操作控制

时间控制

数据加工


处理中断

PC IR


CU 时序电路

ALU 寄存器

中断系统



### 2. CPU 的内部结构



#### 三、CPU 的寄存器

8.1

- 1. 用户可见寄存器
  - (1) 通用寄存器

存放操作数

可作某种寻址方式所需的专用寄存器

(2) 数据寄存器

存放操作数 (满足各种数据类型) 两个寄存器拼接存放双倍字长数据

(3) 地址寄存器

存放地址,其位数应满足最大的地址范围 用于特殊的寻址方式 段基值 栈指针

(4) 条件码寄存器

存放条件码,可作程序分支的依据 如 正、负、零、溢出、进位等

### 2. 控制和状态寄存器

8.1

(1) 控制寄存器

 $PC \rightarrow MAR \rightarrow M \rightarrow MDR \rightarrow R$ 

控制 CPU 操作

其中 MAR MDR IR

PC

用户不可见

用户可见

(2) 状态寄存器

状态寄存器

存放条件码

PSW 寄存器

存放程序状态字

3. 举例

**Z8000** 

8086

MC 68000

# 四、控制单元CU和中断系统

1. CU 产生全部指令的微操作命令序列

组合逻辑设计

硬连线逻辑

微程序设计

存储逻辑

参见 第四篇

2. 中断系统

参见 8.4

五、ALU

参见 第六章

# 8.2 指令周期


- 一、指令周期的基本概念
  - 1. 指令周期

取出并执行一条指令所需的全部时间

完成一条指令 { 取指、分析 取指周期 执行 执行 执行周期

取指阶段执行阶段→ 取指周期 → 执行周期 → (取指、分析) (执行指令)→ 指令周期 →

### 2. 每条指令的指令周期不同




### 3. 具有间接寻址的指令周期



#### 4. 带有中断周期的指令周期




## 5. 指令周期流程



#### 6. CPU 工作周期的标志


#### CPU 访存有 4 种性质

存 程序断点 中断周期




# 二、指令周期的数据流

1. 取指周期数据流




## 2. 间址周期数据流



3. 执行周期数据流 不同指令的执行周期数据流不同

4. 中断周期数据流



# 8.3 指令流水

- 一、如何提高机器速度
  - 1. 提高访存速度 高速芯片 Cache

2. 提高 I/O 和主机之间的传送速度

中断

DMA

通道

多总线

多体并行

I/O 处理机

3. 提高运算器速度

高速芯片

改进算法

快速进位链

• 提高整机处理能力

高速器件 改进系统结构 ,开发系统的并行性

### 二、系统的并行性

1. 并行的概念

2. 并行性的等级

过程级(程序、进程) 粗粒度 软件实现

指令级(指令之间) 细粒度 硬件实现

### 三、指令流水原理

1. 指令的串行执行

 取指令1
 取指令2
 执行指令2
 执行指令2
 取指令3
 执行指令3
 …

 取指令
 取指令部件
 完成
 总有一个部件空闲

 执行指令
 执行指令部件
 完成

#### 2. 指令的二级流水

 取指令1
 执行指令1

 取指令2
 执行指令2

 取指令3
 执行指令3

指令预取

若 取指 和 执行 阶段时间上 完全重叠 指令周期 减半 速度提高 1 倍

### 3. 影响指令流水效率加倍的因素

8.3

(1) 执行时间 > 取指时间



(2) 条件转移指令 对指令流水的影响

必须等上条指令执行结束,才能确定下条指令的地址


造成时间损失

猜测法

解决办法 ?

#### 4. 指令的六级流水

8.3



完成一条指令 串行执行 六级流水


6个时间单位

6×9=54 时间单位

14 个时间单位

8.3

1. 访存冲突



解铁功克指令 4 冲鈴存储器 糖袋据存储器分 指令 6 冲突 指令 2 与指令 5 冲铃 预取技术"(适用于访存周期短的情况)

#### 2. 相关问题

8.3

(1) 程序的相关指令之间出现某种关联设指令3 是转移指令使指令流水出现停顿 影响流水线效率



几条相近的指令间,共用同一存储单元或同一寄存器时,


会出现 数据相关

如: ADD R1, R2


SUB R1, R3

解决办法

采用 旁路技术




- 1. 超标量技术
  - 》每个时钟周期内可 并发多条独立指令 配置多个功能部件
  - 一不能调整 指令的 执行顺序
    通过编译优化技术,把可并行执行的指令搭配起来



### 2. 超流水技术

8.3


- 左一个时钟周期内再分段(3段)在一个时钟周期内一个功能部件使用多次(3次)
- 不能调整指令的执行顺序 靠编译程序解决优化问题



#### 3. 超长指令字

8.3


- 由编译程序 挖掘 出指令间 潜在 的 并行性,将 多条 能 并行操作 的指令组合成 一条具有 多个操作码字段 的 超长指令字(可达几百位)
- > 采用 多个处理部件



## 五、流水线结构

1. 指令流水线结构

完成一条指令分7段, 每段需一个时钟周期



若流水线不出现断流

1 个时钟周期出 1 结果


不采用流水技术

7 个时钟周期出 1 结果

理想情况下,7级流水的速度是不采用流水技术的7倍

### 2. 运算流水线

完成 浮点加减 运算 可分对阶、尾数求和、规格化 三段




分段原则 每段操作时间尽量一致

# 8.4 中断系统

- 一、概述
  - 1. 引起中断的各种因素
    - (1) 人为设置的中断

如 转管指令



- (2) 程序性事故 溢出、操作码不能识别、除法非法
- (3) 硬件故障
- (4) I/O 设备
- (5) 外部事件 用键盘中断现行程序

### 2. 中断系统需解决的问题

8.4

- (1) 各中断源 如何 向 CPU 提出请求?
- (2) 各中断源 同时 提出 请求 怎么办?
- (3) CPU 什么 条件、什么 时间、以什么 方式 响应中断?
- (4) 如何保护现场?
- (5) 如何寻找入口地址?
- (6) 如何恢复现场,如何返回?
- (7) 处理中断的过程中又 出现新的中断 怎么办? 硬件 + 软件

# 二、中断请求标记和中断判优逻辑

8.4

1. 中断请求标记 INTR

一个请求源 一个 INTR 中断请求标记触发器

多个INTR 组成中断请求标记寄存器


INTR 分散 在各个中断源的 接口电路中INTR 集中 在 CPU 的中断系统 内

### 2. 中断判优逻辑

- (1) 硬件实现(排队器)
  - ① 分散 在各个中断源的 接口电路中 链式排队器

参见 第五章


② 集中 在 CPU 内



INTR<sub>1</sub>、INTR<sub>2</sub>、INTR<sub>3</sub>、INTR<sub>4</sub> 优先级 按 降序 排列

### (2) 软件实现(程序查询)

A、B、C 优先级按 降序 排列



# 三、中断服务程序入口地址的寻找

8.4

1. 硬件向量法



向量地址 12H、13H、14H

入口地址 200、300、400

# 2. 软件查询法

八个中断源 1、2、 …… 8 按 降序 排列


中断识别程序(入口地址 M)

地址	指 令	说明
M	SKP DZ 1# JMP 1#SR SKP DZ 2# JMP 2#SR	1# D=0 跳 (D为完成触发器) 1# D=1 转1#服务程序 2# D=0 跳 2# D=1 转2#服务程序
	SKP DZ 8 <sup>#</sup> JMP 8 <sup>#</sup> SR	8 <sup>#</sup> D = 0 跳 8 <sup>#</sup> D = 1 转8 <sup>#</sup> 服务程序

# 四、中断响应

- 1. 响应中断的条件 允许中断触发器 EINT=1
- 2. 响应中断的时间

指令执行周期结束时刻由CPU 发查询信号



- 3. 中断隐指令
- (1) 保护程序断点

断点存于特定地址(0号地址)内 断点进栈

(2) 寻找服务程序入口地址

向量地址 — PC (硬件向量法)


中断识别程序入口地址 M → PC (软件查询法)

(3) 硬件 关中断

INT 中断标记

EINT 允许中断

R-S触发器



## 五、保护现场和恢复现场

8.4

1. 保护现场:

断点

中断隐指令 完成

寄存器 内容

中断服务程序完成

2. 恢复现场 中断

中断服务程序 完成

中断服务程序

保护现场

PUSH

其他服务程序

视不同请求源而定

恢复现场


**POP** 

中断返回

**IRET** 


# 六、中断屏蔽技术

### 1. 多重中断的概念




程序断点 k+1, l+1, m+1

- (1) 提前 设置 开中断 指令
- (2) 优先级别高 的中断源 有权中断优先级别低 的中断源



8.4

#### (1) 屏蔽触发器的作用



MASK = 0 (未屏蔽) INTR 能被置 "1"  $MASK_i = 1$  (屏蔽)

 $INTP_i = 0$  (不能被排队选中)

# (2) 屏蔽字

16个中断源 1、2、3 …… 16 按 降序 排列

优先级	屏
1	11111111111111
2	0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
3	0011111111111111
4	0001111111111111
5	0000111111111111
6	0000011111111111
:	
15	0 0 0 0 0 0 0 0 0 0 0 0 1 1
16	0 0 0 0 0 0 0 0 0 0 0 0 0 1

(3) 屏蔽技术可改变优先等级

00001111111111111

6#比5#优先级高

(4) 屏蔽技术的其他作用

可以人为地屏蔽某个中断源的请求

便于程序控制

## 4. 多重中断的断点保护

(1) 断点进栈

中断隐指令完成

(2) 断点存入"0"地址

中断隐指令完成

中断周期 0 → MAR

命令存储器写

PC → MDR 断点 → MDR

(MDR) → 存入存储器

- 三次中断,三个断点都存入"0"地址
  - ? 如何保证断点不丢失?

# (3) 程序断点存入"0"地址的断点保护 8.4

地 址	内容	说 明
<b>0 5</b>	XXXX  JMP SERVE	存程序断点 5 为向量地址
置屏蔽字	STA SAVE  : LDA 0 STA RETURN ENI :	保护现场  0 地址内容转存
SAVE RETURN	LDA SAVE  JMP @ RETURN   ××××  ××××	恢复现场 间址返回 存放 ACC 内容 转存 0 地址内容