# 《微型计算机原理与接口技术》 第6版

第2章

8086 CPU

# § 2.4 8086的工作模式和 总线操作



## 工作模式

- CPU工作于最小模式时,送到存储器和I/O接口的 所有信号都由CPU产生。
- 工作于最大模式时,某些控制信号由8288总线控制器产生。
- 最大模式主要用于包含数值协处理器(Numeric Data Processor, NDP)8087的系统中。



# 2.4.1 最小模式系统


- 2.4.2 最大模式系统
- 2.4.3 总线操作时序



#### 2.4.1 最小模式系统

#### 1. 系统配置图

◆ 8086工作于最小模式时,系统配置图如图2.10




# 最小模式系统配置

- 硬件包含: 8086 CPU、存储器、I/O接口芯片,还有8位地址锁存器74LS373、8位双向数据总线缓冲器74LS245和时钟产生器8284A。
- 3片74LS373锁存器,分离地址/数据线AD<sub>15</sub>~AD<sub>0</sub>、地址状态线A<sub>19</sub>/S<sub>6</sub>~A<sub>16</sub>/S<sub>3</sub>和 BHE/S<sub>7</sub> 信号。这些总线上先传地址信号,然后被锁存,再传送数据或状态信号。
- 8086系统传送16位数据,要用2片74LS245驱动。 8088仅传送8位数据,只要1片缓冲器。缓冲器还可控制数据传送方向。锁存器也具有缓冲功能。
- 8284A产生系统所需的时钟信号。

#### 2. 数据总线缓冲器74LS244和74LS245

◆ 74LS 244 单向数据总线缓冲器

图2.11 74LS 244的逻辑功能和引脚



→ 1G =0, 1A<sub>1</sub>~1A<sub>4</sub> 端的信号被传送到 1Y<sub>1</sub>~1Y<sub>4</sub>;

2G =0, 2A<sub>1</sub>~2A<sub>4</sub> 端的信号被传送到 2Y<sub>1</sub>~2Y<sub>4</sub>;


当 1G 2G1时,

输出呈高阻态。

常把 1G<sup>1</sup> 2G起来,由1个片选信号控制。

#### ◆ 74LS 245 双向数据总线缓冲器--8286

#### 图2.12 74LS245的逻辑功能和引脚图



- 除门控信号 G ,还有方向控 制端DIR。
- 只有 G 0, 数据才能传输,A→B或A←B;
- →DIR=1, 传输 方向A→B;
- DIR=0,传输方向A←B。

#### 锁存器74LS373----8282

• 74LS373的逻辑功能图和真值表:




表	2.	5	<b>74I</b>	S373	的	直信	表
7.		~	, -	2010	H 7	-	1.4

输入使能端G	输出允许端 <del>OE</del>	输入 D	输出O
1	0	1	1
1	0	0	0
0	0	×	锁存 Q
×	1	×	高阻态

#### 两个控制端:输入使能端G和允许输出端 OE

→G=1,触发器D端电平打到Q端,并记忆住

=0, Q端记忆的电平经三态门反 若置 OE 相后, 传到输出端O, 使O端与D端信号一致

如G=1, =0, 输出Q随输入D而变 OE

如G=0, OH =0, O端为前面锁存的数据,D端

变化不影响输出

=1,则G控制无效,输出显高阻 如果 OE 态,与总线断开


#### 时钟发生器8284A

• 在用8088设计的PC/XT中,8284A与CPU的连线:



● 8284A为8086/8088系统提供:

系统时钟信号CLK、复位信号RESET、准备好信号 READY以及供外设用的时钟信号。



# 最小模式系统工作过程

- CPU可从存储器或I/O接口中读出数据,也可向它们写入数据。以读存操作为例说明最小模式工作过程。

- **DT/R** 连到74LS245的DIR, 控制传 DT/R = 0 使DIR=0,数据A◆B, CPU准备接收内存读出的数据。
- 2) CPU先送出地址和 信号,再送出地址锁存ALE
- ▶ A<sub>19</sub>/S<sub>6</sub>~A<sub>16</sub>/S<sub>3</sub>、AD<sub>15</sub>~AD<sub>0</sub>, BHE 送3片74LS373输入;
- > 这时,地址/状态线和地址/数据线上传送地址信号;
- → 当ALE=1时,分离出的A<sub>19</sub>~A<sub>0</sub>和 T入74LS373
- ▶ 当ALE=1口, 20位地址和 BHI 被锁存在74LS373中。

# 最小模式


- 3) 74LS373的输出允许端 恒接地
- 》锁存的20位地址和 BHE 信号直接送到PC总线上,也被送到存储器系统,用来选择存储单元。
- 4) CPU使 =0, DEN =0
- 》 RD =0, CPU要从指定存储单元读数据; DEN =0, 表示允许收发数据。 DEN 与74LS245的G相连,允许74LS245传送数据。
- 由于第1)步中已设置缓冲器数据传送方向A◆B,所以可从存储单元读出数据,经数据总线D<sub>15</sub>~D<sub>0</sub>,从74LS245的B端传送到A端,再从CPU的AD<sub>15</sub>~AD<sub>0</sub>总线送入CPU的寄存器。

- 2.4.1 最小膜式系统
- 2.4.2 最大模式系统
- 2.4.3 总线操作时序



## 2.4.2 最大模式系统

• 8086工作于最大模式时,需增加一片总线控制器



• CPU工作于最大模式时,WR 、MIO 、DIR DEN和 INTA 等信号,要由总线控制器8288产生。




图2.16 8288总线控制器的引脚及内部结构框图

#### 8288的输入输出总线信号

- 其总线信号分成4组,一般信号大致了解即可。
- 1. 状态输入信号 5,~ 5, 8086送来,译码后产生总线周期类型信号。
- 2. 由外部输入的控制信号
- > CLK-时钟输入信号,由8284A时钟发生器提供
- > AEN 一地址允许
- > CEN-命令允许
- > IOB—I/O总线模式信号
- 3. 总线控制信号
- DT/R ,DEN(反相后为 DEN ),ALE与最小模式类似,MCDEN 为主控级联允许/外设数据允许信号

# 8288的信号

#### 4. 总线命令信号

1) MRDC =MIO = 1 MWTC • M/IO = 1

- -正常的存储器读信号。是最**以**模式下 MEMR
  - 的组合,送到PC总线启标为 MEMW

 $\overline{\mathbf{AMWC}}$ 

-正常的存储器写信号。等于最小模式下

=0 IMRC

的继备,《送到MU总线后称为

#### IOR

- 3) IOWC —超前的存储器写信号,有时需给存储器提供一个 较早的超前写信号。 IOW
- 4) ATOWC —正常的I/O读信号, 是的组合,

**MP**A总线中称为

-正常的I/O写信号, 等于

5)

和

和

- 2.4.1 最小膜式系统
- 2.4.2 最大模式系统
- 2.4.3 总线操作时序



#### 时钟周期、指令周期和总线周期

- ◆ 每两个时钟脉冲上升(下降)沿之间的时间间隔称为T状态,也称为时钟周期(Clock Cycle),T 周期
- ⋄ 执行一条指令所需要的时间称为指令周期(
  Instruction Cycle)
- 从存储器或输入/输出 端口存取一个字节(或字) (总线操作)所花费的时间称为一个总线周期( Bus Cycle)
- MOV AX,BX ; 2T
- → MOV AX,[1000H16T]; 10T 1一次传送



#### 2.4.3 总线操作时序


- 计算机都是在时钟脉冲CLK控制下,一步步进行工作的,完成每种操作都要一定时间。
- 读/写存储器或I/O端口,是8086最基本的操作。
- CPU读写一次存储器或I/O端口的时间叫总线周期。
- 执行1条指令的时间称为指令周期,1个指令周期可包含1个或几个总线周期。
- 1个总线周期需要4个系统时钟周期(T<sub>1</sub>~T<sub>4</sub>), 时 钟周期也称为T周期或T状态,它为时钟频率的倒 数,是8086 CPU动作的最小单位。
- ▶ 8086工作时钟为5MHz,即T周期为200ns,总线周期为800ns。则CPU与内存或I/O接口间传送数据的最大速率可达每秒125万次。8086-1的频率为10MHz,每秒最多可执行250万条指令,运算速度达2.5 MIPS(百万指令/秒)。

#### 总线周期

- ◆ T1状态: CPU往多路复用总线上发送地址信息,选中所需寻址的存储单元或外设端口地址。
- ▼ T2状态: CPU从总线上撤销地址,并使总线的低16位浮置成高阻状态,为传送数据作准备。
- T3状态:总线的高4位继续提供状态信息,低16位将出现由 CPU写出的数据,或CPU从存储器或者外设端口读入的数据。
- 等待状态:有些情况下,I/O或M不能及时配合CPU传送数据,在T3状态启动之前它会能READY引脚向CPU发一个"未准备好"信号。CPU在T3状态之后自动插入若干个时钟周期Tw。直到CPU接受到"准备好"信号,自动脱离Tw状态进行T4.
- ▼ T4状态: 总线周期结束。
- → 空闲周期Ti: 两个总线周期之间,若干个时钟周期。

### 1. 最小模式下的读总线周期

读总线周期从存储器或I/O端口读出一个数据。
 □2.17 最小模式下读总线周期时序



# 最小模式读总线周期

#### 1) T,状态

- 其例E给出指定单元地址以便读出。T 的  $A_{19}/S_6^-A_{16}/S_3$ 、 $AD_{15}^-AD_0$ 及

/S<sub>7</sub>线输

出到74LS373锁存器。若读I/O端口,不用传**透面** 位地址A<sub>19</sub>~A<sub>16</sub>。

- → 同时,从ALE输出地址锁存信号。ALE=1时,地址和 打入锁存器,**布水顶=→□**锁定。此后复用信号线就用来 传送数据和状态信号。
- 、此外,还置 =0,使74LS245的DIR=0,设定 —数据传送方向A←B,允许从内存或I/O端口读入数据。

# 最小模式读总线周期

#### 2) T2状态

- $\Delta E_{19}/S_6 A_{16}/S_3$ 、  $\overline{BHE}$  / $S_7$ 总线上传送状态信息。  $\Delta D_{15} AD_0$ 呈高阻态,为接收数据作好准备。
- ► 在T₂状态的后半周期,RD =0,允许从内存或I/O 端口读出数据;数据允许信号EN =0,使 74LS245的门控输入 =0,允许接收数据。

#### 3) T<sub>3</sub>状态

- 读取数据。数据出现在D<sub>15</sub>~D<sub>0</sub>上,数据从74LS245 的B→A,经AD<sub>15</sub>~AD<sub>0</sub>送入CPU寄存器。
- > 若是8位数据操作,仅用低8位数据线传送8位数据。
- > 与慢速设备交换数据时,需在T<sub>3</sub>和T<sub>4</sub>状态之间插入等待周期Tw。

# 最小模式读总线周期

#### 4) T<sub>4</sub>状态


》数据、状态信号在总线上维持一段时间。到T<sub>4</sub>后半周期,数据信号撤除,各控制和状态信号无效, **DE无**效,禁止收发数据,读总线周期结束。



#### 2. 最小模式下的写总线周期

· CPU把数据写入存储单元或I/O端口。

图2.18 最小模式下写总线周期的时序



# 最小模式写总线周期

#### 1) T<sub>i</sub>状态

先使 M/IO 有效,指出是写内存还是I/O端口。再在
 ★A/IS/R<sub>6</sub>~A<sub>16</sub>/S<sub>3</sub>、AD<sub>15</sub>~AD<sub>0</sub>及 /S<sub>7</sub>线上,传送20位BHE
 地址和 。接着ALE=1,锁存地址和

=1,表示要写数据到内存或I/O端口。

#### 2) T<sub>2</sub>状态

》撤销地址信号,在地址/状态线和  $/S_7$ 上传送状态信号。RCP以用锁存的地址,从AD $_{15}$  AD $_{0}$ 向缓冲器发送数据,并保持到 $T_4$ 状态中间,保证写数据可靠。

### 最小變式写总线周期

#### 3) T<sub>3</sub>状态

CPU采样REDAY线,决定是否要插入等待周期Tw。 图2.17中没有画Tw周期。

#### 4) T<sub>4</sub>状态

▶ 从总线上撤消数据,各控制信号和状态信号无效, DEN =1,禁止收发数据,完成一个写总线周期。



# 3. 最大模式下的读/写总线周期

• 仅说明与最小模式下读/写总线周期的主要不同点,还应搞清MEMW MEMR、IOW IOR、 和信号功能。

#### 最大模式读总线周期

- ◆ 在最大模式下无 信号,用 和 来区分是存储器读还是I/O读周期。 MEMR
- ◆ 如果CPU执行而是存储器读指令,则
   =0,同 MEMR
   耐它还表示 M/IO =0,CPU进入读存储器总线周期,

这时可以用

信号来代替最小模式下的

## 最大模式读总线周期

◆ 若CPU执行I/O读指令,则 TOR =0,它也表示 **IOR** =()。 信号代替最 进入读I/O总线周期,可用 小模式RD 信号,也包含了DEN =0的功 ◆最大模式下,ALE、 和 信号 曲82**86产**生M/IO 也由8288输出,它代替最小

模式下 的 7

# 最大模式写总线周期

- 与读总线周期一样,最大模式下也无MTO
   信号JEMW IOW
   用 和 区分存储器写机状分表。
- 若执行存储器写指令,则进入存储器写总线周期, M/TO =0,它用来代替最小模式下的 信号。

**推包念了** =1的信号。

如CPU执行I/O写指令,则进入I/O写总线周期,=0,它用来代替最小模式下的

信号, 并包含了

=0的信号。