## 第三章 集成门电路

- 3.1 概述
- 3.2 晶体管开关特性
- 3.3 晶体管反相器
- 3.4 分立元件门电路
- 3.5 TTL 门电路
- 3.6 其他类型的 TTL 门
- 3.7 MOS 集成门电路

#### 第二章介绍了逻辑变量是双值变量

#### 常用的逻辑器件有三种系列:


```
TTL: V_{cc} = +5V; V_{L} = 0.2V; V_{L} = 3.6V

ECL: V_{EE} = -5.2V; V_{L} = -1.6V; V_{L} = 0.0V; V_{L} = 0.0V;
```


#### 工程上:


用" 0"表示 V<sub>L</sub> , 用" 1"表示 V<sub>H</sub> 称正逻辑 。 用" 0"表示 V<sub>H</sub> , 用" 1"表示 V<sub>L</sub> 称负逻辑 。

## 3.1 概述



3.2. 工于评一似官的开大符





1. 导通条件: V<sub>D</sub> ≥ 0.7V


- 2. 导通时的特点:
- 1)

 $V_D \approx 0.7V$ 

2)正向电阻很小,相当 于一个闭合的开关


## 3.2.1 半导体二极管的开关特性

#### 等效电路



## 3.2.1 半导体二极管的开关特性

- 二、截止条件和截止时的特点:
  - 1. 截止条件: V<sub>D</sub> < 0.7V
  - $I_D \approx 0$   $I_D \approx 0$  反向电很大,相当于一个断开的开关




## 3.2.1 半导体二极管的开关特性

- 一个理想开关应具有如下特性:
  - 1) 开关K断开时,通过K的电流I=0,开关两端点间呈现的电阻为∞
  - 2) 开关 K 闭合时, 开关两端电压 V=0, 开关两端点间呈现的电阻为 0。
  - 3) 开关 K 的开闭动作瞬间完成, 且不受温度等因素的影响, 相当于一个开的开关

0


## 3.2.2 半导体三极管的开关特性

一个理想开关应具有如下特性:



9

#### 三极管符号



NPN 型三极管

PNP 型三极管


#### 1) 导通与截止的判别

$$V_{BE}$$
 < 0.7V  $\begin{cases} Yes$ ——截止 No——导通

#### 2) 导通与截止的不同点

	截止	导 通
射结VBE	V <sub>BE</sub> < 0.7V, 反偏或正偏	$V_{BE} \approx 0.7 V$
(条件)	但在死区内 (0V~0.6V)	BE结正偏
各极电流	$I_{\rm E} = 0,  I_{\rm B} = 0,  I_{\rm C} = 0$	$I_B \neq 0, \ I_C \neq 0,$
(特点)	$V_{CE} = V_{CC}$	$I_E \neq 0$


3) 截止时的等效电路




4) 放大与饱和的不同点

$$\begin{split} I_B &= \frac{V_i - V_{BE}}{R_b} & V_{CE} = V_{CC} - I_C R_C \\ I_C &= \beta I_B & I_{E} = (1+\beta) \ I_B \\ V_{BC} &= V_{BE} - V_{CE} \end{split}$$

#### 输入特性




### 输出特性(Ic与Uce的关系曲线)



性

### 一、静态特性



晶体管开关电路

#### 1、放大状态


放大条件: 
$$U_{be}>0$$
(e结正偏), $U_{bc}<0$ (c结 $U_{be}\approx0.5\sim0.7V$ , $\overline{V_{c}}=\beta I_{b}$ 。, $I_{e}=I_{c}+\beta I_{b}$ 

#### 2、饱和状态(等效开关接通)

饱和条件: 
$$I_b \ge I_{bs} = \frac{V_{cc} - U_{ces}}{\beta R_c} = \frac{I_{cs}}{\beta}$$

(I<sub>bs</sub> 称为临界饱和基极电流)

饱和时, U<sub>bes</sub>=0.7V , U<sub>ces</sub>≤0.3V 。



#### 3、截止状态

结果: I<sub>c</sub>=0

#### 二、动态特性

在动态情况下,由于三极管内部电荷的建立和消散过程均需要一定的时间,故  $\mathbf{I}_c$  和  $\mathbf{U}_o$  的变化均滞后于  $\mathbf{U}_i$  的变化。

## 3.3 カエカロロコモ

功能:实现逻辑运算,是构成数字电路的基本单元电路。

门电路分为两大类:


- 1)按工艺分为两大系列: TTL, CMOS
- 2)按功能分:与、或、非、与非、或非、与或非、与或非、异或

## 3・3・4 明件 日次作品器

#### 一、工作原理

当输入为低电平时, 三极管截止,输 出为高电平。

当输入为高电平时, 三极管饱和导通, 输出为低电平。



结论: 输入与输出反相。

#### 二、工作条件


当输入为低电平时,三极管应可靠截止;当输入为高电平时,三极管应可靠饱和。

丹高电平时, 二級官巡門乖饱和。 三极管的饱和条件、截止条件如前所述。,,

### 三、波形改善

- (1) 采用加速电
- (2) 采用钳位电

路




### 四、反相器的负载能力


### 1、灌电流负载

当 T 饱和时,

$$I_{RC} + I_{OL} \leq \beta I_b$$




显然,晶体管饱和越深,允许的灌电流越大,负载能力也越强。但集电极电流必须满足限制条件



显然,反相器所允许的最大拉电流,以钳位电路不失去钳位作用为条件。


## 




#### 2、二极管或门


功能表 真 值 表 В 0٧ 0V 0 0 0V 5V 0۷ 0 5V 5V


## 3 、与非门




### 真值表










### 4、或非门









# 3.5.1 13.5 TTL门电路 及工作原






当输入  $A \times B$  中任一个为低电平时,电源  $V_{cc}$  经  $R_1$  流过向  $T_1$  的发射极,  $T_1$  的集电极电流为 0 ,所以  $T_1$  处于深度饱和状态,则  $T_2$  和  $T_5$  截止,电源  $V_{cc}$  经  $R_2$  驱动  $T_3$  和  $T_4$  导通,输出 F 为高电平, TTL 与非门处于截止



当输入  $A \times B$  中均为高电平时, $T_1$  的发射极反偏,电源  $V_{cc}$  经  $R_1$  和  $T_1$  的集电结向  $T_2$  提供基极电流,使  $T_2$  饱和,则  $T_2$  驱动  $T_5$  并使之饱和,输出 F 为低电平, TTL 与非门处于导通状态。

#### 三、输出电路特点推拉输出(图腾柱输出)

完成下图的输出等效电路为:



任何两个推拉输出的逻辑门的输出端都不 能短接在一起做"线与"连接,因为 38mA 的电 流会烧坏逻辑门

1、标称逻辑电平

$$U(0) = 0 V ; U(1) = 5 V \circ$$

2、輸出低电平 Uol 和輸出高电平 UoH


输出低电平  $U_{0L}$  的典型值是 0.3V,产品规范为

 $: U_{01} \leq 0.4V \circ$ 

输出高电平 U<sub>0H</sub> 的典型值是 3.6V ,产品规范为

: U<sub>0H</sub>≥2.4V °

## 3、开门电平 Uon 和关门电平 Uoff



把表示逻辑" 0"的最大低电平称为关门电平 把表示逻辑" 1"的最小高电平称为开门电平 电 中 U<sub>OFF</sub> 约为 1V; 开门电平 U<sub>ON</sub> 约为 1.4V。 关门电平 U<sub>OFF</sub> 反映了低电平抗干扰能力,开门电 平 U<sub>ON</sub> 反映了高电平抗干扰能力。

# 4、输入低电平电流 $\mathbf{I}_{\text{IL}}$ 和输入高电平电流 $\mathbf{I}_{\text{IH}}$

作为负载的门电路,当某一输入端接低电平时,从该输入端流出的电流称为输入低电平电流 I<sub>IL</sub>,即灌入前级门电路输出端的电流。

作为负载的门电路,当某一输入端接高电平时,流入该输入端的电流称为**输入高电平电流 I**<sub>IH</sub>,即拉出前级门电路输出端的电流。

# 5、输出高电平电流 I<sub>oH</sub> 和输出低电平电流 I<sub>oL</sub>

In指输出高电平时流出输出端的电流。

工工指输出低电平时灌入输出端的电流。

37

# 6、扇入系数 N<sub>i</sub>和扇出系数 N<sub>o</sub>


门电路允许的输入端数目,称为该门电路的扇入系数 N<sub>i</sub>。

一般门电路的扇入系数为1到5,最多不超过8。如有必要,可以用"与扩展器"或"或扩展器"来增加输入端的数目,也可以用分级实现的方法减少对门电路输入端数目的要求。


一个门的输出端所能连接的下一级门的个数,称为扇出系数 N。。


一般 TTL 门电路的扇出系数为 8 , 但驱动门的扇出系数可达 25 。

# 7、平均延迟时间 t<sub>pd</sub>




## 工程上平均延迟时间的测试方法:





40

$$T = 6t_{pd}$$
  $t_{pd} = T/6$ 



# 3.6.1 TTL 门分类

## 一、按系列分类

	国标	国际标准
典型 (t <sub>pd</sub> =10nS)	T1000	74×××
高速 (t <sub>pd</sub> =6nS)	T2000	74H×××
肖特基 (t <sub>pd</sub> =3nS)	T3000	74S×××
低功耗肖特基 (t <sub>pd</sub> =9nS)	T4000	74LS×××


### 二、按逻辑功能分类

### 三、按输出电路形式分类


- 1、推拉输出(图腾柱输出)
- 2、集电极开路输出(OC)
- 3 、三态输出 (TS)

# 

# 一、电路结构




### 二、OC 门的逻辑符号



## 三、OC门的特点


- (1)必须外接上拉电阻 R<sub>L</sub>。
- (2) 改变上拉电阻 R<sub>L</sub> 连接的电源可实现电平转换。
  - (3) 多个 OC 门的输出可以连接在一起"线与",其输出为各逻辑门的输出值相"与"。


完成两个 OC 门"线与"的输出等效电路为:




"线与"的结果: $F = F_1 \cdot F_2 = \overline{AB} \cdot \overline{CD}$ 

# 






EN 为高电平时,P点为高电平,由于二极管的隔离作用,P点对电路没有影响,电路输出仍由输入端A和B决定,因此电路处于工作态48




EN为低电平时,P点为低电平,二极管使  $T_3$ 的基极为低电平,于是  $T_3 \times T_4 \times T_5$ 均截止,电路输出呈高阻抗,因此电路处于高阻态(些

#### 三、TS门的逻辑符号



### 四、TS门的特点

- (1)TS门不需外接上拉电阻。
  - (2) 三态门可以把多个门的输出连接在一起,作为总线输出形式。但任一时刻只允许一个门处于工作态,其余的必须处于高阻态。



# 处理

1、处理原则

不影响信号端的正常逻辑运算。

- 2、对与门、与非门的处理
- (1)接" 1"(Vcc优点: 不会增加信号端的驱动电流
  - (2) 与信号端并接使
  - **优点**: 能提高逻辑可靠性, 但会使信号端提供的驱动电流增大。
  - (3) 闲置 等效为输入" 1"

### 3、对或门、或非门的处理

- (1)接"0"(地)
  - (2) 与信号端并接使用


# 3.7.13.7 MOS 集成门电路 电路

场效应管与晶体管不同,它是多子导电,输入阻 抗高,温度稳定性好。


场效应管有两种: 结型场效应管 JFET 绝缘栅型场效应管 MOS

和 N 沟 增强型 料理型 指型型 指强型 增强型


# 1、NMOS 管的结 构



### 2、逻辑符号




### 3、NMOS 管特性



V<sub>GS</sub>≥ V<sub>TN</sub>(+2V), 形成沟道, 等效开关接通。 V<sub>GS</sub> < V<sub>TN</sub>(+2V), 沟道夹断, 等效开关断开。

### 4、PMOS 管特性



 $V_{GS} \leq V_{TP}(-2V)$ ,形成沟道,等效开关接通。  $V_{GS} > V_{TP}(-2V)$ ,沟道夹断,等效开关断开。

# 路

## 一、CMOS 非门(反相器)

# (1) 输入低电平,即若 U<sub>i</sub>=0V

$$V_{GS2} = -V_{DD} < V_{TP}$$
,所以  $T_2$  导通。

$$U_0="1"=V_{DD}$$
,即输出为高电平。


# (2) 输入高电平,即若 U<sub>i</sub>=+5V=V<sub>DD</sub>

$$V_{GS1}=+5V>V_{TN}$$
,所以  $T_1$  导通。

$$V_{GS2} = 0V > V_{TP}$$
,所以  $T_2$  截止。



# 二、CMOS 与非门




 $T_1$   $T_2$  驱动管串联连接, $T_3$   $T_4$  负载管并联连接。


## 三、CMOS 或非门

结构: 驱动管  $T_1$   $T_2$  并联连接,负载管  $T_3$   $T_4$  串联连接。

分析省略。图见教材 P36 图 3-10


## 四、传输门(模拟开关)






C=1 ,U<sub>i</sub>=1 ; T<sub>1</sub>(OFF)T<sub>2</sub>(ON) , 开关 ON , U<sub>0</sub>=U

 $U_i=0$ :  $T_1(0N)T_2(0FF)$ , 开关 0N,  $U_0=U_1$ 



C=0 ,  $U_i=1$  :  $T_1(OFF)T_2(OFF)$  , 开关 OFF 。  $U_i=0$  :  $T_1(OFF)T_2(OFF)$  , 开关 OFF 。

### 五、CMOS漏极开路输出门(OD门)




和 OC 门一样, OD 门也可实现"线与", OD 门也必须外加上拉电阻,但 OD 门更多的是用于输出驱动或用于输出电平的转换。

# 六、三态门 (TS)

以TS 反相器为例:

$$\overline{\mathsf{EN}} = 0$$
;  $\overline{\mathsf{F}} = \mathsf{A}$ 

EN=1; F= 高阻态



#### 对 CMOS 电路, 工程上:

$$U_{i} > \frac{2}{3} V_{DD}$$
 ,则输入作为" 1";  $U_{i} < \frac{1}{3} V_{DD}$  ,则输入作为" 0"。

### 七、CMOS 器件闲置输入端的处理

TTL 器件输入端闲置逻辑上等效为"1"。

CMOS 器件输入端不允许浮空闲置,否则会造成逻辑混乱。

一般将与门、与非门的多余输入端接 V<sub>DD</sub>; 或门、或非门的多余输入端接地。

若和输入端并接会增加电路输入端的电容量,影响开关速度。