## Esercizio: Dipendenze

 Che tipo di dipendenze si possono prevedere guardando questo codice sorgente?

```
if (a > c) {
   d = d + 5;
   a = b + d + e;
}
else {
   e = e + 2;
   f = f + 2;
   c = c + f;
}
b = a + f;
```

## Soluzione: Dipendenze

 Che tipo di dipendenze si possono prevedere guardando questo codice sorgente?

```
if (a > c) {
   d = d + 5;
   a = b + d + e;
}
else {
   e = e + 2;
   f = f + 2;
   c = c + f;
}
b = a + f;
```

creeranno
dipendenze dal
controllo

## Soluzione: Dipendenze

 Che tipo di dipendenze si possono prevedere guardando questo codice sorgente?

```
if (a > c) {
    d = d + 5;
    a = b + d + e;
}
    creeranno
else {
        dipendenze dai dati
    e = e + 2;
    f = f + 2;
    c = c + f;
}
b = a + f;
```

## Esercizio Pipeline : Dipendenze

Si consideri il seguente frammento di codice:

```
LOOP: LW $1 0 ($2) R1 \leftarrow mem[0+[R2]]

ADDI $1 $1 1 R1 \leftarrow [R1] + 1

SW $1 0 ($2) mem[0+[R2]] \leftarrow [R1]

ADD $2 $1 $2 R2 \leftarrow [R1] + [R2]

SUB $4 $3 $2 R4 \leftarrow [R3] - [R2]

BENZ $4 LOOP if([R4] != 0) PC \leftarrow indirizzo(loop)
```

si individuino le dipendenze ReadAfterWrite (RAW) e WriteAfterWrite (WAW).

#### **Soluzione**

#	codice	R1	R2	R3	R 4	commento
1	LOOP: LW \$1, 0 (\$2)	W	R			legge R2, scrive R1
2	ADDI \$1,\$1, 1	RW				legge e scrive R1
3	SW \$1, 0(\$2)	R	R			legge R1 e R2
4	ADD \$2, \$1, \$2	R	RW			legge R1, legge e scrive R2
5	SUB \$4, \$3, \$2		R	R	W	legge R2 e R3, scrive R4
6	BENZ \$4, LOOP				R	legge R4

Linee codice	Spiegazione dipendenza	Tipo
2←1	ADDI legge R1 che è scritto da LW	RAW
2←1	ADDI scrive R1 che è scritto da LW	WAW
3 <b>←2</b> , 3 <b>←1</b>	SW legge R1 che è scritto da ADDI, e prima da LW	RAW
4 <b>←2</b> , 4 <b>←1</b>	ADD legge R1 che è scritto da ADDI, e prima da LW	RAW
5←4	SUB legge R2 che è scritto da ADD	RAW
6←5	BENZ legge R4 che è scritto da SUB	RAW

## Esercizio pipeline

Si consideri una pipeline a 4 stadi (IF, ID, EI, WO) per cui:

- i salti incondizionati sono risolti (identificazione salto e calcolo indirizzo target) alla fine del secondo stadio (ID)
- i salti condizionati sono risolti (identificazione salto, calcolo indirizzo target e calcolo condizione) alla fine del terzo stadio (EI)
- il primo stadio (IF) è indipendente dagli altri
- ogni stadio impiega 1 ciclo di clock
- Si considerino le seguenti statistiche:
  - 15% delle istruzioni sono di salto condizionale
  - 1% delle istruzioni sono di salto incondizionale
  - Il 60% delle istruzioni di salto condizionale hanno la condizione soddisfatta (prese)

## Esercizio pipeline

valutare i ritardi nella pipeline introdotti dai salti e calcolare il valore del fattore di velocizzazione della pipeline

fattore di velocizzazione di una pipeline a k stadi, a regime, in funzione del numero di stalli:

$$Sk = \frac{1}{1 + frazione\_cicli\_stallo} k$$

frazione\_cicli\_stallo = numero\_cicli\_di\_stallo / numero\_cicli\_esecuzione\_codice

### Soluzione: valutazione dei ritardi

• Stalli per salto **incondizionato** (risolto in fase ID)

```
istr. eseguita 1 2 3 4 5 6

jump IF ID EI WO
i+1 istr. target t+1 IF ID EI WO
t+1 IF ID EI WO
t+1 IF ID EI WO
t+1 IF ID ...
```

quindi si ha **1 ciclo** di ritardo (non è un vero e proprio stallo: la pipeline è svuotata, quindi al ciclo 5 non finisce **nessuna istr**)

### Soluzione: valutazione dei ritardi

 Stalli per salto condizionato preso (salta all'istruzione con indirizzo j) (salto risolto in fase EI)

# <u>cicli clock</u> 3 4 5 6

```
ΙF
                         ΕI
                               WO
branch
                    ID
i + 1
                    \mathbb{X}
                               (qui la pipeline è "svuotata")
i + 2
                               (qui la pipeline è "svuotata")
istr. target
                                    ID
                                         ΕI
                                              WO
t + 1
                                     ΙF
                                         ID
```

2

quindi si hanno 2 cicli di ritardo (in cicli 5 e 6 non finiscono istr)

### Soluzione: valutazione dei ritardi

#### Rappresentazione alternativa

istr. eseguita 1

Stalli per salto condizionato preso (salta all'istruzione con indirizzo j)
 <u>cicli clock</u>

```
1
                  2
                            3
                                      4
                                                  5
                                                              6
ΙF
       branch
                 i+1
                           i+2
                                   istr. target
                                                 tj+1
                                                              t+2
ID
               branch
                           i+1
                                    bubble
                                                istr. target
                                                              tj+1
                                                             istr. target
ΕI
                         branch
                                    bubble
                                                bubble
WO
                                    branch
                                                bubble
                                                              bubble
```

#### Si noti che ogni stadio "perde" 2 cicli di clock:

- IF carica le istruzioni con indirizzi i+1 e i+2 che poi non terminano l'esecuzione;
- ID decodifica l'istruzione con indirizzo i+1 che non termina l'esecuzione e poi rimane inattiva durante il ciclo di clock 4 (bubble);
- El (e successivamente WO) rimane inattiva durante i cicli di clock 4 e 5.

### Soluzione: valutazione dei ritardi

Stalli per salto condizionato non preso

#### cicli clock

```
6
istr. eseguita 1
                      3
branch
                 ID
                     ΕI
                         WO
i + 1
                 IF
                      ID EI
i + 2
                      ΙF
                          ID
i + 3
                          ΙF
                    quindi si hanno 0 cicli di ritardo
```

### Soluzione: valutazione dei ritardi

valutare i ritardi nella pipeline introdotti dai salti:

- · per ogni salto incondizionato: 1 ciclo di ritardo
- per ogni salto condizionale preso: 2 cicli di ritardo
- · per ogni salto condizionale non preso: 0 cicli di ritardo

#### Probabilità di eseguire una delle istruzioni di salto

```
salto incondizionato \rightarrow 0,01 perché 1 su 100 è un salto incondizionato salto condizionato preso \rightarrow 0,15*0,6 = 0,09 perché 15 istr. su 100, e il 60% salta salto condizionato non preso \rightarrow 0,15*0,4 = 0,06 perché 15 istr. su 100 e il 40% non salta
```

#### la frazione di cicli in cui si ha stallo/ritardo è:

## Soluzione: valutazione delle prestazioni

fattore di velocizzazione di una pipeline a k stadi, a regime, in funzione del numero di stalli:

$$Sk = \frac{1}{1 + frazione\_cicli\_stallo} k$$

Fattore di velocizzazione

$$S_k = \frac{1}{1+0,19} 4 = 3,36$$