胡嘉峻

19883032402 | jiajunh5@asu.edu | codingmmax.github.io

个人简介

计算机工程博士生，研究方向为 FPGA 体系结构与 CAD、存内计算及 DRAM-PIM，面向 ML/LLM 推理。熟悉 Verilog/SystemVerilog RTL、Synopsys DC、VTR/VPR（C++）与 Python 性能/能耗/面积建模。

教育背景

亚利桑那州立大学 — 美国亚利桑那州坦佩
计算机工程 · 博士 — 2024.08 – 至今

卡内基梅隆大学 — 美国宾夕法尼亚州匹兹堡
电气与计算机工程 · 理学硕士 — 2022.02 – 2024.12

宁波诺丁汉大学 — 中国宁波
电气与电子工程 · 工学学士 — 2017.09 – 2021.07

实习经历

HPE Labs · 研究实习生 — 美国科罗拉多州柯林斯堡
新兴加速器团队 — 2026.05 – 至今

- 研发面向 LLM 推理的 FPGA–ReRAM 存内计算 chiplet 架构。
- 构建系统级性能、能耗与面积模型，用于 chiplet 设计空间探索。

科研经历

亚利桑那州立大学 · 研究助理 — 美国亚利桑那州坦佩
FPGA 体系结构与 CAD、存内计算 — 2024.08 – 至今

***NIFA*：面向高效 ML 推理的非线性存内计算 FPGA**
International Conference on Field-Programmable Logic and Applications (FPL), 2026

- 提出面向 FPGA 的无 ADC ReRAM 存内计算（IMC）模块，以模拟 CAM（ACAM）实现非线性运算与对数域注意力。
- 在 VTR 中以 ResNet-9、VGG-11、BERT-Tiny benchmark 评估架构的 Fmax、线长与面积。
- 开展面向 FPGA 的 crossbar 尺寸与 IMC 面积占比设计空间探索。
- 扩展 Python IMC-FPGA 模拟器，评估端到端性能、能耗与面积。
- 相比 SOTA，在 CNN/Transformer 上能效最高提升 40×/1.9×，面积效率提升 4.1×/2.5×。
- 构建 Verilog IP 库（GEMM、动态矩阵乘、online softmax、attention），与 Python/NumPy 参考模型周期级对齐。

FPGA BRAM-DSP 直连通路
International Conference on Field-Programmable Technology (FPT), 2026

- 提出 BRAM→DSP 硬化直连通路，绕过全局布线网络，面积与延迟开销可忽略（Synopsys DC，FreePDK45）。
- 用 C++ 扩展 VPR 布局器，加入跨类型布局宏与基于连接度的布局优先级。
- 搭建 Python 布局布线评估流程，以 FC、Conv、attention、LSTM benchmark 评估架构。
- 在 DL 设计上 Fmax 最高提升 25%，线长最多降低 49%。

***RACAM*：支持数据复用与自动映射的 DRAM 位串行 PIM**
International Conference on Parallel Architectures and Compilation Techniques (PACT), 2026

- 基于 LLMCompass（Python）构建初版 DRAM 位串行 GEMM/GEMV 性能模型。
- 设计初版分块与映射搜索（array/bank/device 分块、广播、循环顺序）。
- 用 SystemVerilog 实现位串行 PE（整数加法/乘法）及 bank/rank/device 级广播与多路选择逻辑，并以 Synopsys DC 综合。
- 搭建 GPT-3 与 Llama-3.1 prefill/decode 的评估流水线，与 GPU 基线对比。

学术论文

- **Jiajun Hu**, Ruthwik Reddy Sunketa, Lei Zhao, Archit Gajjar, Luca Buonanno, and Aman Arora. *NIFA: Nonlinear IMC Enhanced FPGA for Efficient ML Inference*. In *International Conference on Field-Programmable Logic and Applications (FPL)*, 2026. arXiv:2607.15123
- **Jiajun Hu**, Ruthwik Reddy Sunketa, Andrew Boutros, and Aman Arora. *Boosting FPGA Performance with Direct BRAM-DSP Paths*. In *International Conference on Field-Programmable Technology (FPT)*, 2026 (short paper). arXiv:2607.05756
- Siyuan Ma, **Jiajun Hu**, Jeeho Ryoo, Aman Arora, and Lizy Kurian John. *RACAM: Enhancing DRAM with Reuse-Aware Computation and Automated Mapping for ML Inference*. In *International Conference on Parallel Architectures and Compilation Techniques (PACT)*, 2026. arXiv:2512.09304
- **Jiajun Hu**, Chetan Choppali Sudarshan, Maxwell Clifford, Vidya Chhabria, and Aman Arora. *CarbonSet: A Dataset to Analyze Trends and Benchmark the Sustainability of CPUs and GPUs*. In *Great Lakes Symposium on VLSI (GLSVLSI)*, 2025, pp. 177–184. doi:10.1145/3716368.3735235
- Chetan Choppali Sudarshan, **Jiajun Hu**, Aman Arora, and Vidya A. Chhabria. *CarbonPATH: Carbon-aware pathfinding and architecture optimization for chiplet-based AI systems*. arXiv 预印本 (审稿中). arXiv:2603.03878