#### 前言及目录

要学计算机组成原理,你得知道它是干什么的,抓住总线:如何改进计算机的性能。  Chapter 1 计算机概要与技术 带你了解了解计算机发展史,告诉你计算机系统结构的 8 个伟大思想,计算机的设计以及性能的改进离不开这 8 个伟大思想,而后告诉你性能的概念以及量度标准:
Chapter 2 指令: 计算机的语言 带你学习计算机的语言,也就是指令,这为学习 Chapter 4 中的流水线指令集打下基础:
Chapter 3 算术运算 计算机的算术运算,这大家不会陌生,在计算机科学导论这门课程中已经 讲到过许多,如果你导论学得通透,那么这一章对你会特别轻松;
Chapter 4 处理器 流水线,是对计算机指令执行速度上的改进,这一章的各种流水线图以及数据通路图一定要多画画,画几遍就自然地记住了,注意理解记忆各部件在什么时候是怎么运行的,徒手画数据通路图是必备本领:
Chapter 5 大容量和高速度: 开发存储器层次结构 存储器容量和速度的改进, 速度上利用 cache, 容量上利用虚拟存储器技术。
Chapter 6 往年真题×2         18-19 年的真题,附带卷王手写答案       ————————————————————————————————————

这些精彩内容正等待着聪明的你去探索! 祝各位早日走出计组的迷雾!

# Chapter 1 计算机概要与技术

一、计算机的发展

1. 计算机的发展是伴随着微电子器件的发展而发展的 电子管 一十晶体管 一十半导体 一十 微色理器

2. 计算机的分类: 个人计算机(PC):性能良好,价格低源:个人使用,键盘、鼠标

嵌入式计算机:运行单一应用程序,和硬件集成在一起,严格限制成本功耗 服务器:基于网络访问、强调可靠性 反对 起放打掉小心

.后PC时代:

云计算。在网络上提供服务的大服务器集,可供租用 个人移动设备(PMD):智能手机、平板、电池供电、触摸屏输入

软件即服务(SaaS):在网络上以服务的方式提供软件、数据:eg. web 搜 索、社交网络(通过浏览器登录到远程服务器执行)

# 二、计算机系统结构的8个伟大思想

1.面向摩尔定律的设计。 针对 预计

单芯片集成度每18~24个月翻一番

注意: 摩尔定律是对硬件而言, 这意味着如果有一个判断题说: 系统软件的 发展符合摩尔定律。那么答案是错误

2. 使用抽象简化设计

3.加速大概乘其件

设计者要知道什么事件经常发生

4. 通过并行提高性的

并行执行

5. 通过流水线提高性的

流水线执行(Chapter 4 具体讲流水线)

"求人准许不如求人原谅"

7. 存储器层边

注意:是每位的价格,这意味着如果有一个判断题说:速度最快、容量最小、

每位的价格是单价,价格是总价 价格成战的焦弱局。那么答案是错误。因为事价和总价之间还有数量的制

8. 通过冗余提高可靠性

冗余部件替代失效部件


eg. 牵引式挂车后轴双轮胎

注意: 仔细体会这8个伟大思想,在第二、四、五章会经常提到。

## 三、理解程序性能

软件=程序+文档=数据结构+算法+文档 多指结节日十年元


算法:决定源代码数量,决定执行I/O操作的数量



#### 四、硬件概念

1. 所有种类的;

冯·诺伊曼:





六、性能 PS: 芯片制造: 投入高、风险大、回报慢的高壁垒行业

无线网 (eg. Wifi、蓝牙)

5. 适配器

1. 性能

那么计算机x是计算机y的n倍快

7. CPU 内部构成

2. CPU 执行时间 CPU 执行时间:《执行某一任务在 CPU 上所花的时间。

include: 用户CPU时间 & 系统CPU时间

(程序本身费时) (为执行程序在操作系统上的费时)

个相等的CPU时间 = CPU时钟周期数×时钟周期 = CPU时钟周期数

(1) 减少程序的时钟周期数量

(2) 增加时钟频率

五、五、


联网的计算机can do what:通信 + 资源共享 + 远距离访问

局域网 LAN (以太网: 将一个建筑

丁城國 WAN (万维网、Internet

8. 抽象

应用二进制接口(基本指令集 & 操作系统接口)





 $CPU时钟周期数 = \sum (CPI, \times I,)$ 

加权平均CPI(Avg.CPI) = CPU时钟周期数 指令数

指令集体系结构: 影响 IC 和 CPI(时钟频率)


財的國期 納入

注意: (PUNA PER BY SEP 詹玛姆· A MARKET A M

思考:功耗墙不能再降低电压,也不能散去更多热量,那怎么改进性能呢? 帽加型退器

七、例题

假设某一程序,指令条数IC,其中70%是算术运算指令,10%是存取指令,20%



思考愿参考答案:单处理器到多处理器

(3) 来算术运输指令的平均性间(208-12-08/

(1)  $Avg.CPI = \frac{(0.7IC*2+0.1IC*6+0.2IC*3)}{1.5} = 2.6$ 

(2)  $CPI_{II} + 0.1*6 + 0.2*3 = 2.6*0.75$ 

可以得到CPI<sub>#</sub> = 0.75

(3)  $0.7*n + 0.1*6 + 0.2*3 = 2.6*\frac{1}{1.25}$ 

得到n=1.26(个时钟周期)

# Chapter 2 指令: 计算机的语言

## 一、常见的 MIPS 汇编语言指令

(2) MIPS 操作数可以来自 32 个 32bit 的寄存器和 2<sup>30</sup> 个存储器字、 寄存器用 (1) 算水运算指令中、计算机硬件的操作数是寄存器操作数。

于数据的快速存取。存储器层能域块数据传输指令访问。

作。访问帝存器此访问存储器快得多,编译器必须尽量使用寄存器来访问变 輪指令把在確器中的數放到電存器中,再用算术运算指令对该管存器进行採 进行算术运算,而算术运算中如果要用到存储器中的数。可以先通过数据传 理解:可以理解存储器(Memog)中的数据只能存或者取,不能直接

2. 常见杏存器 1年 = 4年本 = 8 bit 常见指令中有所域现一个学是32bit(MJES指令中) 注意: MIPS 关节编址艺界也《和JACKEDDE 集集》,这在MIPS 泛镜语言

(1) St, - St,: 临时寄存器

- (2) \$5, -\$5; 用于存储变量(因此指令中,这些寄存器很常见)
- (3) Szero: 恒置零 (这是伟大思想中加速大概率事件的体现,0 经常用到)
- (4) Sat: 用于处理大的常数

3. MIPS 汇编语言常见指令(详见数材 41、42 页

- (1) 算术运算指令
- ① 加法: add \$s<sub>1</sub>,\$s<sub>2</sub>,\$s  $$s_1 = $s_2 + $s$

理解: Ss,是目标寄存器, Ss,Ss,是源操作数寄存器,是把两个源

世影响写成\$s, = \$s, + \$s2 操作数进行算术运算,得到的结果存放到目标寄存器中,因此不要受习

- ② 减法: sub \$s<sub>1</sub>,\$s<sub>2</sub>,\$s  $\$s_1 = \$s_2 - \$s$
- ③ 立即数加法: addi \$s<sub>1</sub>,\$s<sub>2</sub>,20 注意: MIPS 中没有 subi 指令 \$s<sub>1</sub> = \$s<sub>2</sub> + 20,用于加消数数据
- (2) 数据传输指令

\$5, = Memory[\$s<sub>2</sub> + 20],将一个字从内存中取到卷在器由 理解: lw = load word 取字, 寄存器\$5,的值是基址, 20是偏移量, 有

② 存字: sw \$s<sub>1</sub>,20(\$s<sub>2</sub>) 效地址是基址加上偏移最。

如 取立即数的高位: lui \$s<sub>1</sub>,20 Memory[\$s<sub>2</sub> + 20] = \$s<sub>1</sub>,将一个字从卷存器中取到内存中 理解: sw = store word 存字, 20 是偏移量

\$s, = 20\*216, 取立即数并放到高16位

- (3) 逻辑运算指令
- ① 与: and \$s<sub>1</sub>,\$s<sub>2</sub>,\$s<sub>3</sub> \$s<sub>1</sub> = \$s<sub>2</sub>&\$s<sub>3</sub>,接位与
- ② 立即数或: ori \$s<sub>1</sub>,\$s<sub>2</sub>,20 \$s<sub>1</sub> = \$s<sub>2</sub> | 20, 和常数按位或
- ③ 逻辑左移: sll \$s<sub>1</sub>,\$s<sub>2</sub>,10 \$5, = \$5. 2% (相当十五旅/。馆)

55, =55, <10. 根据需要在移用配位,用当于换210.

① 相類的語符: beq \$5,\$5,25,44 (00 ) 14 (14) 16 (15

事址的时候是按照一个字一个字去寻找。因此,25 在寻址的时候要乘4 がある。日本祖太田本本の人がおり、日来海ア4个の 这番题的4个号模成一个学、(MIPS中一个学 32bit,是 4 个字书) 理解: 为什么25 变成100 了?这是因为上文提到。MIPS 字节编址

那为什么多了个4? 这在后面棉会学到,因为取的是下一条指令。

注意:由于AIPS、安治学中产作著书、即張田田及民國惠十七、「薩琴」 而每一条指令差4个字节。

② 小于时置位: slt \$s<sub>1</sub>,\$s<sub>2</sub>,\$s<sub>3</sub>  $ii(Ss_2 < Ss_3)$   $Ss_1 = 1$  else  $Ss_1 = 0$ 理解,这里还是注意,进价也较贵模的时两个渲染作数,结果在到

且标卷存器中。

(5) 无条件分支指令

了2500明确如此x个从用+十二直接(元条注例参三)

理解: 这里还是明确的地址, 因此要乘 4

二、计算机硬件的设计原则

所有的 MIPS 指令都是 32bi

2. 越小越快

大量的寄存器会使时钟周期变长,因此使用 32 个寄存器

3. 优秀的设计需要适宜的折中方案

格式、会产生冲突、因此折中方案就是保持指令长度相同,但是不同指令类 如虽然简单源于规整,但是既希望指令长度相同,又希望有统一的指令

## 三、大端寻址和小端寻址

型采用不同的指令格式。

2. 小端寻址: 高位放在高地址 1. 太繼旻址: 高位放在低地址 (MIPS 采用大端编址)

举个栗子: 用大端模式存 12345678H 这个数

**西京平祖圣** 4. 地址偏移

0x03 0x02 0x01 0x00 14/45 = 148 pic 34

理解: 12345678H 这个数的高 8bit 为 12, 按照大端模式高位放在低地

址, 所以放在 0x00 低地址, 其他位依次存放

# 1. R型 (Register: 寄存器)

四、MIPS 指令的类型(详见教材 55 页,76 页)

操作码 一源 Reg 二源 Reg 目的 Reg 偏移量 功能码

在高, 皮里湖、目用 494 与人口 105 特全位置不同

作数周超其由 16hi. 这意味为产品改善用解核器的超其情经过。个学节, 注意,这里的中心是一系统》而是目的Red。《过于R型技》的中央共立 见教材 56 页图 2-5。更多栗子见教材 57 页图 2-6。 一进则表示。比较正观。add 指令的功能再是 32D。指令的 op 码和功能码 add \$5, \$5, \$5, 从中, \$5, 在17 身张作器, \$5, 是18 号, \$5, 是19 号。 000000 | 18D 理解。add 的操作网是 000000,一颗 Reg 是 \$5; 故 18 5 这里是用 操作码 (5bit) ─iii Reg 190 目的 Reg (26bit) 1000 (16bit) 常数或地址 存器约定, 也是加速大概率事件的体现。

控制权交给过程,过程执行得到结果,把结果存在sv。~sv,中 湖林到达程X、并将下一条指令的地址(即PC+4)放到Sra中 理解:可以类比C语言程序设计里面的函数调用帮助理解。 返回到Sra, 过程可以访问\$vo~\$v,的结果 存放参数,使得过程可以访问这些参数 \$00-\$03

两个母者存践一名是用于返回被除点的返回地址签存器。MIPS的这种签 存器里,被调用者来执行运算并将运算结果保存到调用者可以访问的寄存器里,再用jr 多应数控则以返回给则用者。 其中、Sa、Sa、就是用来传递参数的4个客存器、Sa、Ja、是用于返回值的 总结一下、就是调用者调用程序、把参数保存到被调用者可以访问的寄

六、堆、栈数据空间 \$gp=1000 8000<sub>hex</sub> --> \$sp=7fff fffc<sub>hex</sub> 1000 0000hex 动态数据(堆) 静态数据

一源 Reg (5bit)

二源 Reg (5bit)

Exit

pc=0040 0000 hex -->

位置。即创始计Sfp,它指向该帧的第一个字。Ssp可以通过Sfp来恢复。 而且是是一种原理的一种,这时就需要一个指针来记录投现的的,我可以""生长",使原始时间下移动,这时就需要一个指针来记录校设的。 而出越程、Spogist上当有数据如这圈操作的寄存器和问题变量进程时, 推荐,下方是张梅林,而供是从上往下"长"的。但进程时,Sp. 观赏( 根据针初始化为Sp=70ff的in。并积累据权的方向向下增长。的态数 图中,\$P是模拟件,指向模型,从左侧墙址大小可以看出,上方是高

1000 0000H到1000 mH之间的数据。程序代码从pc=0040 0000。 开始 间数据。故初始化为Sgp=1000 8000。,可通过正负 16 位的偏移,访问到 据从1000 0000hex开始,作为全局指针Sgp,应设置为适当地址以便主访

七、MIPS 寻址模式(见教材 78 页) 植毛 op rs n 形式地址 op rs n 形式地址 op rs n rd ... fime 1 cn do

立即数寻址:操作数是立即数(位于指令自身中的常数),可以直接便

H

eg. lui. ori. addi

eg. R 型指令: add, sub, and 寄存器寻址:数据存在寄存器当中,访问寄存器即可拿到数据

存取,这种做法可以方便调度内存分配。) 向内存的某个有固定功能的分区、程序的数据和指令以该地址为起始、进行 的地址、然后通过数据传输指令进行数据操作。(一般基址寄存器的地址指 基址寻址:又叫偏移寻址,通过立即数与基址寄存器的值相加得到数据

地址 = 基址 Reg 的值 + 常数

方式的特点是以PC中存储的指令地址为基准,进行一个常数的偏移 PC 相对寻址: 把指令中的常数和 PC 中地址相加得到指令地址。这种

地址 = PC + 常数 eg. beq, bne

位指令地址。》 先左移两位变 28 位,然后将 PC 中的高 4 位充当其高 4 位,以此扩充成 32 么关于操作数据只能放低位的26位、显然不够32位地址,只能让这26位 (对于跳转指令,由于32位里面,高位的6位已经被指令操作码占据,那 伪直接寻址: 26 位操作数左移 2位,与 PC高 4 位组成新的 32 位地址。

eg. j, jal

地址 = PC 高 4 位 拼接 指令低 26 位左移两位 青年配手世: add, sub, add 其大(佛格年歌): lun. su 正开放 寻址 = bri, ori, add 四直清中地:丁一一日

再进一步扩展。实际上,是进伏边贯全身地和影摄是步士、计筑和、变块行

的目的就是为了得到指令和操作数。

NIDS基金體在12-在一系可以作為指令過程,又則以各倍数据进出一致

寻址。 歌仔面等亚亚河《亚洲》,我会寻址最常用的顺序寻址,还有PC相对寻址和约直接导址和基址寻址,指令寻址最常用的顺序寻址,还有PC相对寻址和6位接 

给出产生 32 位常数 0x 2001 4924 并在到5(1 中的 MIPS 代码)

lui \$s1,2001H 【参考答案】

ori \$t1,\$s1,4924H

先用10.指令将 32 位常数中的高十六位即 2001H 放到寄存器8s1 中, 再 ori 上(年+)於位 4924H 即可。

【例题 2】

为了缩短指令中某个地址段的位数,有效的方法是:

【参考答案】寄存器寻址

【解析】

地址位应比较简短,并且访问寄存器的速度很快、因此寄存器寻址很快 寄存器寻址中, 地址码是寄存器的地址位, 由于寄存器数量有限, 故寄存器

的常数)、故不必再访问内存去取操作数,速度很快,但是位数固定 再来分析几个寻址方式,如立即数寻址、地址码是操作数(位于指令自身中

> 存, 速度慢。 间接寻址: .地址玛拉包主定由函数据,这个数据仍是一个地址,通过这个地 址才能找到数据,这可以提高寻址灵活性,扩大寻址范围,但是需要多次访

八、翻译并执行程序

转换成可执行程序 4 步骤



## Chapter 3 算术运算

一个判断圈)。以下分为五大部分对本章主要内容进行归纳总结。 本章重点为3.3 Instruction ,李提乘除法的硬件执行过程。 计算题),理解加减法的溢出并能做出判断,李提乘除法的硬件执行过程。 本章重点为3.5节的浮点表示和浮点加法,要求掌握过程(可能出入

#### 一、加減法

1. 溢出的概念

所能表示的数的范围,就会发生溢出(overflow)。 结果超过了硬件规模的限制,比如字宽景有32位时,如果结果超过了32份 里的水溢出,是水的体积超过了水缸的体积导致。计算机中的溢出是指运复 信大家都已掌握,该部分内容主要考察溢出。先明白溢出的定义、类比水缸 二进制数的加减法我们并不陌生,它是计算机科学导论这门课程的重点。相

### 2. 加减法的溢出发生在。

- (1) 正数 + 正数
- (3) 正数 负数 (2) 负数 + 负数
- (4) 负数 正数

为负数,结果应为0,1001为五位超出了四位所能表示的范围 举个栗子: 5+4=9 四位的操作数、最高位为符号位、均为正数、结果却

1,001

3. 溢出的判断

(1) 用一位符号位米判断 结果的符号与原操作数符号不同则溢出。 比如两正数相加结果为负、两负数相加结果为正则溢出。

(2) 用两位符号位来判断

用用的过去式和过去形式的现在分类形体的,其两个符号位均参与运算,00 表示正, 口表示负, 41 表示正向溢出(结果为正数, 但超过了机器所能 能表示的最小负数)。 表示的最大正数),10表示负向溢出(结果为负数,但是超过了机器所

举个栗子: 两个负数-0.1011和-0.0111相加, 用双符号位表示如下:


10.1110

结果的符号位为10,则产生负向溢出。

时,该情况下溢出可忽略。 应异常处理程序,完成后再返回原程序继续执行。当无符号数表示内存地址 出的指令地址保存到EPC 寄存器,计算机跳转到一个预定好的地址执行相 注意: MIPS 检测到溢出时会产生异常,即打断正常过程的系统调用、将溢

#### 本 乘法

能画出结构图,会做123页例题即可 见教材 122 页乘法器硬件结构及 123 页乘法器硬件的改进版



③ 确定符号位,指数和尾数 符号位: 负数为1(0正1负) 尾数: 小数点后 23bit, 即1010 1010 1010 1010 1010 101 指数: 1+127=128,表示为二进制为1000 0000B

即0xC055555		单精度:
55555 .	1 bit	1
	8bit	1000 0000
	23bit	1010 1010 1010 1010 1010 101

A = -5.25, B = 7.125, $\Re A - B$ 

(1) 拠格化・

A: -5.25 

(2) 对野 B: 7.125 +111.001B 规格化 +1.11001×22

心阶对去贮,同为二次,阶差为0,无需对阶

(3) 尾数运算

(-1.0101B) - (+1.11001B) = -11.00011B1.01010

11.00011 1.11001

(4) 规格化

② 科学计数

-1.1010101 ····× 21(左移1 bit)

 $-11.00011B \times 2^2 = -1.100011B \times 2^3$ 

- 24 -

(7) 结果。 (6) 含入判断 (5) 溢出判断 单精度: 无舍入 无溢出 1000 0010 1000 1100 0000 0000 0000 000

即0xC1460000

#### 五、算术精确性

(1) 保护位: 在浮点数中间计算中, 在右边多保留的两位中的首位。(用于 1. 有关算术精确性的3组概念:

提高舍入精度)

(2) 含入位。在浮点数中间计算中,在右边多保留的两位中的第二位。(食 浮点中间结果满足浮点格式,得到最接近的数)

(3) 稻贴位:同保护位和舍入位一样用于舍入的位,当舍入位右边有非零的 数据时将其置 1。

不明白的话看这里吧,举个栗子助于理解:

先对阶、小阶对大阶、故而2.56<sub>10</sub>×10°转变为0.0256<sub>10</sub>×10°  $2.5610 \times 10^{0} + 2.3410 \times 10^{2}$ 

① 不用保护位和舍入位:

- 2.3410 0.0210

2.3610

- 25 -

② 使用保护位和含入灶  $y_{42.36_{10}} \times 10^{2}$ 无保护位和舍入位情况下, 0.0256<sub>10</sub>×10<sup>2</sup>变成0.02<sub>10</sub>×10<sup>2</sup>, 最后结果

+ 0.025610

墨西子的人を不聞出る。星本一分人、福東五つめてるとうと 使用保护位和含入位排况下,这两位的值若在0-49则含填,游在51-99

再举个栗子理解粘贴位

在有保护位和含入位的情况下、先对阶、小阶对大阶, 5.01<sub>10</sub>×10-1变成 5.01<sub>10</sub>×10<sup>1</sup>+2.34<sub>10</sub>×10<sup>2</sup>

0.0050<sub>10</sub>×10<sup>2</sup>,实则

舍入位 0.0050110×10°

由于舍入位之后还有 1、为非零的数, 故粘贴位置 1。

+ 2.340010 0.005010


2.34501

③ 没有粘贴位:

则假设这个数为,然后向最靠近的偶数2.34500…0 舍入得到2.34。

④ 使用粘贴位:

粘贴位置 1. 即记住这个数是大于2.34500…0的,最后一位视为奇数, 则加1, 舍入后得到2.35。



中、子

(1) 总是向上舍入

(2) 总是向下舍入

(4) 向最靠近的偶数含入 (3) 截断含入

3. 另外两组概念:

3. 另外需要概念: (1) 尼數價低位:在实际數和能表达的數之间的有效数最低位上的误差位数 (1) 尼數價低位:在实际數和能表达的數之间的有效数最低位上的误差位数 如果一个数在最低位上少2、则称少了两个 ulp。

执行一次舍入。

## Chapter 4 处理器

一、单指令的数据通路

1. 三种指令 (1) R型指令

till add, sub, and, or, sit

opcode	rs	7	Id	shamt
(6hit)	(5bit)	(Sbit)	(5bit)	(5bit)

(2) 存取指令

(6bit) (5bit)	opcode rs
(Sbit)	7
(年 15bit	地址

w与sw的理解:lw是load work是:sw是store word.是存。 这个存取是以生存为中必来看,存就是把寄存器中的数存到主存中某一


地址处, 取就是从主存某一地址处取出数据放到寄存器中。

举个栗子:

sw \$s1,20(\$s2)

Mem[20 + \$s2] = \$s1\$s1寄存器中的数存入Mem的20+\$s2地址处

rs 寄存器作为基址寄存器,取出其中的数与地址相加、得到访存地址。



小控制单元来提高控制单元的速度。 优化之处表现在:通过多级译码减少主控制单元的规模,通过使用多个

(2) 分支 (有条件 eg. beq, bne)

①比较rs与rt, 得到ALU zero && Branch, 即零标志和分支控制信号的 分支失败,下一条指令地址仍为 PC+4。 与值。与值为1,则分支成功,下一条指令跳转到分支目标地址:否则



中,市

分支指令 16bit 立即数经符号扩展后得 32bit,再左移两位变成字寻址。




① 取 PC+4 的高 4bit:

② J指令的低 26bit 左移 2bit 作为低 28bit;

③ 格步骤①与步骤②所得的高 4bit 与低 28bit 拼接成 32bit 地址,即縣转目 标地址。

PC+4[31-28]

(4) 控制信号 ① ALUsrc



(即当ALUSt-控制信号为0时,ALU的第二个操作数来自读的数据2)


1:依16bit的符号扩展 (即当ALUSed空制信号为1时,ALUM第二个操作数来自依16bit的符号扩展)

ALUSTC

② RegDst && RegWrite

##\(\phi\) \(\frac{1}{16}\) \(\fra


 $\begin{cases} RegDst & 0:写 Reg來自Rs \\ 1:写 Reg來自Rt \\ 0:元 \\ RegWrite \\ 1:Reg写使能有效 \end{cases}$ 




PCsrc 0:PC=PC+4 1:PC=分支目标地址 boq

PCsrc 由来自控制单元的 Branch 和 ALU 的 zero 相与得到,除 PCsrc 是回接信号外,其他控制信号只根据指令的 opcode 未确定。

(4) MemRead && MemWrite && MemtoReg





#### 二、流水线

性能的提高是通过增加指令的吞吐素,而非減少单条指令的執行时回

指令执行时间(流水线)=指令执行时间(非流水线)/流水线级数

吞吐率 = 指令数/时钟周期数

加速比 = 周期数(非流水线)/周期数(流水线

1. 流水线图 (1) 无转发 lw \$82, 20(\$s1) sub \$s1,\$s2,\$s3

lw \$s3, 20(\$s1) stall stall

EX MEM WB

时钟周期。 即其在 EX 周期时要用到8s2 的值,因此该指令的 EX 周期最早在第6个 \$s2 的值此时才更新,由于 sub \$s1.\$s2.\$s3 指令的第一源操作数为\$s2. 在无转发的情况下, lw \$s2.20(\$s1)在第5个时钟周期才写回,即

果,而\$s1的值在第8个时钟周期写回,因此该指令的EX周期最早在第 同理, lw \$s3,20(\$s1)在EX 周期时要用到 sub \$s1,\$s2.\$s3 指令的结

9个时钟周期。 要看前后指令之间的关系,如后一条指令要在EX周期用到前一条指令 的结果,那么在无转发的情况下,必须等前一条指令的写回周期执行完。 如上图,便形成了含 stall 的流水线图,判断在哪个时钟周期 stall,


(2) 有特发 多路

才能开始后一条指令的 EX, 那么在此之前都要 stall。


lw \$s2, 20(\$s1) H EX MEM WB stall stall stall stall 4 5 6 ID YEX MEM WB

sub \$s1,\$s2,\$s3

lw \$s3, 20(\$s1) 转发,即旁路,某一指令的计算结果一出来即可进到需要这个结果



2. 流水线寄存器 对下"一"。 对下"一"。 对于"一"。 对于"一"。 并且保存上一阶段数据版 指述水线传递所有可能接下来还会用刻的信息。并且保存上一阶段数据版 一阶段读取使用。 水級蒂存蓋 为保証減水級正常运转、需要增加部件、即流水线寄存器、其作用为 为保証減水級正常运转、需要增加部倍息。并且保存上一心6.5。



过的下一级用不到就不需要向下一级传递了。 流水线寄存器需要存的是下一级可能用到或者必定用到的信息,已经服

比如, EX 之后才能确定分支, 因此 branch & zero 要传递到 EXIMEM

1. 结构冒险

即硬件不支持。

如:一条指令在访存的时候、另一条指令同时在该存储器预取指令。

2. 数据冒险

执行。(一条指令依赖于更早的一条在流水线中的指令) 即无法提供指令执行需要的数据,而导致指令不能在预定的时钟周期内

解决方法:

(1) 前推(旁路)

从丙部Reg或Mem中提前取出所需数据,将其直接送到需要它的

(2) 流水线阻塞(气泡) 周期,除阻塞之外,还可以采用硬件上检测阻塞后、软件上重新安排代 码顺序来避免。 即使旁路,週到1w取数-使用型数据冒险,也不得不阻塞一个时钟

保持 PC 寄存器和 IF/ID 流水线寄存器内容不变,即 nop (空指令,不产 te 即可)。 生任何效果),清除所有控制条件(其实只要清除 RegWrite 和 MemWri 通过冒险检测单元来检测 w 裴载指令,从而可以在其后插入阻塞;

解决方法: 决策依赖于一条指令的执行结果,而指令正在执行中。

3. 控制冒险(分支冒险)

(1) 假定分支不发生 继续执行顺序的指令流,若分支发生,就丢弃已经读取的指令,按

分支目标数行。(此差奔必须将 IF、ID、EX 级指令都 flush)

(2) 缩短分支的执行时间,提前分支决策 级),还要提前判断分支条件。即比较 ID 级取的两个数是否相等。若需 更额外的旁路和冒险检测单元。 要類種前分支決策。就要提前计算分支目标地址(从EX级移到 ID 确定分支目标地址超早,要清除的指令超少。

(3) 动态处支预测 采用分支预测缓存或分支历史记录表。

(4) 分支延迟时间槽 用不影响分支的一条指令填充到该时间片中。

四、异常和中断

异常比中断级别高。

1. 异常(来源: 处理器内部) (1) 随时终止响应(在哪异常在哪份

(2) 有固定的处理程序 操作系统的特定地址。无符号数表地址的溢出,无需处理 在异常程序计数器 EPC 中保存出错指令的地址,并把控制权转交给

(3) 返回到原来指令去

e),记录异常产生的原因,以便控制权转移到由异常原因决定的地址处 并保存,以便处理完异常再回到这条指令。设置一个状态寄存器(Caus 操作系统处理异常,先明确哪条指令引起异常,即出错指令的地址

2. 中断(来源: 外部) 一个个处理,处理该中断时,关中断,但无法关闭高级中断 对于多个级别不同的中断请求,优先级高的可以打断优先级低的。中断只能


- (2) 要找相应的处理程序 (1) 先执行完本周期才能响应
- (3) 返回到它进入的地址

例如:校长来了,中断讲课,校长走了,继续讲课。



# Chapter 5 大容量和高速度: 开发存储器层次结构

一、存储器层次结构



可以很快访问到数据,否则要访问底层(速度慢但容量大)。 除非数据在第141 层存在,否则不会在第1 层。访问高层,若命中,则

#### 二、局部性原理

局部性原理源于存储器的层次性结构,分为时间上和空间上。

时间局部性:某个数据项被访问,不久的将来这个数据项可能再次被访问 空间局部性。某个数据项被访问,与它地址相邻的数据项也可能将被访问 如: 循环结构

番外补充小知识:

主在 → DRAM → 成本校佈。容量较大,但是速度比SRAM慢

Cache - SRAM

磁盘 → 服务器中容量最大但是最慢的一层 闪存 → flash → 非易失性存储器, 损耗均衡

SRAM: 无需刷新,写入快,每位价格高,不易于集成


DRAM: 需要电源不断形断,写入慢,集成度高,每位价格低

此处电源刷新用到了仲裁电路,用于刷新定时器的刷新请求以及CPU访问

三、Cache 直接映射

存储器的请求。

(块地址) mod (Cache 块数) 直接映射,一个内存块只能映射到 Cache 中唯一一个明确位置,即



其 index 需要 n 位,index 在 Cache 中不需要存储空间,就像数组的下标一 从 Cache 左側 index 的值、从 0 劃 2<sup>nd</sup>-1,则对于大小为 2<sup>nd</sup> 块的 Cache

如果一个换大小为2m个字、则块内寻址为m+2、其中m位用于家引C

ache 共中 2m 个字中的哪一个字, 2 位用于字节偏移。 get 了 Cache 的 index 和块内偏移的位数,MIPS 82 位身 下的位数即 tug

举个栗子:

Cache 有 1024 个字, 一个块大小为 1 个字。 Land As a solution of the property

> Cache有1024个字 = 2<sup>10</sup>个字 = 2<sup>10</sup>\*4B = 4KB (一个字4Byte) Cache有1024个字,一个块大小为1个字 -> 2<sup>10</sup>块 -> index: 10bit 余下32-10-2=20bit用作tag标记。 个块大小为1个字 -> 块内编移 = 0+2=2bit 否则miss,去下一层中寻找数据 若有效位为1,tag 致,则hit,相应的字提供给处理器

补充小知识:

Cache有效率 = 数据容量 \* 100% Cache所需总位数 = 每一块的位数 \* 块数 = 2"\*(块大小 + tag + 1) bit

四、Cache 缺失

- (1) 指令 Cache 缺失
- ① 当前 PC-4 送到存储器中
- ② 通知主存执行一次读操作,等待主存访问完
- ③ 写 Cache,把从主存取回的数写入 Cache 中,将地址高位写入 tag,置有 效位为1
- ④ 重新取指
- (2) 数据 Cache 缺失

处理器阻塞,直到从Mem 取回数才响应。

#### 五、写操作

1. 写直达 再写主存,写主存完成后再 free buffer。 被方法是写版件,即把数据写入 Cache 和写版件,处理路继续执行。写版际 同时更新 Cache 和下一存储层次、保持一致性、但是写主存太慢。其象

2. 写回法 新儋只写入 Cache 中,只有当修改过的块被替换时才需要写到较低层存

储器结构。

六、多级 Cache 一級 Cache 致力于减少命中时间来获得较短时针周期或较少流水级,二级 C 一級 Cache 更关注命中时间,二級 Cache 更关注命中率。更确切地说:

ache主要针对改善缺失率以减少长时间的访存代价。



对两级 Cache:

总的CPI = 基本CPI

+ 二级Cache中每条指令阻塞的时钟周期 +一级Cache中每条指令阻塞的时钟周期

如果一級 Cache 缺失,就去访问二级 Cache,二级 Cache 再缺失,再去

因此,

访问主存。

-级Cache阻塞的时钟周期=访问二级Cache需要的时钟周期

二级Cache阻塞的时钟周期=访问主存需要的时钟周期

时钟频率为4GHz,则时钟周期为 $\frac{1}{4$ GHz}=0.25ns

则: 20×一级Cache的缺失率=一级Cache阻塞的时钟周期

#### 七、映射


直接映射:位置固定,冲突率高,地址变换速度快、 這十Cache容量大

n路组相联: 组间直接映射, 组内全相联 全相联: tag太长, Cache利用率高, 电路复杂成本高 這丁 Cache 容量小

(直接映射与全相联的折中) 相联度n,即每组n块,总块数/n即组数

组4块。 如: 8 块的 Cache, 4 路组相联,则可以得到组数为8 / 4 = 2 组,每

画图如下:



# A STATER OF THE STATER OF THE

CPU 里有 PTR(页表寄存器),指向 VM 里的 PT(页表)的首地址,


## 八、虚拟内存和页表


替换最长时间没用过的块。

替换时有替换规则: 最常见的是 LRU 替换规则, 即最近最少使用原则,

页编程

虚拟内存是为了解决容量问题,同时相对提高了速度,原理是将主存作为辅助存储器的 Cache,把外存的一部分(交换区)拿出来与 Mem 统一编址成虚拟地址 VA,成为一个更大的虚拟内存 VM。





TLB 命中与 Cache 命中无关。

MITTE

3. MTTR 与 MTBF

MTTR (维修平均时间)

失效间隔平均时间MTBF = MTTF + MTTR

可用性 = MTTF + MTTR MITF

每年中可用性可以用9的数量衡量,9越多,维修时间越短

4. 提高可用性

增加MTTF

减少MTTR

诊断

故障检测

故障容忍技术,冗妙措施,保证系统故障的仍能正常工作故障较抵达术,冗赏故障,在器件天效而替换 故障壁免技术:合理构建系统来避免故障

C. CD-ROM

数),请问其含义是[]。 4. 现有 32 位单精度 IEEE754 格式的锌点数 7F800000H (H 表示 16 进制

A. 正无穷 C. 1×2<sup>127</sup>

C. 汇编语言 B. 高级语言 D. 指令

5. CPU 能够理解的命令是[I]。 A. C语言

二、简答题(15分,每小题3分)

1、解释保护位、舍入位、粘贴位的作用。

2018-2019 学年第 1 学期

《计算机组成原理 A/B》期末考试试题(A 卷)

请在各题代和试题纸上都写上的采用级。学号和优名。交给时载格试题纸 请将答案写在答题纸上,写明题号,不必抄题,字迹工整、清晰;

一、选择题(10分,每小题2分) A. 通过流水线提高性能

C. 采用二进制表示 B. 采用多核程序设计D. 高级程序语言不必关心底层硬件细节

2. 关于便盘与主存,一段情况下错返的描述是[]。 A. 主存建度快 B. 磁盘容量更大 。 砌载价格更低 D. 都是存储介质

3. 下面属于非易失性存储器的是(): A. SRAM B. DRAM
D. Cache

B. 0 D. 1×2<sup>128</sup>