

## PREDMET: ARHITEKTURA I ORGANIZACIJA RAČUNARA 2

**Napomena: Maksimalni broj poena na ispitu je 80. Da bi se položio ispit, neophodno je ostvariti najmanje 51 poen u zbiru sa laboratorijskim vežbama.**

1. Označiti na brojnoj osi opseg brojeva koji se mogu predstaviti u pokretnom zarezu i objasniti specijalne vrednosti. (5 poena)
2. Koristeći generator prenosa i prosledjivač prenosa projektovati 3-bitni sabirač. (5 poena)
3. Opisati po koracima postupak celobrojnog deljenja, na primeru deljenja brojeva  $(136)_{10}$  i  $(10)_{10}$  u binarnom brojnom sistemu navesti sve parcijalne količnike i ostatak, a potom prikazati dijagram toka za celobrojno deljenje. (7 poena)
4. Određeni program je smešten u operativnu memoriju i ima strukturu prikazanu na slici. Adrese na slici predstavljaju adrese instrukcija. Petlja je označena adresom prve i poslednje instrukcije u petlji. Računar sadrži keš memoriju za instrukcije kapaciteta 512 instrukcija sa blokovima kapaciteta 16 instrukcija, sa skupno-asocijativnim preslikavanjem i asocijativnošću 2, i LRU politikom zamene blokova. Prikazati sekvencu pristupa blokovima podataka iz memorije u toku izvršavanja ovog programa. Predstaviti u grafičkom obliku proces popunjavanja keš memorije u toku izvršavanja ovog programa. Odrediti ukupan broj promašaja keša. Ustanoviti stanje keš memorije na kraju izvršavanja ovog programa. (6 poena)
5. Neka virtuelna memorija ima 64-bitni virtuelni adresni prostor, adresiv na nivou bajtova sa stranicama veličine 64KB. Zameniti linearnu strukturu ovakve stranične tablice hijerarhijskom strukturom u tri nivoa. Nacrtati šemu i diskutovati dobre i loše strane. (7 poena)
6. Na VHDL-u, korišćenjem procesa i sensitivity listi opisati brojač osnovne  $n$  ( $n$  je *generic* konstanta) koji broji naviše ili naniže, zavisno od porta SMER. Ostali ulazni portovi: CE - dozvola brojanja, WR - dozvola paralelnog upisa, Din - paralelni ulaz, clk - takt. Ne dozvoliti upis ukoliko brojač broji. Brojač realizovati tako da za vreme poslednje vrednosti preuzima paralelni ulaz od koga broji nadalje od sledeće aktivne ivice takta. Kreirati testbenč sa talasnim oblicima ulaza koji demonstriraju sve osobine kola - željene i nepoželjne. U testbenč ugraditi generator takta pogodne periode. (10 poena)
7. Dat je računar koji koristi NAPUNI – ZAPAMTI (LOAD - STORE) arhitekturu. U tablici su date učestanosti pojedinih naredbi i odgovarajuća trajanja naredbi izražene brojem periode kloka. Poznato je da 40% ALU naredbi jednokratno koristi operande iz napunjenih registara. Ovoj arhitekturi dodate su ALU naredbe koje imaju jedan izvorišni operand u memoriji. Ove nove, registarsko – memorijske naredbe, traju 3 periode kloka. Ukoliko ovakva izmena povećava broj perioda kloka za naredbe grananja na 3, i povećava dužinu periode kloka za 20%, da li bi time ukupne performanse bile povećane? (10 poena)



Tip instrukcije	Učestanost	Br. ciklusa takta
ALU	52%	1
LOAD	30%	3
STORE	8%	3
Grananje	10%	2

8. Neki RISC Procesor ima instrukcije dužine 32 bita i 64 registra, svaki obima 32 bita. Procesor ima ukupno 45 instrukcija. Instrukcije mogu imati R format ili I format. Ako je neposredni operand neoznačeni ceo broj (unsigned integer) koja je maksimalna vrednost koju neposredni operand može uzeti? (4 poena)

9. Identifikovati sve tipove zavisnosti po podacima u sledećem primeru. Obavezno naznačiti između koji instrukcija postoji zavisnost i po kom operandu.

I1: LW R1, 40 (R2)

I2: ADD R2, R3, R3

I3: ADD R1, R1, R2

I4: SW 20 (R2), R1

(5 poena)

10. Za koliko klok cilusa će se izvršiti sledeća kodna sekvenca na razmatranom 5-to stepenom protočnom procesoru kod koga je izvedeno premošćavanje?

LW R1, 0 (R2)

LW R1, 0 (R1)

ADD R1, R1, R4

SW 4 (R2), R1

Odgovor prikazati popunjavanjem odgovarajuće tabele sa označenim fazama izvršenja i eventualnim zastojsima. (5 poena)

11. Sledeći niz naredbi se izvršava na razmatranom protočnom procesoru koji koristi 1-bitni prediktor za predikciju grananja.

loop: LD R4, 100(R1)

ADD R5, R4, R5

SUBI R1, R1, #4

BNEZ R1, loop

Pretpostavimo da je registar R1 inicijalno postavljen na 20. Prediktorski bit je inicijalno postavljen na 0. Odrediti koliki je procenat tačnih predikcija. (4 poena)

12. Sledeći niz instrukcija se izvršava na procesoru koji implementira Tomasulov algoritam sa ROB baferom. Na raspolaganju su 3 Load bafera, 3 funkcionalne jedinice za sabiranje/oduzimanje u pokrenom zarezu i dve za množenje/deljenje u pokretnom zarezu. Usvojiti da veličina ROB bafera nije ograničavajući faktor. Latentnost load instrukcija je 2 klok ciklusa, sabiranja/oduzimanja 2 klok ciklusa, množenja 10 klok ciklusa, a deljenja 20 klok ciklusa.

LD F6, 34 (R2)

LD F2, 45 (R3)

MULTD F0, F2, F4

SUBD F3, F6, F2

DIVD F1, F0, F6

ADD F6, F3, F2

Prikazati kako izgledaju sadržaji ROB bafera, rezervacionih stanica u trenutku kada se izdaje instrukcija, tabela statusa instrukcija i tabela registra rezultata. Ako je vrednost nekog operanda dostupna u trenutku izdavanja (issue) instrukcije u odgovarajućem polju rezervacione stanice napisati „dostupan“. (12 poena)

Ime i prezime, br. ind. \_\_\_\_\_

### Tabela rezervacionih stanica

OP	Dest. Tag	Tag1	Tag2	Vrednost (Value1)	Verednost2 (Value2)

### ROB

	Type	Dest.	Value	Done
ROB1				
ROB2				
ROB3				
ROB4				
ROB5				
ROB6				

### Status instrukcije

Instrukcija	Issue	Execute	WB	Commit

### Tabela statusa registra rezultata

F0	F1	F2	F3	F4	F5	F6