Sommersemester 2008 Probe-Klausur 26.5.2008

Probe-Klausur zur Vorlesung

Rechnerarchitektur

Hinweis:

Die Teilnahme an dieser Probe-Klausur ist optional und nicht für die Endklausur notwendig.

8	Ве	ewertung
Aufgabe 1	max. 10 Pkt.	Pkt. (Nachkor.)
Aufgabe 2	max. 15 Pkt.	Pkt. (Nachkor.)
Aufgabe 3	max. 13 Pkt.	Pkt. (Nachkor.)
Aufgabe 4	max. 17 Pkt.	Pkt. (Nachkor.)
Aufgabe 5		Pkt. (Nachkor.)
Aufgabe 6	max. 9 Pkt.	Pkt. (Nachkor.)
Summe	max. 75 Pkt.	Pkt. (Nachkor.)

Aufgabe 1: Multiple Choice

(10 Pkt.)

a Ausgehend von der 2er-Komplement-Darstellung ganzer Zahlen mit n Bits: Für jede ganze Zahl z im darstellbaren Intervall gilt, dass auch -z im darstellbaren Intervall liegt. b Die boolschen Terme A+B.(A+B)+A.(-A+B) und A+B sind äquivalent. c Es gibt max. 2 ⁿ verschiedene n-stellige boolesche Funktionen. d Die Verwendung von NAND-Gattern reicht aus, um alle Schaltkreise zu bauen. e Die Menge der Booleschen Operationen {XOR, AND} ist funktional voll-	We	Welche der folgenden Aussagen zu Wahr Falsch				
 a Ausgehend von der 2er-Komplement-Darstellung ganzer Zahlen mit n Bits: Für jede ganze Zahl z im darstellbaren Intervall gilt, dass auch -z im darstellbaren Intervall liegt. b Die boolschen Terme A+B.(A+B)+A.(-A+B) und A+B sind äquivalent. c Es gibt max. 2ⁿ verschiedene n-stellige boolesche Funktionen. d Die Verwendung von NAND-Gattern reicht aus, um alle Schaltkreise zu bauen. e Die Menge der Booleschen Operationen {XOR, AND} ist funktional voll- 	Во	olescher Algebra, -Funktionen und Schaltungslogik sind korrekt?	Walli	raiscii		
b Die boolschen Terme A+B.(A+B)+A.(-A+B) und A+B sind äquivalent. c Es gibt max. 2 ⁿ verschiedene n-stellige boolesche Funktionen. d Die Verwendung von NAND-Gattern reicht aus, um alle Schaltkreise zu bauen. e Die Menge der Booleschen Operationen {XOR, AND} ist funktional voll-	a	Ausgehend von der 2er-Komplement-Darstellung ganzer Zahlen mit n				
c Es gibt max. 2 ⁿ verschiedene n-stellige boolesche Funktionen. d Die Verwendung von NAND-Gattern reicht aus, um alle Schaltkreise zu bauen. e Die Menge der Booleschen Operationen {XOR, AND} ist funktional voll-		im darstellbaren Intervall liegt.				
c Es gibt max. 2 ⁿ verschiedene n-stellige boolesche Funktionen. d Die Verwendung von NAND-Gattern reicht aus, um alle Schaltkreise zu bauen. e Die Menge der Booleschen Operationen {XOR, AND} ist funktional voll-	b	Die boolschen Terme $A+B.(A+B)+A.(-A+B)$ und $A+B$ sind äquivalent.				
d Die Verwendung von NAND-Gattern reicht aus, um alle Schaltkreise zu bauen. e Die Menge der Booleschen Operationen {XOR, AND} ist funktional voll-	c	Es gibt max. 2 ⁿ verschiedene n-stellige boolesche Funktionen				
e Die Menge der Booleschen Operationen (XOR, AND) ist funktional voll-	d	Die Verwendung von NAND-Gattern reicht aus, um alle Schaltkreise zu				
ständig.	е	Die Menge der Booleschen Operationen {XOR, AND} ist funktional vollständig.				

W	Welche der folgenden Aussagen zu "Klassifikationen und Rechnerarchi- Wahr Falsch				
tekturen" sind korrekt?					
a	Constitution-Millimple-Data Re-				
-	chersystème klassifiziert.				
Ь	Bei der von-Neumann-Rechnerarchitektur gibt es bzgl. des Speichers ei-				
	ne Trennung von Daten und Programmen.				
C	Der von-Neumann-Flaschenhals bezeichnet die Engstelle zwischen CPU				
	und Hintergrundspeicher. Zur Lösung werden Caches eingeführt				
d	Zur Verdopplung des maximalen Speicherplatzes, kann man entweder				
	den Adressbus oder den Datenbus um ein Bit vergrößern				
e	Die Speicherhierarchie ist eine Konsequenz aus dem Lokalitätsverhalten				
	der Programme und der zur Verfügung stehenden Speichertechnologie.				

Aufgabe 2: Gleitkommazahlen

(15 Pkt.)

Auf dem Übungsblatt in Aufgabe 12 wurde für den Exponenten die Zweierkomplement-Darstellung genommen. Nun soll die *Biased Darstellung* nach dem IEEE 754 Standard verwendet werden. Wie Sie in der Vorlesung gelernt haben, bietet dies einige Vorteile. In der folgenden Aufgabe wird die Darstellung einer Gleitkommazahl nach IEEE 754 Standard verwendet:

$$(-1)^{S} \cdot (1 + Signifikant) \cdot 2^{(Exponent-Bias)}$$

wobei der Standard

- für das Vorzeichen S ein Bit,
- für den Signifikanten (Mantisse) 23 Bit bei einfacher und 52 Bit bei doppelter Genauigkeit,
- für den Exponenten 8 Bit bei einfacher und 11 Bit bei doppelter Genauigkeit

reserviert und den Bias auf $127 = 2^{8-1} - 1$ bei einfacher bzw. auf $1023 = 2^{11-1} - 1$ bei doppelter Genauigkeit setzt.

Geben Sie die Darstellung folgender Zahlen als Gleitkommazahl nach IEEE 754 in einfacher (32-Bit) und doppelter (64-Bit) Genauigkeit an:

- a. $(10,5)_{10}$
- b. $(0,1)_{10}$
- c. $(-2/3)_{10}$

Beispiel für die Zahl $(10)_{10}$: $(10)_{10} = (1010)_2 = (1.01)_2 \cdot 2^3$. Damit ist

	Sign	Exponent	Signifikant
Single:	0	1000 0010	0100 0000 0000 0000 0000 000
Double:	0	1000 0000 010	

Aufgabe 3: Adressen und Zahlensysteme

(4+5+4 Pkt.)

Gehen Sie von einem Rechner aus, in dem 4-Byte-Worte gespeichert werden (= Wortlänge) können. Das bedeutet, dass mit einer einzigen Operation 4 Bytes zwischen Speicher und Prozessor ausgetauscht werden können.

- a. Klären Sie zuerst einige grundlegende Fragen:
 - (i) Ist die Breite des Adressbusses immer gleich der Breite des Datenbusses? Begründen Sie.
 - (ii) Bezogen auf den Aufbau der CPU: Welche Komponenten hat die gleiche Länge wie die Länge einer Speicheradresse (= Breite des Adressbusses) ? Welche Komponenten hat die gleiche Länge wie die Länge einer Speicherzelle (= Breite des Datenbusses) ?
- b. Nehmen Sie ab jetzt an, dass für den Adressen-Bitstring 3 Bytes verwendet werden. Geben Sie für jeden Fall an:
 - (i) Wie viele Speicherzellen adressiert werden können.
 - (ii) Wie groß der Speicher maximal werden kann.
 - (iii) Die Adresse der letzten Speicherzelle in binärer, oktaler und hexadezimaler Notation.
- c. Nun möchten Sie 480 Bytes im Speicher ablegen. Die ersten 4 Bytes werden an der Adresse 15555F₁₆ gespeichert. Der Rest wird ohne Lücken in die Folgezellen abgelegt. Bestimmen Sie die Adresse des letzten Speicherwortes, das noch verwendet wird, um die 480 Bytes zu speichern.

Aufgabe 4: Minimierung einer Schaltfunktion und Schaltnetz (4+6+7 Pkt.)

Betrachten Sie ein Schaltnetz mit den Eingängen x_3 bis x_0 , die eine vierstellige Dualzahl repräsentieren sollen. (x_3 ist dabei das hochwertigste Bit.) Das resultierende Schaltnetz soll so entworfen werden, dass immer dann am Ausgang y eine 1 erscheint, wenn die Eingangskombination nicht durch 4 teilbar ist (Beachten Sie: 0 ist durch 4 teilbar). Dazu sind die folgenden Schritte sinnvoll:

- a. Stellen Sie die Wahrheitstabelle auf.
- b. Leiten Sie aus der Wahrheitstabelle die Schaltfunktion sowohl in disjunktiver Normalform (DNF), als auch in konjunktiver Normalform (KNF) her.
- Zeichnen Sie das zugehörige Schaltbild.
 Hinweis: Zur Vereinfachung kann angenommen werden, dass die Gatter mehrere Eingänge benutzen.

Aufgabe 5: AND, OR, NOT - Gatter

(11 Pkt.)

Im folgenden sollen die booleschen Funktionen der logischen Gatter AND, OR, NOT nur durch die Gatter NAND bzw. NOR dargestellt werden. Zeichnen Sie dazu:

- a. Die Negation (NOT) unter reiner Verwendung von NAND-Gatter(n)
- b. Das Und (AND) unter reiner Verwendung von NOR-Gatter(n)
- c. Das Oder (OR) unter reiner Verwendung von NAND-Gatter(n)

Aufgabe 6: Zahlendarstellung

(3+3+2+1 Pkt.)

2er-Komplement-Darstellung ganzer Zahlen

- a. Stellen Sie die Zahlen $43_{(10)}$ und $22_{(10)}$ in 2er-Komplement-Darstellung dual dar, wobei 8 Bits zur Darstellung verwendet werden.
- b. Subtrahieren Sie die beiden Zahlen (43-22) unter Verwendung des 2er-Komplements im Rechenweg.
- c. Folgende Dualzahlen in 2er-Komplement-Darstellung sind gegeben: 10011100 und 10010010.
 - (i) Addieren Sie die beiden Zahlen.
 - (ii) Hat bei der Addition ein Überlauf (Overflow) stattgefunden? Begründen Sie kurz Ihre Antwort.