ОТЧЁТ ПО ЛАБОРАТОРНОЙ РАБОТЕ № 1

Проектирование систем на кристалле на основе ПЛИС

Выполнил: Ананьев Никита Андреевич

Группа: ИУ7-55Б

Вариант по списку: 2

Среда: Quartus II 13.0 SP1 Web Edition, Nios II Software Build Tools и ModelSim-Altera Starter Edition 10.1d.

Способ проверки: RTL-симуляция системы с исполняемой программой Nios II и испытание физической платы EP4CE6. Конфигурация загружена через USB-Blaster; приветствие, System ID и эхо проверены через UART 21.10.2026.

Москва, 2026

1. Цель и структура системы

Цель работы - освоить построение системы на кристалле в Qsys, синтез для ПЛИС Cyclone IV E и разработку программы управления UART на процессоре Nios II/e.

Создана система для EP4CE6E22C8. Процессор исполняет программу из встроенной памяти, читает аппаратный System ID и обменивается байтами через UART.




Рисунок 1. Функциональная схема. Clock Source и контроллер сброса подают тактовый сигнал и сброс на все компоненты; UART соединён с входом IRQ 0 процессора.

Параметр	Значение
Процессор	Nios II/e, без аппаратных умножения и деления
Тактовая частота	50 МГц; период 20 нс
Векторы процессора	Reset: 0x00000000; Exception: 0x00000020
System ID	0x00075502; UART выводит 00075502
UART	115200 бит/с, 8 бит данных, без чётности, 1 стоп-бит

2. Проект Qsys и адресное пространство




Рисунок 2. Реальное окно Qsys с готовой системой: 0 ошибок, 0 предупреждений.

Устройство	Начальный адрес	Конечный адрес
On-chip RAM	0x00000000	0x00002003
JTAG debug module	0x00004000	0x000047FF
UART	0x00005000	0x0000501F
System ID	0x00005020	0x00005027

Объём RAM оставлен равным 8196 байтам, как в методичке. Qsys резервирует под декодирование этой памяти окно 16 Кбайт; остальные блоки расположены за его пределами. Оба master-интерфейса Nios II подключены к памяти и периферии.

Сигнал	Вывод ПЛИС
clk_clk / reset_reset_n	PIN_24 / PIN_88
uart0_txd / uart0_rxd	PIN_10 / PIN_23

2.1. Дерево настроек ПЛИС

Сводное дерево параметров проекта sopc01. Значения перенесены из сохранённых настроек Quartus (sopc01.qsf) и аппаратной системы Qsys (nios.qsys).

- **sopc01 / nios**
  - **ПЛИС и проект Quartus II**
    - Семейство: Cyclone IV E
    - Устройство: EP4CE6E22C8
    - Верхний модуль: nios; язык HDL: Verilog
    - Файлы: nios/synthesis/nios.qip, sopc01.sdc
  - **Система Qsys**
    - clk_0: 50 МГц; период 20 нс
    - nios2_qsys_0: Nios II/e (Tiny)
      - Reset: onchip_memory2_0.s1 + 0x00
      - Exception: onchip_memory2_0.s1 + 0x20
    - onchip_memory2_0: RAM, 8196 байт, слово 32 бита
      - Начальный адрес 0x00000000; инициализация из HEX
    - sysid_qsys_0: System ID = 0x00075502
      - Адрес 0x00005020; вариант 2
    - uart_0: 115200 бит/с, 8N1, без CTS/RTS
      - Адрес 0x00005000; прерывание IRQ 0
  - **Назначение внешних выводов**
    - clk_clk: PIN_24; reset_reset_n: PIN_88
    - uart0_txd: PIN_10; uart0_rxd: PIN_23
    - Стандарт всех четырёх выводов: 3.3-V LVTTL
    - Неиспользуемые выводы: AS INPUT TRI-STATED
  - **Результат сборки**
    - output_files/sopc01.sof: конфигурация с программой Nios II

Рисунок 2а. Дерево основных настроек проекта. Это структурированное представление сохранённых параметров; общий вид интерфейса Qsys приведён на рисунке 2.

2.2. Параметр варианта и его вывод

Для группы ИУ7-55Б и варианта 2 в компоненте System ID Peripheral задано значение 0x00075502 (480514 в десятичной системе). Программа считывает этот регистр и выводит 00075502.




Рисунок 2б. Фрагмент сохранённого окна Qsys: компонент sysid_qsys_0 подключён к процессору и расположен по адресу 0x00005020. Значение ID взято из параметра id в nios.qsys.




Рисунок 2в. Фрагмент окна с журналом RTL-проверки: System ID 00075502 и успешная проверка UART. Это сохранённый вывод симуляции, а не физической платы.

Сопоставление	Значение
Вариант по списку	2
Параметр id компонента sysid_qsys_0	480514 = 0x00075502
Строка в журнале выполнения	System ID: 00075502
Результат проверки значения	PASS startup greeting and System ID 00075502

3. Компиляция аппаратного проекта




Рисунок 3. Результат компиляции в Quartus II Web Edition.

Показатель	Результат
Полная компиляция	Успешно; 0 ошибок, 10 предупреждений
Логические элементы	1570 из 6272 (25 %)
Регистры	853
Память	75808 из 276480 бит (27 %)
Пользовательские выводы	4 из 92
Setup / hold, медленная модель 85 °C	10,635 нс / 0,452 нс

Образ памяти из hello.elf включён в итоговый sopc01.sof командой обновления MIF и повторной сборкой Assembler: 0 ошибок и 0 предупреждений.

Предупреждения относятся к ограничениям Web Edition, служебным цепям отладки и электрическим параметрам внешних выводов. Асинхронные UART и reset исключены из синхронного анализа; расчёт временных характеристик не заменяет испытания платы.

4. Программа Nios II

Программа передаёт приветствие, считывает аппаратный System ID и выводит его восемью шестнадцатеричными ASCII-символами. Далее каждый принятый байт возвращается через UART.

```
#include "sys/alt_stdio.h"
#include "system.h"
#include "altera_avalon_sysid_qsys.h"
#include "altera_avalon_sysid_qsys_regs.h"

static void print_system_id(void)
{
    const char digits[] = "0123456789ABCDEF";
    unsigned long id = IORD_ALTERA_AVALON_SYSID_QSYS_ID(SYSID_QSYS_0_BASE);
    int shift;
    for (shift = 28; shift >= 0; shift -= 4) {
        alt_putchar(digits[(id >> shift) & 0xFUL]);
    }
    alt_putchar('\n');
}

int main(void)
{
    alt_putstr("Hello from System on Chip\n");
    alt_putstr("System ID: ");
    print_system_id();
    alt_putstr("Send any character\n");
    for (;;) {
        int ch = alt_getchar();
        if (ch >= 0) {
            alt_putchar(ch);
        }
    }
    return 0;
}
```

В BSP выбраны UART для stdin/stdout/stderr, малая библиотека C, прямые и сокращённые драйверы HAL, оптимизация -Os. Параметр -funsigned-char обеспечивает корректный возврат байтов 0x80-0xFF через alt_getchar() в этой версии HAL.

Размер программы (код и инициализированные данные): 1596 байт. Свободно для стека и кучи: 6148 байт. Настройки адресов берутся из автоматически созданного system.h.

5. Программный проект в Nios II SBT




Рисунок 4. Программный проект и исходный код в Nios II Software Build Tools for Eclipse.

Артефакт	Назначение
software/hello_bsp/settings.bsp	Настройки HAL и драйверов
software/hello_bsp/system.h	Адреса и параметры аппаратной системы
software/hello/hello.elf	Исполняемая программа Nios II
software/hello/mem_init/nios_onchip_memory2_0.hex	Образ начального содержимого RAM
output_files/sopc01.sof	Образ конфигурации FPGA с программой

Для просмотра в Windows используются Open-Qsys.cmd, Open-Quartus.cmd, Open-Nios-SBT.cmd и Open-UART-Waveform.cmd. Последний открывает готовую диаграмму в ModelSim. Open-ModelSim.cmd запускает полный повторный расчёт.

6. RTL-проверка UART




Рисунок 5. Диаграмма нативной RTL-симуляции Icarus Verilog в окне ModelSim-Altera.

Проверка	Результат
Загрузка программы и старт процессора	Подтверждено выводом приветствия из hello.elf
Чтение System ID	Получены 8 ASCII-символов: 00075502
Эхо по UART	Совпали байты 41, 00, 7F, FF, 0A
Формат кадров	Проверены стартовый бит, 8 бит данных и стоп-бит
Завершение теста	LAB_SIMULATION_PASS: 70 байтов

Расчёт выполнен Icarus Verilog 13.0 на ARM64 macOS; диаграмма VCD импортирована в ModelSim. Тест формирует реальные последовательные кадры на входе RX и декодирует TX с периодом 1/115200 с. Тест подключает внешний RX вместо служебного генератора модели Altera, повторяя соединение синтезируемой схемы.

RTL-проверка подтвердила запуск процессора и обмен по UART. Результаты дополнительного испытания физической платы приведены в следующем разделе.

Основание: А. Ю. Попов, С. В. Ибрагимов, Е. Н. Дубровин. «Проектирование систем на кристалле на основе ПЛИС». Москва, 2026. Параметры взяты из предоставленной методички.

7. Испытание физической платы

21.10.2026 плата EP4CE6 подключена к Mac: USB-Blaster передан в виртуальную Windows с Quartus II, встроенный USB-UART CH340 доступен на Mac как /dev/cu.usbserial-10. Пользователь подтвердил положение обеих перемычек банков на 3,3 В.




Рисунок 6. Quartus Programmer после загрузки sopc01.sof: USB-Blaster [USB-0], EP4CE6E22, 100% (Successful).

Проверка	Полученный результат
JTAG / драйвер	020F10DD; USB-Blaster FYDK2020; usbblstr.inf
Загрузка конфигурации	Успешно; SOF с программой Nios II загружен в оперативную конфигурационную память ПЛИС
Последовательный порт	115200 бит/с, 8N1; без управления потоком
Старт программы	Hello from System on Chip
Аппаратный System ID	System ID: 00075502
Приглашение	Send any character
Эхо: передано / принято	41 00 7F FF 0A / 41 00 7F FF 0A; совпали все 5 байтов

Ожидание UART в первой попытке истекло до записи стартового сообщения. Во второй попытке порт открыт перед повторной загрузкой SOF: получено полное приветствие и правильное эхо. Пять байтов до повторной загрузки сохранены в сыром журнале и не включены в результат теста.

Вывод. Работа системы подтверждена как RTL-симуляцией, так и испытанием физической платы. Программа читает аппаратный идентификатор варианта 2 и возвращает входные байты через UART. Flash-память платы не перепрограммировалась; для повторного запуска после отключения питания следует снова загрузить SOF.