

Fundação CECIERJ - Vice Presidência de Educação Superior a Distância

Curso de Tecnologia em Sistemas de Computação Disciplina: Organização de Computadores GABARITO DA AP1 2° semestre de 2014.

- 1. (2,0) Suponha que você deve projetar uma máquina com as seguintes especificações:
 - Capaz de endereçar 16 M células de memória principal, sendo que cada célula armazena 1 byte.
 - Deve possuir os registradores RDM (utilizado para enviar e receber dados para/de o barramento de dados), REM (utilizado para enviar endereços no barramento de endereços), CI (utilizado para indicar o endereço da instrução a ser lida da memória) e RI (utilizado para armazenar uma instrução).
 - Cada instrução deve conter um código de operação, um operando e um registrador como mostrado abaixo:

| Cód. Oper Operando | Reg. |
|--------------------|------|
|--------------------|------|

onde Operando é um endereço da memória principal e Reg. é o identificador de um Registrador, sendo que a máquina possui 8 registradores.

- Deve poder ter um máximo de 32 códigos de operação diferentes.
- a) (0,3) Indique qual deve ser o tamanho mínimo em bits do REM

```
Memória com 16Mcélulas => N = 16M células tamanho mínimo do REM será o tamanho do barramento de endereços necessário para endereçar toda a memória.

Barramento de endereços (BE) = log<sub>2</sub> N = log<sub>2</sub> 16M = 24 bits REM = tamanho do BE = 24 bits
```

b) (0,3) Indique qual deve ser o tamanho mínimo em bits do barramento de endereços.

```
tamanho\ do\ BE = REM = 24\ bits
```

c) (0,6) Calcule o número de células que uma instrução necessita para ser armazenada.

```
Cada instrução = código de operação + 2 operandos

10. operando = endereço de uma célula = 24 bits

20. operando = endereço de um registrador = 3 bits (total de 2^3 = 8 registradores)

cod.operação = tamanho necessário para 32 códigos diferentes = 5 bits

tamanho da instrução = 5 + 24 + 3 = 32bits

1 célula = 1 byte \Rightarrow quantidade de céluas = 32 bits/8 bits = 4 células
```

d) (0,6) Indique **o tamanho do RDM e do barramento de dados** de modo que a Unidade Central de Processamento obtenha uma instrução da memória principal realizando somente um acesso à memória principal.

```
RDM = barramento \ de \ dados = tamanho \ necessário \ para \ transferir \ uma \ instrução \ RDM = barramento \ de \ dados = 32 \ bits.
```

e) (0,6) Calcule a capacidade de armazenamento em bits dos registradores RI e CI, utilizando-se os valores calculados nos itens anteriores.


```
CI = tamanho necessário para endereçar toda a memória = 24 bits
RI = tamanho necessário para uma instrução = 32 bits
```

2. (1,8) Explique como funcionam os barramentos síncronos e assíncronos.

Nos barramentos que possuem operação <u>síncrona</u>, a ocorrência e duração de todos os eventos que acontecem nas diversas linhas do barramento são guiados por pulsos de um relógio. Existe uma linha no barramento por onde circulam os pulsos gerados pelo relógio e todos os acontecimentos nas linhas de barramento, como, por exemplo, envio de endereço e envio de sinal de leitura, tem sua inicialização e duração de ocorrência determinadas por estes pulsos.

Nos barramentos que operam de forma <u>assíncrona</u>, não existe um relógio sincronizador. Os eventos ocorrem no barramento de acordo com um protocolo de aperto de mão (handshaking). Cada evento no barramento não depende dos pulsos do relógio, mas sim de algum evento que deve ocorrer anteriormente a ele e que pode ter qualquer duração de tempo.

3. (1,8) Considere o sistema apresentado em aula mostrado na figura abaixo.



Descreva **detalhadamente** a execução do trecho de código abaixo, indicando como o Acumulador (ACC), RDM, REM, Unidade Aritmética Lógica (UAL) e Barramento de controle, de dados e de endereços são utilizados na execução de cada instrução.

- a) LDA 20
- b) STR 10

Lembre-se que (i) na execução da instrução LDA Op. o conteúdo da memória cujo endereço é Op. deve ser armazenado no acumulador e (ii) na execução de STR Op. o conteúdo do acumulador deve ser armazenado na memória no endereço Op.

a) LDA 20

- 1) $RI \leftarrow (CI)$, ou seja, $RI \leftarrow recebe$ a Instrução contida no endereço contido no CI
- 2) CI ← CI + 1
- 3) Decodificação do código de operação
 - recebe os bits do código de operação
 - produz sinais para a execução da operação de leitura em memória
- 4) Execução da operação
 - A UC emite sinais para que o valor do campo operando (20) seja transferido para a REM
 - A UC emite sinais para que o valor contido no REM seja transferido para o barramento de endereços
 - A UC ativa a linha READ do barramento de controle
 - Conteúdo da posição da memória, conforme endereço contido no barramento de endereços (20), é transferido através do barramento de dados para o RDM
 - O conteúdo do RDM é transferido para o registrador acumulador (ACC <- RDM)

b) STR 10

- a) RI < -(CI)
- b) CI <- CI + 1
- c) Decodificação do código de operação
 - recebe os bits do código de operação
 - produz sinais para a execução da operação de escrita
- d) Busca do operando na memória
 - A UC emite sinais para que o valor do campo operando = 10 seja transferido para a REM
 - Conteúdo do Acumulador (ACC) é transferido para RDM (RDM ← ACC)
 - A UC ativa a linha WRITE do barramento de controle
 - O REM passa o conteúdo para o barramento de endereços
 - O RDM passa o conteúdo para o barramento de dados
- A memória grava o dado recebido no endereço que consta do barramento de endereços

- 4. (2,0) Considere uma máquina que possa endereçar 256 Mbytes de memória física, utilizando endereço referenciando byte, e que tenha a sua memória organizada em blocos de 16 bytes. Ela possui uma memória cache que pode armazenar 4K blocos, sendo um bloco por linha. Mostre o formato da memória cache, indicando os campos necessários (tag, bloco) e o número de bits para cada campo, e o formato de um endereço da memória principal, indicando os bits que referenciam os campos da cache, para os seguintes mapeamentos:
 - a) Mapeamento direto.

Memória Principal

- \Rightarrow Tamanho da memória (em bytes) = 256Mbytes, como 1 célula contém 1 byte, temos, então, N = 256M células
- ⇒ A MP está organizada em blocos de 16 bytes (16 células), K = 16 células/bloco

N = 256M células e K = 16 células / bloco

Total de blocos: $B = N/K \implies B = 256M$ células / 16 células/bloco $\implies B = 16 M$ blocos

Memória Cache

OBS: O K (quantidade de células/bloco) tem de ser igual a MP.

- \Rightarrow Tamanho da memória cache (em blocos ou linhas) => Q = 4K blocos
- ⇒ Tamanho da memória cachê em células = Q x K = 4K blocos x 16 células/blocos = 64Kcélulas (64Kbytes)

Memória principal

256M células: N 16M blocos: B

Organização da cache


| • • • | 1 |
|-------|---|

| linha | válido | tag | Conteúdo (bloco) |
|-------|--------|---------|-------------------------------------|
| 0 | 1 bit | 12 bits | 16 células de 8 bits cada = 128bits |
| 1 | | | |
| 2 | | | |
| 3 | | | |
| 4 | | | |
| 5 | | | |
| | | | |
| Q - 2 | | | |

Q - 2 Q - 1

Para endereçarmos toda a MP precisamos da seguinte quantidade de bits (E) sendo $N=2^E \implies N=256 M$ células $\implies N=2^{28} \implies E=28$ bits

Tamanho do endereço da MP = 28 bits



b) Mapeamento totalmente associativo.

Memória Principal

=> *N* = 256*M* células

=> K = 16

=> B = 16 M blocos

Memória Cache

OBS: O K (quantidade de células/bloco) tem de ser igual a MP.

 \Rightarrow Q = 64K blocos

=> Tamanho da memória cache = 64Kbytes


Organização da cache

| (| | linha | válido | tag | Conteúdo (bloco) |
|---|-------|-------|--------|----------|-------------------------------------|
| Memória principal 256M células: N 16M blocos: B | | 0 | 1 bit | 24 bits | 16 células de 8 bits cada = 128bits |
| | | 1 | | | |
| | | 2 | | | |
| | | 3 | | | |
| | | 4 | | | |
| | | 5 | | | |
| | | | | | |
| | | Q - 2 | | | |
| | • • • | Q - 1 | | | |
| | | | | <u>'</u> | |

Para endereçarmos toda a MP precisamos da seguinte quantidade de bits: E = 28 bits

Como o bloco pode ser alocado em qualquer posição da memória cacha a tag indicará qual dos blocos da MP está alocado naquela posição da memória cachê

Tamanho do endereço da MP = 28 bits



5. (2,0) Explique os níveis que compõem a hierarquia de memória dos computadores atuais.

Podemos ilustrar essa hierarquia de memória na forma de uma pirâmide dividida em 4 níveis. No topo da pirâmide teríamos os registradores, que são pequenas unidades de memória que armazenam dados na UCP. São dispositivos de maior velocidade com tempo de acesso em torno de 1 ciclo de memória, menor capacidade de armazenamento além de armazenar as informações por muito pouco tempo.

Em um nível abaixo teríamos a memória cache, cuja função é acelerar a velocidade de transferência das informações entre UCP e MP e, com isso, aumentar o desempenho do sistema. A UCP procura informações primeiro na Cache. Caso não as encontre, as mesmas são transferidas da MP para a Cache. A cache possui tempo de acesso menor que a da Memória principal, porém com capacidade inferior a esta, mas superior ao dos registradores e o suficiente para armazenar uma apreciável quantidade de informações, sendo o tempo de permanência do dado menor do que o tempo de duração do programa a que pertence.

Abaixo da memória cache teríamos a memória básica de um sistema de computação, que é a memória principal. Dispositivo onde o programa (e seus dados) que vai ser executado é armazenado para que a UCP busque instrução por instrução para executá-las. A MP são mais lentas que a cache e mais rápidas que a memória secundária, possui capacidade bem superior ao da cache e os dados ou instruções permanecem na MP enquanto durar a execução do programa.

Finalmente, na base da pirâmide teríamos a memória secundária, memória auxiliar ou memória de massa, que fornece garantia de armazenamento mais permanente aos dados e programas do usuário. Alguns dispositivos são diretamente ligados: disco rígido, outros são conectados quando necessário: disquetes, fitas de armazenamento, CD-ROM. São os mais lentos em comparação com os outros níveis de memória, mas possuem a maior capacidade de armazenamento e armazenam os dados de forma permanente.