

Fundação CECIERJ - Vice Presidência de Educação Superior a Distância

# Curso de Tecnologia em Sistemas de Computação Disciplina: Organização de Computadores Gabarito - AP2 1° semestre de 2011

#### Nome -

# Assinatura –

### Observações:

- 1. Prova sem consulta e sem uso de máquina de calcular.
- 2. Use caneta para preencher o seu nome e assinar nas folhas de questões e nas folhas de respostas.
- 3. Você pode usar lápis para responder as questões.
- 4. Ao final da prova devolva as folhas de questões e as de respostas.
- 5. Todas as respostas devem ser transcritas nas folhas de respostas. As respostas nas folhas de questões não serão corrigidas.
- 1. (2,0) Um processador possui um conjunto de instruções que emprega vários modelos de endereçamento, entre os quais, direto, imediato e indireto, e a Memória Principal (MP) é orientada a bytes, possuindo endereços com 16 bits cada. Em um dado momento, algumas posições da MP possuem os seguintes valores, expressos em hexadecimal:

End	Conteúdo
15B9	7C
15BA	82
15BB	15BC
15BC	BE
15BD	9A
15BE	75

a) Se uma instrução usa o modo direto e o campo operando possui o valor 15B9, qual será o valor do dado?

$$Dado = 7C$$

b) Se uma instrução usa o modo imediato e o campo operando possui o valor 15BA, qual será o valor do dado?

$$Dado = 15BA$$

c) Se uma instrução usa o modo indireto e o campo operando possui o valor 15BB, qual será o valor do dado?

$$Dado = BE$$

2. (2,0) Suponha um processador que possui um conjunto com 118 códigos de operação diferentes, sendo algumas de 2 operandos, um dos quais endereça os 32 registradores de emprego geral existentes no processador e o outro use o modo base mais deslocamento, sendo o formato da instrução assim:

Código de operação	Registrador	Registrador base	deslocamento
X bits	Y bits	Y bits	Z bits

a) Qual deverá ser o mínimo de X?

Para um total de 118 códigos de operação, seriam necessários 7 bits. Esta quantidade de bits define 128 códigos diferentes, o suficiente para atender os 118 códigos pedidos na questão, os 10 códigos restantes não seriam utilizados. Concluíndo X = 7 bits.

b) Qual deverá ser o mínimo de Y?

Para definir 32 registradores de uso geral, seriam necessários 5 bits. Concluíndo Y = 5 bis

c) Qual deverá ser o valor de Z, caso se deseje utilizar segmentos de 16K nesse sistema?

Para um deslocamento de 16K seriam necessários 14 bits. Portanto Z = 14 bits

3. (2,0) Considere um processador que utiliza instruções com zero operando e processamento orientado a pilha. Observado o modo operacional de pilha, e considerando que, inicialmente a pilha está vazia, indique que elementos da pilha permanecem armazenados após a execução do seguinte trecho de programa:

PUSH 4 PUSH 7 PUSH 8 ADD PUSH 10 SUB MPY

Onde ADD, soma os 2 elementos, SUB, subtrai os 2 elementos, e MPY multiplica os 2 elementos.

# Resposta:

Instrução	Descrição	Pilha
		(início) <vazia></vazia>
PUSH 4	Empilhar 4	(início) 4
PUSH 7	Empilhar 7	(início) 4 / 7
PUSH 8	Empilhar 8	(início) 4 / 7 / 8
ADD	Desempilhar X (8) Desempilhar Y (7) Z <- X + Y Empilhar Z (15)	(início) 4 / 15

PUSH 10	Empilhar 10	(início) 4 / 15 / 10
SUB	$\begin{array}{cccc} Desempilhar X & (10) \\ Desempilhar Y & (15) \\ Z <- & X - Y \\ Empilhar Z & (-5) \end{array}$	(início) 4 / -5
MPY	Desempilhar X (-5) Desempilhar Y (4) Z <- X * Y Empilhar Z (-20)	(início) -20

Conclusão: Teremos o valor -20 armazenado na pilha ao final da execução do trecho do programa

4. (2,0) Considere um computador, cuja representação para ponto fixo e para ponto flutuante utilize 16 bits. Na representação para ponto flutuante, como na representação IEEE 754, o bit mais à esquerda representa o sinal e deve ser 0 para números positivos e 1 para números negativos, os próximos 5 bits representam o expoente e os próximos 10 bits representam a parte fracionária da mantissa. Quando todos os bits do expoente são iguais a 0 ou iguais a 1, representam-se os casos especiais referentes a números denormalizados, infinito e Not a Number. Caso contrário, o número a ser representado deve ser expresso na notação científica normalizada (+/-(1,b<sub>-1</sub>b<sub>-2</sub>b<sub>-3</sub>...b<sub>-10</sub>)<sub>2</sub>×2<sup>expoente</sup>). O expoente deve ser representado em excesso de 15. A representação é mostrada na figura abaixo.

S	Expoente	Mantissa
1	5 bits	10 bits

a) (1,0) Suponha que o conteúdo dos **16 bits** seja EEA0<sub>16</sub>. Indique o valor **em decimal** para este conjunto de bits quando considerarmos que ele está representando:

$$(EEA0)_{16}$$
, =  $(1110111010100000)_2$ 

i. um inteiro sem sinal

$$2^{15} + 2^{14} + 2^{13} + 2^{11} + 2^{10} + 2^{9} + 2^{7} + 2^{5} = 61.088$$

ii. um inteiro representado em sinal e magnitude

$$-(2^{14}+2^{13}+2^{11}+2^{10}+2^{9}+2^{7}+2^{5}) = -28.320$$

iii. um número em ponto flutuante utilizando a representação do enunciado.

Bit de sinal é 1, número negativo Expoente representado em excesso de 15, portanto Expoente=27-15=12 Mantissa fracionária: 10101  $N=-(1,10101)_2 \times 2^{12}=-(2^{12}+2^{11}+2^9+2^7)_{10}=-6784$ 

- b) (0,6) Indique o maior e o menor valor **em decimal (pode deixar as contas indicadas)** que pode ser representado pelos 16 bits para cada uma das representações abaixo:
  - i. inteiro sem sinal

ii. inteiro em complemento a 2

iii. número expresso na notação **científica normalizada** na representação ponto flutuante definida no enunciado.

Maior valor:

$$0\ 11110\ 111111111111 = +\ 1,11111111111\ x\ 2^{15} =\ +65504$$
  
Menor valor::  
 $1\ 11110\ 11111111111 = -1.1111111111\ x\ 2^{15} =\ -65504$ 

- c) (0,4) Indique a representação em ponto flutuante utilizando a representação do enunciado para os seguintes valores decimais:
  - i. +12.0

$$1100 \times 2^0 = 1{,}100 \times 2^{+3}$$

Sinal: 0 (positivo)

Expoente +3 + 15 = 18 = 10010 em binário (método excesso de 15)

Mantissa: 100

Resposta: 0 10010 1000000000

ii. -0,4

 $0,01100110011001100110011... \times 2^0 = 1,10011001100110011... \times 2^2$ 

Sinal: 1 (negativo)

Expoente -2 + 15 = 13 = 01101 em binário (método excesso de 15)

Mantissa: 1001100110

Resposta: 1 01101 1001100110

5. (2,0) Considere uma máquina cujo controlador da placa de áudio possui três registradores para se comunicar com o resto do sistema: um para receber comandos do sistema (pedido para enviar um byte para a placa de áudio, por exemplo), outro para indicar se a placa de áudio está pronta para receber bytes do sistema, e outro para armazenar o byte enviado pelo sistema. O primeiro registrador possui o endereço 50, o segundo 51 e o terceiro 52. Para se enviar um byte para a placa de áudio, deve-se enviar o comando 100 para o controlador da placa, utilizando-se o endereço 50. O controlador da placa armazena o valor 01 no registrador de estado (registrador 51) quando o byte puder ser enviado para a placa e o byte deve ser disponibilizado pelo sistema no registrador 52. Descreva detalhadamente como será realizado o envio de 2000 bytes do sistema para a placa de áudio para cada um dos três seguintes métodos de comunicação entre a unidade central de processamento, memória principal e o controlador da placa de áudio: (1) por E/S programada, (2) por interrupção e (3) por acesso direto à memória. Você deve descrever estes métodos dentro do contexto do ambiente descrito neste enunciado. Não serão consideradas descrições gerais dos três métodos.

### E/S programada:

A UCP envia o comando 100 para o registrador do controlador da placa de áudio com endereço 50. Depois, fica lendo o conteúdo do registrador com endereço 51 e verificando se o seu conteúdo é igual a 01. Quando o conteúdo for igual a 01, a UCP envia, pelo barramento de dados, um byte para o registrador da controladora com endereço 52. Este procedimento é repetido para enviar cada byte dos 1999 bytes seguintes a serem enviados para a placa de áudio.

### E/S por interrupção:

A UCP envia o comando 100 para o registrador com endereço 50. Depois, vai executar outras instruções. Quando o controlador da placa de áudio está pronto para receber o byte, ele envia um sinal de interrupção para a UCP. A UCP, ao receber o sinal de interrupção, finaliza a instrução que estiver executando, salva o contexto do programa que estava sendo executado e atende a interrupção, encaminhando o byte para o registrador de endereço 52 da controladora de áudio. Este procedimento é repetido para enviar cada byte dos 1999 bytes seguintes a serem enviados para a placa de áudio.

## E/S por acesso direto à memória:

Neste caso, existe um controlador de DMA (Direct Access Memory) que é responsável pela transferência dos bytes. A UCP informa a este controlador que a operação de transferência deverá ser realizada com o controlador da placa de áudio, o endereço inicial da memória onde devem ser lidos os bytes a serem enviados, o número de bytes a serem enviados (2000 bytes) e a indicação de que o controlador de DMA deve transferir os bytes da memória para o controlador da placa de áudio. Após receber estas informações, o controlador de DMA realiza a transferência dos bytes entre a memória e o controlador da placa de áudio sem a intervenção da UCP. Após a transferência de todos os bytes, o controlador de DMA avisa o fim da operação para a UCP através de um sinal de interrupção.