

## AD1 - Organização de Computadores 2018.2 Data de entrega 28/08/2018

- 1. (1,0) Explique em detalhes como funciona a execução da instrução *STR op* na arquitetura mostrada em aula.
- 2. (2,0) Considere uma máquina com arquitetura semelhante àquela apresentada em aula. Pode-se endereçar no máximo 128 M células de memória onde cada célula armazena uma palavra e cada instrução tem o tamanho de uma palavra. Todas as instruções desta máquina possuem o mesmo formato: um código de operação, que permite a existência de um valor máximo de 600 códigos, e dois operandos, que indicam endereços de memória.
- a) Qual o tamanho mínimo do REM?
- b) Qual o tamanho mínimo do CI?
- c) Qual o tamanho do barramento de endereços?
- d) Qual o tamanho mínimo do RI?
- e) Qual a capacidade máxima da memória em bits?
- f) Se a largura do barramento de dados desta máquina for igual à metade do tamanho de uma instrução, como funcionará o ciclo de busca?
- 3. (1,5) Escreva um programa que utilize as instruções de linguagem de montagem apresentadas na aula para executar o seguinte procedimento. O conteúdo da memória cujo endereço é 200 é lido e verifica-se se o seu valor é 0. Caso seu valor seja 0, o conteúdo de memória cujo endereço é 100 é somado ao conteúdo de memória cujo endereço é 250 e o resultado é armazenado no endereço 350. Caso contrário, o conteúdo de memória cujo endereço é 100 é subtraído do conteúdo de memória cujo endereço é 250 e o resultado é armazenado no endereço 350.

Além de apresentar seu programa escrito em linguagem de montagem, apresente também o programa traduzido para linguagem de máquina.

- 4. (1,5) Considere uma máquina cujo relógio possui uma freqüência de 2,4 GHZ e um programa no qual são executadas 180 instruções desta máquina.
  - a) Calcule o tempo para executar este programa, considerando que cada instrução é executada em 12 ciclos de relógio e a execução de uma instrução só se inicia quando a execução da instrução anterior é finalizada.
  - b) Uma nova implementação dessa máquina utiliza um pipeline de 5 estágios, todos de duração igual a 4 ciclos de relógio. Calcule o tempo para executar este programa, considerando que não existem conflitos de qualquer tipo.
  - c) Uma segunda nova implementação dessa máquina utiliza um pipeline de 6 estágios, todos de duração igual a 3 ciclo de relógio. Calcule o tempo para executar este programa, considerando que não existem conflitos de qualquer tipo.

- 5. (2,0) Considere uma máquina que possa endereçar 512 Mbytes de memória física, utilizando endereço refer enciando byte, e que tenha a sua memória organizada em blocos de 32 bytes. Ela possui uma memória cache que pode armazenar 8K blocos, sendo um bloco por linha. Mostre o formato da memória cache, indicando os campos necessários (tag, bloco) e o número de bits para cada campo, e o formato de um endereço da memória principal, indicando os bits que referenciam os campos da cache, para os seguintes mapeamentos:
  - a) Mapeamento direto.
  - b)Mapeamento totalmente associativo.
  - c)Mapeamento associativo por conjunto, onde cada conjunto possui quatro linhas, cada uma de um bloco.
- 6. (2,0) Faça uma pesquisa (pode utilizar a Wikipedia) e descreva as memórias DRAM e SRAM, especificando suas diferenças.