
# Curso de Tecnologia em Sistemas de Computação Disciplina: Organização de Computadores GABARITO - AP1 1° semestre de 2018 - Rocinha.

- 1. (3,5) Suponha que você deve projetar uma máquina com as seguintes especificações:
  - Capaz de endereçar 128 M células de memória principal, sendo que cada célula armazena 4 bytes.
  - Deve possuir os registradores RDM (utilizado para enviar e receber dados para/de o barramento de dados), REM (utilizado para enviar endereços no barramento de endereços), CI (utilizado para indicar o endereço da instrução a ser lida da memória) e RI (utilizado para armazenar uma instrução).
  - Cada instrução deve conter um código de operação, dois operandos e um registrador como mostrado abaixo:



onde o Operando 1 e o Operando 2 são endereços da memória principal e Reg. é o identificador de um Registrador, sendo que a máquina possui 14 registradores.

- Deve poder ter um máximo de 58 códigos de operação diferentes.
- a) (0,5) Indique qual deve ser o tamanho mínimo em bits do REM

  REM = Barramento de endereços, este terá a capacidade de endereçar 128Mcélulas = N

  N = 128Mcélulas => N = 2<sup>27</sup> => e = 27 bits

  REM = barramento de endereços = 27 bits
- b) (0,4) Indique qual deve ser o tamanho mínimo em bits do barramento de endereços. *REM* = *barramento de endereços* = *27 bits*
- c) (0,6) Calcule o número de células que uma instrução necessita para ser armazenada. Cada instrução = código de operação + 10 operando + 20 operando + 1 registrador 10 e 20 operando = endereço de uma célula = 27 bits registrador = para atender pelo menos 14 regs. são necessários 4 bits cod.operação = tamanho necessário para 58 códigos diferentes = necessários 6 bits tamanho da instrução = 6 + 27 + 27 + 4 = 64 bits (2 células)
- d) (0,6) Indique o tamanho do RDM e do barramento de dados.

  RDM = barramento de dados = tamanho necessário para transferir uma instrução

  RDM = barramento de dados = 64 bits (2 células).
- e) (0,6) Quantos acessos a memória são necessários para que Unidade Central de Processamento obtenha uma instrução da memória, dado que cada acesso é lida uma célula da memória principal.

Serão necessários 2 acessos, já que uma instrução ocupa 2 células

f) (0,8) Calcule a capacidade de armazenamento em bits dos registradores RI e CI, utilizando-se os valores calculados nos itens anteriores.

CI terá o tamanho mínimo necessário para endereçar toda a memória = REM = 27 bits

RI terá o tamanho mínimo para receber uma instrução = 64 bits

- 2. (2,5) Considere uma máquina que pode ter seu ciclo de busca e execução de uma instrução dividido em 5 estágios totalmente independentes: Busca de Instrução (BI), Decodificação (DI), Cálculo de Endereços de Operandos (CO), Execução (EX) e Escrita de Operandos(EO). Cada um dos estágios BI, EX e EO possui a duração de 7 ns e cada estágio DI e CO tem duração de 4 ns. Cada instrução desta máquina precisa executar os 5 estágios que serão sempre executados na seqüência BI, DI, CO, EX e EO.
  - a) (0,2) Uma implementação desta máquina foi realizada de modo que cada instrução deve ser completamente realizada em um único ciclo de relógio. Calcule a duração do ciclo de relógio que esta implementação deve possuir. Lembre-se que todas as instruções necessitam dos 5 estágios.

BI	DI	CO	EX	EO
7ns	4ns	4ns	7ns	7ns

O ciclo de relógio deverá ter o tempo de 29ns

b) (0,5) Como cada estágio é independente um do outro, deseja-se implementar uma nova arquitetura utilizando-se um pipeline de 5 estágios. Nesta nova implementação cada estágio do pipeline deve ser executado em um ciclo de relógio. Calcule a duração do ciclo de relógio que esta implementação pipeline deve possuir.



Ciclo de relógio será igual ao tempo para execução do estágio com maior tempo de execução = 7**ns** 

c) (0,5) Considere um programa que necessita executar 1.000 instruções. Calcule o tempo de execução deste programa na máquina do item a e na máquina do item b.

Seja Tex = tempo de execução de uma instrução = número de estágios x ciclo de relógio (determinado nos itens anteriores)

```
Para o item a (sem pipeline) :

Tex = 1 estágio de 29ns = 29ns

Ttotal = 1000 instruções x Tex = 29.000 <u>ns</u>
```

Para o item b (pipeline: 5 estágios):

Tex = 5 estágios de 7ns cada = 35ns Ttotal = Tex + 999 x tempo de 1 estágioTtotal = 35ns + 999 x 7ns = 7.028 ns

d) (0,5) Considere um programa que necessita executar 100.000 instruções. Calcule o tempo de execução deste programa na máquina do item a e na máquina do item b.

Seja Tex = tempo de execução de uma instrução = número de estágios <math>x ciclo de relógio (determinado nos itens anteriores)

Para o item a (sem pipeline):

```
Tex = 1 estágio de 29ns = 29ns
Ttotal = 100.000 instruções x Tex = 2.900.000 ns

Para o item b (pipeline: 5 estágios):

Tex = 5 estágios de 7ns cada = 35ns
Ttotal = Tex + 99.999 x tempo de 1 estágio
Ttotal = 35ns + 99.999 x 7ns = 700.028 ns
```

e) (0,8) Compare as diferenças dos tempos de execução obtidos pela maquina do item a e a do item b para os programas dos itens c e d.

O uso do pipeline permite que mais de uma instrução seja executada ao mesmo tempo reduzindo, assim, o tempo total na execução dos programas. Esta afirmação pode observada nos tempos de execução calculados nos itens c e d para a máquina do item b (com pipeline) que é bem inferior quando comparada com a máquina do item a (sem pipeline).

- 3. (2,0) Considere uma máquina que possa endereçar 1 Giga bytes de memória física, sendo que cada endereço referencia uma célula de 8 bytes. Ela possui uma memória cache que pode armazenar 1 Mega blocos, sendo um bloco por linha e cada bloco possui 1 célula. Mostre o formato da memória cache, indicando os campos necessários (tag, bloco) e o número de bits para cada campo, o formato de um endereço da memória principal, indicando os bits que referenciam os campos da cache, e a capacidade em bits que a memória cache deve possuir (pode deixar a conta indicada) para os seguintes mapeamentos:
  - a) Mapeamento direto.

# Memória Principal


- => Tamanho da memória (em bytes) = 1GBytes, cada 1 célula armazena 8 bytes, temos N=128M células
- => Será organizada em blocos de 1 célula (cada com 8bytes), , K = 1
- =>N=128M células e K=1 células por bloco, o total de blocos da MP (B) será: Total de blocos: B=N/K =>B=128M células / 1 células por bloco =>B=128M blocos

## Memória Cache

- => O K (quantidade de células/bloco) tem de ser igual a MP.
- => Tamanho da memória cache (em blocos ou linhas) => Q= 1M blocos ou linhas
- => Tamanho da memória cachê em células = Q x K = 1M blocos x 1 células/linha = 8MBytes

#### Memória principal

=> Para endereçarmos toda a MP precisamos da seguinte quantidade de bits ( E ) sendo  $N=2^E$  => N=128M células =>  $N=2^{27}$  => E=27 bits



Corresponde ao  $n^{\circ}$  da linha:  $Q = 1M \ blocos (máximo) => 2^{20} (20 \ bits)$ 

### b) Mapeamento totalmente associativo

#### Memória Principal


- => Tamanho da memória (em bytes) = 1GBytes, cada 1 célula armazena 8 bytes, temos N=128M células
- => Será organizada em blocos de 1 célula (cada com 8bytes), , K=1
- =>N=128M células e K=1 células por bloco, o total de blocos da MP (B) será: Total de blocos: B=N/K =>B=128M células / 1 células por bloco =>B=128M blocos

#### Memória Cache

- => O K (quantidade de células/bloco) tem de ser igual a MP.
- => Tamanho da memória cache (em blocos ou linhas) => Q = 1M blocos ou linhas
- => Tamanho da memória cachê em células = Q x K = 1M blocos x 1 células/linha = 8MBytes

### Memória principal

=> Para endereçarmos toda a MP precisamos da seguinte quantidade de bits ( E ) sendo  $N=2^E$  => N=128M células =>  $N=2^{27}$  => E=27 bits



#### 4. (2,0) Explique em detalhes a hierarquia de memória dos computadores atuais.

Podemos ilustrar essa hierarquia de memória na forma de uma pirâmide dividida em 4 níveis. No topo da pirâmide teríamos os registradores, que são pequenas unidades de memória que armazenam dados na UCP. São dispositivos de maior velocidade com tempo de acesso em torno de 1 ciclo de memória, menor capacidade de armazenamento além de armazenar as informações por muito pouco tempo.

Em um nível abaixo teríamos a memória cache, cuja função é acelerar a velocidade de transferência das informações entre UCP e MP e, com isso, aumentar o desempenho do sistema. A UCP procura informações primeiro na Cache. Caso não as encontre, as mesmas são transferidas da MP para a Cache. A cache possui tempo de acesso menor que a da Memória principal, porém com capacidade inferior a esta, mas superior ao dos registradores e o suficiente para armazenar uma apreciável quantidade de informações, sendo o tempo de permanência do dado menor do que o tempo de duração do programa a que pertence.

Abaixo da memória cache teríamos a memória básica de um sistema de computação, que é a memória principal. Dispositivo onde o programa (e seus dados) que vai ser executado é armazenado para que a UCP busque instrução por instrução para executá-las. A MP são mais lentas que a cache e mais rápidas que a memória secundária, possui capacidade bem superior ao da cache e os dados ou instruções permanecem na MP enquanto durar a execução do programa.

Finalmente, na base da pirâmide teríamos a memória secundária, memória auxiliar ou memória de massa, que fornece garantia de armazenamento mais permanente aos dados e programas do usuário. Alguns dispositivos são diretamente ligados: disco rígido, outros são conectados quando necessário: disquetes, fitas de armazenamento, CD-ROM. São os mais lentos em comparação com os outros níveis de memória, mas possuem a maior capacidade de armazenamento e armazenam os dados de forma permanente.