基于可重构原子阵列的逻辑量子处理器

https://doi.org/10.1038/s41586-023-06927-3

Received: 21 October 2023

Accepted: 1 December 2023

Published online: 6 December 2023

Open access

Check for updates

Dolev Bluvstein[1], Simon J. Evered[1], Alexandra A. Geim[1], Sophie H. Li[1], Hengyun Zhou[1,2], Tom Manovitz[1], Sepehr Ebadi[1], Madelyn Cain[1], Marcin Kalinowski[1], Dominik Hangleiter[3], J. Pablo Bonilla Ataides[1], Nishad Maskara[1], Iris Cong[1], Xun Gao[1], Pedro Sales Rodriguez[2], Thomas Karolyshyn[2], Giulia Semeghini[4], Michael J. Gullans[3], Markus Greiner[1], Vladan Vuletić[5] & Mikhail D. Lukin[1]✉

抑制错误是实现有用量子计算的核心挑战；大规模处理需要量子纠错。然而，将信息冗余编码到多个物理量子比特中形成逻辑量子比特，会带来显著开销，使大规模逻辑量子计算面临困难。本文报告了一种可编程的编码逻辑量子处理器，使用最多 280 个物理量子比特。借助可重构中性原子阵列中的逻辑级控制和分区架构，该系统结合了高保真两比特门、任意连接、完全可编程单比特旋转及中途读出。采用不同编码后，作者展示了：表面码码距从 d=3 增至 d=7 时两比特逻辑门性能改善；色码逻辑量子比特制备达到与物理基线相当或更优的保真度；容错生成逻辑 GHZ 态及带前馈的纠缠传态；以及 40 个色码量子比特的运行。最后，利用三维 [[8,3,2]] 码块，实现最多 48 个逻辑量子比特、具有超立方体连接的复杂采样电路，包含 228 个逻辑两比特门和 48 个逻辑 CCZ 门。借助错误检测，逻辑编码显著改善算法性能，在交叉熵基准测试和快速扰乱的量子模拟中优于物理量子比特基线。这些结果开启了早期纠错量子计算，并为更大规模逻辑处理器提供路径。

在解决某些问题方面，量子计算机有可能远远优于经典计算机1。然而，在量子处理器上执行大规模、有用的算法需要非常低的门错误率（通常低于约 10–10）23，远低于任何物理设备可能实现的水平2。QEC 理论的里程碑式发展为这一挑战提供了概念性解决方案2-4。关键思想是使用纠缠来使多个冗余物理量子比特之间的逻辑量子比特自由度离域，这样，如果任何给定的物理量子比特失败，它不会破坏底层逻辑信息。原则上，通过足够低的物理错误率和足够多的量子比特，逻辑量子比特可以以极高的保真度运行，从而提供实现大规模算法的途径4。然而，在实践中，有用的 QEC 带来了许多挑战，从物理量子比特数 23 的巨大开销到离域逻辑自由度 24 之间高度复杂的门操作。

最近的实验已经实现了两个逻辑量子比特和一个纠缠门 5,6 的里程碑式演示，以及对新编码的探索 25-28。

实现大规模逻辑处理器的一项具体挑战涉及高效控制。与可以有效访问和操纵许多信息位的现代经典处理器不同，量子设备通常构建为每个物理量子比特都需要多个经典控制线。尽管适合于物理量子比特处理器的实现，但这种方法对控制在许多物理量子比特上冗余编码的逻辑量子比特造成了很大的障碍。

在这里，我们描述了基于对可重构中性原子阵列中逻辑量子比特的硬件高效控制的可编程量子处理器的实现。我们使用该逻辑处理器来演示 QEC 的关键构建模块并实现可编程逻辑算法。特别是，我们探索了以下重要特征：

[1]Department of Physics, Harvard University, Cambridge, MA, USA. [2]QuEra Computing Inc., Boston, MA, USA. [3]Joint Center for Quantum Information and Computer Science, NIST/University of Maryland, College Park, MD, USA. [4]John A. Paulson School of Engineering and Applied Sciences, Harvard University, Cambridge, MA, USA. [5]Department of Physics and Research Laboratory of Electronics, Massachusetts Institute of Technology, Cambridge, MA, USA. ✉e-mail: lukin@physics.harvard.edu




图1|基于可重构原子阵列的可编程逻辑处理器。 a，逻辑处理器示意图，分为三个区域：存储、纠缠和读出（详细布局参见扩展数据图1）。逻辑单量子比特和两个量子比特操作通过高效、并行操作横贯实现。横贯 CNOT 是通过交织两个逻辑量子比特网格并执行单个全局纠缠脉冲将原子激发到里德堡态来实现的。物理量子比特以超精细基态编码

87Rb 原子被光镊捕获。 b、完全可编程的单量子比特旋转是通过 2D AOD 使用拉曼激发实现的；并行网格照明向多个原子量子比特传递相同的指令。 c，中电路读数和前馈。成像直方图显示高保真状态辨别（500 μs 成像时间，读出保真度约为 99.8%；方法），拉姆齐条纹显示量子比特相干性不受测量读出区域中其他量子比特的影响（错误概率 p ≈ 10–3；方法）。 FPGA 执行实时图像处理、状态解码和前馈（图 4）。

逻辑运算和电路，包括扩展到大型码、容错和复杂的非 Clifford 电路。

基于原子阵列的逻辑处理器

我们的逻辑处理器架构如图 1a 所示，分为三个区域（另请参见扩展数据图 1）。存储区用于密集量子比特存储，没有纠缠门错误，并且具有长相干时间。纠缠区用于并行逻辑量子比特编码、稳定子测量和逻辑门操作。最后，读出区能够在电路中读出所需的逻辑或物理量子比特，而不会干扰仍在运行的计算量子比特的一致性。该架构是使用光镊中捕获的单个 87Rb 原子阵列来实现的，可以在计算过程中动态重新配置，同时保持量子比特相干性7,9。

我们的实验利用了参考文献中先前描述的设备。 7、8、30，关键升级实现通用数字操作。物理量子比特在基态超精细流形（T2 > 1s（参考文献 7））内以时钟状态进行编码，并存储在由空间光调制器 (SLM)30,31 创建的光镊阵列中。我们使用多达 280 个原子量子比特的系统，结合高保真两个量子比特门8，通过快速激发原子里德堡态，通过强大的里德堡阻塞相互作用32，并通过 2D 声光偏转器 (AOD)7 的原子传输实现任意连接。作为我们可扩展控制方法的核心，AODs10–15,31,33 使用频率复用来接收两个电压波形（每个轴一个）来创建大型、动态可编程的光网格。完全可编程的局部单量子比特旋转是通过额外的 2D AOD（参考文献 34）（图 1b 和扩展数据图 2）进行特定于量子比特的并行拉曼激发来实现的。通过将选定的量子比特移至约 100 μm 远的读出区域并用聚焦成像光束 7,35 进行照明，可以实现中电路读出，从而实现高保真成像，以及存储量子比特上可忽略不计的退相干（图 1c 和扩展数据图 3）。中间电路 10-15 图像由 CMOS 相机收集并发送到现场可编程门阵列 (FPGA) 进行实时解码和前馈。

我们的逻辑处理器的核心方面是控制作为基本单元的单个逻辑量子比特，而不是单个物理量子比特。为此，我们观察到，在大多数纠错操作期间，逻辑块的物理量子比特应该实现相同的操作，并且该指令可以仅用几个控制线并行传递。这种方法自然地与光学技术复用。例如，为了实现逻辑单量子比特门2，我们使用拉曼2D AOD（图1b）创建光束网格，并使用相同的指令同时照亮逻辑块的物理量子比特。这样的门是横贯的，这意味着操作独立地作用于码块的物理量子比特。这种横贯属性进一步意味着门本质上是容错的，这意味着错误不能在码块内传播（参见方法），从而防止物理错误传播为逻辑错误。至关重要的是，类似的方法可以实现逻辑纠缠门2、4。具体来说，我们使用移动 2D AOD 生成的网格来拾取两个逻辑量子比特，将它们交织在纠缠中




图2|两个表面码之间的横贯纠缠门。 a，基于平行原子传输的两个 d = 7 表面码之间的横贯 CNOT 图示。 b、相关解码的概念。物理错误在横贯 CNOT 门期间在物理量子比特对之间传播，从而创建可用于改进解码的相关性。我们通过添加连接两个逻辑量子比特的解码图的边和超边来解释由确定性错误传播（而不是相关错误事件）引起的这些相关性。 c，在 XX 和 ZZ 基础上测量的纠缠 d = 7 表面码的总体。 d，对于传统（顶部）和相关（底部）解码，测得的贝尔对误差作为码距的函数。我们用 ZZ 布居和 XX 胎次的平均值来估计贝尔误差（方法）。为了减少码距，我们只需从网格中删除选定的原子，如右图所示，确保实验条件不变（对于 d = 3，并行生成四个逻辑贝尔对）。误差线代表平均值的标准误差。参见扩展数据图。进一步的表面码数据参见图4和图5。

区，然后脉冲我们的单一全局里德堡激发激光器，以在每对孪生块上实现物理纠缠门（图 1a 和 2a）。该过程在单个并行步骤中实现了高保真、容错的横贯 CNOT。

用码距改进纠缠门

QEC 码的一个关键属性是，对于低于某个阈值的错误率，性能应随着系统规模的增加而提高，这与所谓的码距 4,24 相关。最近，通过减少码6的空闲错误，该属性已得到实验验证。中性原子量子比特可以长时间闲置且误差低，并且中央量子比特

挑战是通过码距改进纠缠操作。因此，我们使用两个表面码编码的逻辑量子比特实现了横贯 CNOT 门（图 2）。表面码具有稳定子，用于在不破坏逻辑状态的情况下检测和纠正错误4,24。稳定子形成 X 和 Z 算子的四体小板的 2D 晶格，它们与沿晶格水平（垂直）运行的 XL (ZL) 逻辑算子交换（图 2d）。通过测量稳定子，我们可以检测物理量子比特错误的存在，解码（推断发生了什么错误）并通过应用软件 ZL/XL 校正来纠正错误24。这样的代码可以检测并纠正由系统的线性尺寸（码距d）确定的一定数量的错误。

为了测试逻辑纠缠门的性能，我们首先通过分别准备 |+⟩ 和 |0⟩ 状态的两个块的物理量子比特来初始化逻辑量子比特，并通过并行操作执行单轮稳定子测量7。尽管这种状态准备在 d = 3 之外是非容错的 (nFT)，但我们仍然能够研究横贯 CNOT 的错误抑制（方法）。具体来说，我们准备状态|+L⟩和|0L⟩的两个逻辑，执行横贯CNOT，然后投影测量以评估逻辑贝尔态稳定子 X X L 1 L 2（图2c）。为了解码和纠正逻辑状态，我们观察到，由于横贯 CNOT 期间码之间物理错误的传播（参考文献 36）（图 2b），两个块的稳定子（扩展数据图 4 和图 5）之间存在很强的相关性。我们利用这些相关性，通过联合解码逻辑量子比特来提高性能，这是通过联合解码图实现的，该联合解码图包括连接两个逻辑量子比特稳定子的边和超边（图 2b，方法）。使用这种相关解码过程，我们测量了 XLXL 和 ZLZL 基中大约 0.95 个布居（图 2c），显示 d = 7 个逻辑量子比特之间的纠缠。

研究性能作为码大小的函数（图 2d）表明，逻辑贝尔对随着码距的增大而提高，证明了纠缠操作的改进。相比之下，我们注意到，当使用传统解码，即两个码内独立的最小权重完美匹配时，保真度随着码距的增加而降低。这部分是因为 nFT 状态准备，其影响通过相关解码（方法）部分减轻。

我们强调，虽然这些结果表明超过了整个电路的有效阈值（意味着我们超过了横贯 CNOT 的阈值），但由于横贯 CNOT 之后的投影读出，这样的阈值更高。在实践中，横贯CNOT应与多轮重复的噪声校验子提取结合使用，有望具有较低的阈值，是未来研究的重要目标。

容错逻辑算法

我们在这项工作中执行的所有逻辑算法都是由横贯门构建的，横贯门本质上是容错的。我们现在还使用容错状态准备来探索可编程逻辑算法。我们使用 2D d = 3 色码3,37，它们是类似于表面码的拓扑码，但具有完整 Clifford 群横贯运算的有用能力：Hadamard (H)、π/2 相 (S) 门和 CNOT（参考文献 37）。该横贯门组可以实现任何Clifford电路的容错。作为测试用例，我们在这里创建一个逻辑 GHZ 状态。图 3a 显示了十个逻辑量子比特算法的实现，其中所有十个量子比特首先由 nFT 编码电路进行编码（方法）。然后，其中五个码用作辅助逻辑，执行并行横贯 CNOT 以容错地检测计算逻辑上的错误38，然后将其移至存储区域并安全地保存在其中。随后，使用四个计算逻辑来准备 GHZ 状态和逻辑 Clifford 旋转




图3|容错逻辑算法。 a，用于准备逻辑GHZ状态的电路。十个色码被非容错编码，然后计算和辅助逻辑量子比特之间的并行横贯 CNOT 执行容错初始化。辅助逻辑量子比特被移至存储器，并在计算量子比特之间创建四逻辑量子比特 GHZ 状态。在读出之前应用逻辑 Clifford 运算来检查 GHZ 状态。 b，与物理相比，没有（nFT）和（FT）基于横贯CNOT标记准备的逻辑量子比特的SPAM不忠实性量子比特垃圾邮件。 c，逻辑 GHZ 保真度，无需对标志进行后选择 (nFT)、对标志进行后选择 (FT) 以及对计算逻辑量子比特的标志和稳定子进行后选择，对应于错误检测 (EDFT)。 d，GHZ 保真度作为滑动误差检测阈值（转换为接受重复的概率）和电路中成功标志数量的函数。 e，通过涉及所有 256 个逻辑泡利串的全状态断层扫描测量的四逻辑量子比特 GHZ 状态（最多具有三个标志错误）的密度矩阵。

在电路末端用于直接保真度估计39和全逻辑状态断层扫描。

我们首先对状态初始化进行基准测试5,40,41（图3b）。对五个计算逻辑进行平均，我们发现，通过使用容错初始化（在未检测到错误的辅助逻辑标志上进行后选择），我们的 |0L⟩ 初始化保真度为 99.91 % −0.09 +0.04 ，超过了我们的物理量子比特 |0⟩ 初始化保真度（99.32(4)%（参考文献 8））和物理双量子比特门保真度（99.5%）（参考文献 8））。然后，图 3c 显示使用容错算法获得的 GHZ 状态保真度为 72(2)%（再次使用相关解码），证明了真正的多部分纠缠。此外，我们可以后选择我们的计算逻辑的所有稳定子是否正确；使用这种错误检测方法，GHZ 保真度增加到 99.85 % -1.0 +0.1 ，但代价是后选择开销。因为并非所有非平凡校验子都同样可能导致算法失败，所以我们可以执行部分后选择，其中最有可能导致算法失败的校验子事件被丢弃，由整个算法中相关匹配的权重给出。图 3d 显示了测量的 GHZ 保真度作为该滑动阈值的函数，转换为可接受的实验重复的一部分，不断调整算法的成功概率与其保真度之间的权衡；例如，仅丢弃 50% 的数据即可将 GHZ 保真度提高到大约 90%。（如下所述，对于某些应用，纯化样本有利于提高算法性能。）最后，容错地测量所有 256 个逻辑泡利串，我们执行完整的 GHZ 状态断层扫描（图 3e）。

分区架构的使用直接允许将电路扩展到更大的数量，而无需增加控制数量，通过对逻辑量子比特进行编码和操作，将它们移动到存储，然后根据需要访问存储。这个过程如图 4a、b 所示，其中制作了 10 个色码并使用并行横贯 CNOT 进行操作，将其移动到存储中，然后从存储中访问更多量子比特。重复此过程四次，我们创建了具有 280 个物理量子比特的 40 个色码，但代价是每个附加编码步骤会出现大约 1% 的逻辑退相干的缓慢空闲错误（图 4c）。这些存储空闲误差主要源于应用于纠缠区原子动态解耦的全局拉曼 π 脉冲，通过区域特定的拉曼控制可以大大减少这种误差。

由于中间电路读出10-15是逻辑算法的重要组成部分，因此我们接下来演示一个容错纠缠隐形传态电路。我们首先从容错准备的色码创建一个三逻辑量子比特 GHZ 状态 |0L0L0L⟩ + |1L1L1L⟩（图 4d，e）。中间逻辑的中电路 X 基测量创建 |0L0L⟩ + |1L1L⟩（如果测量为 |+L⟩）和 |0L0L⟩ − |1L1L⟩（如果测量为 |−L⟩）。我们通过将逻辑 S 门应用于以中间逻辑状态实时调节的第一和第三逻辑来恢复 |0L0L⟩ + |1L1L⟩，类似于魔法态隐形传输电路24。图 4e 中的测量结果表明，虽然 ⟨XLXL⟩ 和 ⟨YLYL⟩ 确实在没有前馈步骤的情况下消失，但通过应用前馈校正，我们恢复了 77(2)% 的贝尔态保真度，但受到原始基础 GHZ 状态缺陷的限制。通过在没有中间电路读出的情况下重复此实验，而是在 |+L⟩ 中的中间逻辑上进行后选择，




图4|分区逻辑处理器：缩放和中电路前馈。 a，存储和纠缠区域中的原子以及用 280 个物理量子比特创建和纠缠 40 个色码的方法。 b、c，用 nFT 电路准备 40 个色码，然后使用 20 个横贯 CNOT 容错地准备 40 个码中的 20 个，并绘制其保真度。逻辑退相干小于编码步骤期间经历的物理空闲退相干。 d，逻辑纠缠隐形传态的中电路测量和前馈。三个逻辑量子比特的中间在 X 基础上进行测量，并且通过在其他两个逻辑量子比特上应用中间电路条件、局部脉冲逻辑 S 旋转，准备好状态 |0L0L⟩ + |1L1L⟩。 e，在有和没有前馈的情况下测量的逻辑量子比特奇偶性，表明前馈恢复了预期状态，贝尔保真度为 77(2)%（未绘制 83(4)% 的 ZZ 奇偶性；方法）。无中电路是指关闭中电路读出并在最终读出中对处于状态|+L⟩的中间逻辑进行后选择。通过仅对两个计算逻辑的完美稳定子进行后选择（最终测量中的错误检测），前馈贝尔保真度为 92(2)%（未绘制）。在 d 中，三个额外块是标志量子比特，其他四个块已准备好但未用于该电路。

我们发现类似的贝尔保真度为 75(2)%，表明读出和前馈操作具有高保真度能。

使用 3D 码的复杂逻辑电路

用逻辑量子比特实现复杂算法的一个重要挑战是通用计算无法横贯实现42。例如，当使用表面码等二维码时，无法轻松执行非 Clifford 操作37，并且需要相对昂贵的技术来进行重要计算24,43，因为 Clifford 电路可以轻松模拟44。相比之下，3D 码可以横贯实现非 Clifford 操作，但会丢失横贯 H（参考文献 37）。然而，这些限制并不意味着经典的硬或有用的量子电路不能横贯或有效地实现。出于这些考虑的动机，我们探索了与特定纠错码共同设计的经典硬算法的有效实现。具体来说，我们快速实施

使用小型 3D 码的加扰电路，用于原生非 Clifford 操作 (CCZ)。

我们专注于小型 3D [[8,3,2]] 码 16、17、26、27（图 5a），它们具有各种吸引人的功能。它们对每个块编码三个逻辑，在Z基础（X基础）上特征d = 2（d = 4），意味着对Z（X）错误的错误检测（纠错）能力，并且可以实现块之间的横贯CNOT。最重要的是，通过使用物理 {T, S} 旋转（T 是 π/4 相门），我们可以在每个块内编码的逻辑量子比特上实现横贯 {CCZ, CZ, Z} 门，以及通过物理排列实现块内 CNOT26,27（方法）。该门组允许我们横贯实现图 5a、c 所示的电路，在块内的 {CCZ, CZ, Z} 层和块之间的 CNOT 层之间交替。尽管横贯 H 被禁止，但 X 或 Z 基础上的初始化和测量有效地允许 H 在电路的开始和结束处。

我们使用这些横贯运算来实现传统方法难以模拟的逻辑算法45,46。更具体地说，这些电路可以映射到瞬时量子多项式 (IQP) 电路20、45、46。众所周知，在某些情况下，从此类电路的输出分布中进行采样是非常困难的20，这意味着量子设备在完成这项任务时比传统计算机要快得多。

图 5b 显示了 12 逻辑量子比特采样电路的示例实现。这里我们准备|+L⟩中的所有逻辑块，实现具有28个逻辑纠缠门的加扰电路，然后测量X基中的所有逻辑。图 5b 显示了观察 212 = 4,096 个可能的逻辑位串结果中每一个的概率，这表明，随着我们在后处理中逐步应用更多的错误检测（即后选择），分布更接近地再现理想的理论分布。为了表征分布重叠，我们使用交叉熵基准 (XEB)18,47，它是测量的概率分布与理想计算分布之间的加权和，经过标准化，使得 XEB = 1 对应于完美再现理想分布，XEB = 0 对应于均匀分布，当电路被噪声淹没时会出现这种情况。与图 5b 一致，当应用错误检测时，12 逻辑量子比特电路 XEB 从 0.156(2) 增加到 0.616(7)（图 5e）。我们注意到 XEB 应该是 IQP 电路的良好保真度基准（方法）。

接下来我们探索扩展到更大的系统和电路深度。为了确保逻辑电路的高度复杂性，我们使用非局部连接将逻辑三元组纠缠在最多 4D 超立方图上（扩展数据图 6 和补充视频 3），从而实现快速加扰19。探索 3、6、12、24 和 48 个逻辑量子比特的纠缠系统，在所有情况下，我们都发现有限的 XEB 分数，该分数随着错误检测的增加而提高（图 5e、f）。有限 XEB 表明采样成功，错误检测的改进表明使用逻辑量子比特的好处。尽管这种改进是以错误检测导致的测量时间为代价的，但样本质量的提高不能通过简单地生成更多样本来替代。因此，提高 XEB 分数会带来巨大的实际收益。对于 48 个逻辑量子比特和数百个非局域逻辑纠缠门，我们获得了大约 0.1 的 XEB，比以前类似复杂性的数字电路的物理量子比特实现高出大约一个数量级18,48，显示了逻辑编码对此应用的好处。

假设我们测量的物理保真度最佳，我们系统中优化物理量子比特实现的估计上限也大大低于测量的逻辑 XEB（图 5f 中的蓝线；方法）。在尝试运行这些复杂的物理电路时，在实践中，我们发现实现非零 XEB 更具挑战性；我们通过小型物理实例确认我们测量的值远低于此上限（方法）。除了错误检测的好处外，逻辑电路似乎对相干错误的容忍度大大提高，表现出本质上数字化的操作，




图5|使用 3D 码的复杂逻辑电路。 a、[[8,3,2]]块码可以横贯实现每个块内的{CCZ，CZ，Z，CNOT}门以及块之间的横贯CNOT。通过在 |+L〉中准备逻辑量子比特，执行与块间 CNOT 交替的 {CCZ, CZ, Z} 层并在 X 基础上进行测量，我们实现了具有逻辑量子比特的经典硬采样电路。 b，具有 12 个逻辑量子比特、8 个逻辑 CZ、12 个逻辑 CNOT 和 8 个逻辑 CCZ 的电路的测量采样结果。通过增加误差检测，测量的分布向理想分布收敛。 c，涉及 48 个逻辑量子比特的电路，具有 228 个逻辑 CZ/CNOT 门和 48 个逻辑 CCZ。 d，用于计算的经典模拟运行时间单个比特串概率；底部图是根据矩阵乘法复杂度估计的。 e，测量的归一化 XEB 作为 3、6、12、24 和 48 个逻辑量子比特的滑动尺度误差检测的函数。对于所有尺寸，我们观察到有限的 XEB 分数随着错误检测的增加而提高。该图显示了 48 个逻辑连接，逻辑三元组纠缠在 4D 超立方体上。 f，来自 e 的原始（红色）和完全错误检测（黑色）XEB 的缩放。物理上限保真度（蓝色）是使用最佳测量的物理门保真度计算的（有关缩放讨论，请参见方法和扩展数据图 7）。图表显示了物理连接。 [[8,3,2]]立方体纠缠在4维超立方体上，实现7维超立方体的物理连接。

只是保真度不完美（例如，参见扩展数据图 7a），与理论预测一致 49。我们还注意到，对于逻辑算法，我们通过优化稳定子期望值（而不是复杂的采样输出）来优化性能，为逻辑实现提供进一步的优势。

我们的 48 个逻辑电路，对应于 7D 超立方体的物理量子比特连接，包含多达 228 个逻辑二量子比特门和 48 个逻辑 CCZ 门。由于高连接性（渲染张量网络效率低下）和大量非 Cliffords50，此类逻辑电路的仿真具有挑战性。为了对我们的电路进行基准测试，我们对它们进行了构建，以便我们可以使用有效的模拟方法（方法），该方法大约需要 2 秒来计算每个位串的概率（图 5d 和扩展数据图 8）。我们的逻辑电路中的噪声建模更加复杂，因为它们由 128 个物理量子比特和 384 个 T 门组成，因此需要对逻辑算法进行实验来理解和优化性能。

使用逻辑量子比特进行量子模拟

最后，我们探索使用逻辑量子比特作为量子模拟工具，探测快速扰乱电路的纠缠特性，这可能与黑洞等复杂系统相关19,51。

特别是，我们使用对量子态的两个副本进行的贝尔基础测量（图 6a），这是一个强大的工具，可以有效地提取未知状态的许多属性 21,22,52。通过这种两次复制技术，在图 6b 中，我们绘制了扰乱系统中测得的纠缠熵。我们观察到与最大纠缠、高度混乱但总体纯净状态相关的特征页曲线51。这些测量结果还显示最终状态纯度为 0.74(3)，而图 5f 中测得的 XEB 为 0.616(7)，这与 XEB 作为最终状态保真度的良好代表一致。尽管有后选择开销，我们发现错误检测极大地提高了信噪比，因为接近零的熵的测量速度呈指数级加快（扩展数据图 9）。

两份测量还可用于同时提取有关所有 4N 泡利弦的信息22。利用这一特性和称为贝尔差分采样的分析技术，我们通过实验评估并直接验证电路中附加贝尔魔法的量作为所应用逻辑 CCZ 数量的函数（图 6c）。这种与非克利福德运算相关的魔力测量，通过观察采样的泡利弦彼此交换的概率来量化实现量子态所需的 T 门的数量（假设分解为 T）（参见方法）。此外，结合编码量子比特和二拷贝测量




图 6 |逻辑两份测量。 a，对 12 个逻辑量子比特的两个副本执行相同的置乱电路，然后在贝尔基础上进行测量以提取有关状态的信息。 Z 基测量通过 [[8,3,2]] 解码器进行校正（当未应用完整错误检测时）。 b，测量的纠缠熵作为子系统大小的函数，显示了高度扰乱状态的预期页面曲线行为19，并随着错误检测的增加而改进。 c，测量和模拟的魔法（与非 Clifford 操作相关）作为所应用的 CCZ 门数量的函数，在扰乱的六逻辑量子比特系统的两个副本上执行。 d，使用逻辑量子比特的泡利弦测量和零噪声外推。绘图显示了所有 412 个泡利弦期望值的绝对值，对于我们的数字电路来说只有 5 个离散值；具有相同理论值的泡利弦被分组。通过使用滑动尺度误差检测进行分析，我们改进了理论期望值（平方），同时也改进了纯度 1。通过外推到完美纯度，我们外推期望值并更好地逼近理想值（阴影区域是统计拟合不确定性）。

允许进一步的错误缓解技术。作为示例，图 6d 显示了使用滑动尺度误差检测测量的所有 412 个逻辑泡利弦的绝对期望值。因为在每个错误检测阈值的两份测量中，我们还测量了整个系统的纯度，所以我们可以将我们的期望值外推到单位纯度（零噪声）的情况54。此过程将平均泡利期望值评估为理想理论值的约 10% 相对精度，跨多个数量级（方法）。

展望

这些实验展示了可扩展纠错和使用逻辑量子比特进行量子信息处理的关键要素。除了实现逻辑处理的关键要素之外，我们的方法还展示了编码方法在改进复杂加扰电路的采样和量子模拟方面的实用性。未来的工作可以探索这些方法是否可以推广到更鲁棒、距离更远的码，以及这种高度纠缠的非克利福德态是否可以在实际算法中使用。我们注意到，所演示的逻辑电路正在接近精确模拟方法的边缘（图 5d），并且可以轻松用于探索纠错量子优势。这些示例表明，使用与高效实现共同设计的新编码方案可以以降低的成本实现特定的逻辑算法。

我们的观察为探索大规模逻辑量子比特设备打开了大门。未来的一个关键里程碑将是在逻辑量子算法期间执行重复纠错6，以极大地扩展其可访问深度。这种重复校正可以使用此处演示的工具直接实现，通过重复稳定子测量（图 2）结合中间电路读数（图 4）。分区架构和逻辑级控制的使用应该允许我们的技术通过增加激光功率和优化控制方法轻松扩展到超过 10,000 个物理量子比特，而 QEC 效率可以通过将两个量子比特门错误减少到 0.1% 来提高（参考文献 8）。深度计算还需要从存储源连续重新加载原子11,15。持续扩展将受益于提高编码效率，例如，通过使用量子低密度奇偶校验码55,56，使用擦除转换13,33,57或噪声偏差35，优化（可能是多个）原子种类11,14,47的选择，以及先进的光学控制34。通过使用光子链路或传输 10,58 或更节能的捕获方案（例如光学晶格 59）以模块化方式将处理器连接在一起，可以实现进一步的进步。尽管我们不期望时钟速度限制中等规模的逻辑系统，但还应该探索加速硬件60或非本地连接61处理的方法。我们预计，利用早期逻辑器件进行的此类实验将实现实验和理论的进步，从而大大降低大规模纠错系统的预期成本，从而加速量子计算机实际应用的发展。

在线内容

任何方法、附加参考文献、自然组合报告摘要、源数据、扩展数据、补充信息、致谢、同行评审信息；作者贡献和竞争利益的详细信息；数据和代码可用性声明可在 https://doi.org/10.1038/s41586-023-06927-3. 获取

1. Preskill, J. Quantum computing in the NISQ era and beyond. *Quantum* **2**, 79 (2018).
2. Shor, P. W. in *Proc. 37th Conference on Foundations of Computer Science* 56–65 (IEEE, 1996).
3. Steane, A. Multiple-particle interference and quantum error correction. *Proc. R. Soc. Lond. A Math. Phys. Eng. Sci.* **452**, 2551–2577 (1996).
4. Dennis, E., Kitaev, A., Landahl, A. & Preskill, J. Topological quantum memory. *J. Math. Phys.* **43**, 4452–4505 (2002).
5. Ryan-Anderson, C. et al. Implementing fault-tolerant entangling gates on the five-qubit code and the color code. Preprint at https://arxiv.org/abs/2208.01863 (2022).
6. Google Quantum AI. Suppressing quantum errors by scaling a surface code logical qubit. *Nature* **614**, 676–681 (2023).
7. Bluvstein, D. et al. A quantum processor based on coherent transport of entangled atom arrays. *Nature* **604**, 451–456 (2022).
8. Evered, S. J. et al. High-fidelity parallel entangling gates on a neutral-atom quantum computer. *Nature* **622**, 268–272 (2023).
9. Beugnon, J. et al. Two-dimensional transport and transfer of a single atomic qubit in optical tweezers. *Nat. Phys.* **3**, 696–699 (2007).
10. Deist, E. et al. Mid-circuit cavity measurement in a neutral atom array. *Phys. Rev. Lett.* **129**, 203602 (2022).
11. Singh, K. et al. Mid-circuit correction of correlated phase errors using an array of spectator qubits. *Science* **380**, 1265–1269 (2023).
12. Graham, T. M. et al. Midcircuit measurements on a single-species neutral alkali atom quantum processor. *Phys. Rev. X* **13**, 041051 (2023).
13. Ma, S. et al. High-fidelity gates and mid-circuit erasure conversion in an atomic qubit. *Nature* **622**, 279–284 (2023).
14. Lis, J. W. et al. Midcircuit operations using the *omg* architecture in neutral atom arrays. *Phys. Rev. X* **13**, 041035 (2023).
15. Norcia, M. A. et al. Midcircuit qubit measurement and rearrangement in a ^{171}Yb atomic array. *Phys. Rev. X* **13**, 041034 (2023).
16. Campbell, E. T. The smallest interesting colour code. *Earl T. Campbell* https://earltcampbell.com/2016/09/26/the-smallest-interesting-colour-code/ (2016).
17. Vasmer, M. & Kubica, A. Morphing quantum codes. *Phys. Rev. Appl.* **10**, 030319 (2022).
18. Arute, F. et al. Quantum supremacy using a programmable superconducting processor. *Nature* **574**, 505–510 (2019).
19. Kuriyattil, S., Hashizume, T., Bentsen, G. & Daley, A. J. Onset of scrambling as a dynamical transition in tunable-range quantum circuits. *PRX Quantum* **4**, 030325 (2023).
20. Bremner, M. J., Montanaro, A. & Shepherd, D. J. Average-case complexity versus approximate simulation of commuting quantum computations. *Phys. Rev. Lett.* **117**, 080501 (2016).

21. Daley, A. J., Pichler, H., Schachenmayer, J. & Zoller, P. Measuring entanglement growth in quench dynamics of bosons in an optical lattice. *Phys. Rev. Lett.* **109**, 020505 (2012).
22. Huang, H. Y. et al. Quantum advantage in learning from experiments. *Science* **376**, 1182–1186 (2022).
23. Gidney, C. & Ekerå, M. How to factor 2048 bit RSA integers in 8 hours using 20 million noisy qubits. *Quantum* **5**, 433 (2021).
24. Fowler, A. G., Mariantoni, M., Martinis, J. M. & Cleland, A. N. Surface codes: towards practical large-scale quantum computation. *Phys. Rev. A* **86**, 032324 (2012).
25. Self, C. N., Benedetti, M. & Amaro, D. Protecting expressive circuits with a quantum error detection code. *Nat. Phys.* https://doi.org/10.1038/s41567-023-02282-2 (2024).
26. Honciuc Menendez, D., Ray, A. & Vasmer, M. Implementing fault-tolerant non-Clifford gates using the [[8,3,2]] color code. Preprint at https://arxiv.org/abs/2309.08663 (2023).
27. Wang, Y. et al. Fault-tolerant one-bit addition with the smallest interesting colour code. Preprint at https://arxiv.org/abs/2309.09893 (2023).
28. Andersen, T. I. et al. Non-Abelian braiding of graph vertices in a superconducting processor. *Nature* **618**, 264–269 (2023).
29. Patterson, D. A. & Hennessy, J. L. *Computer Organization and Design: The Hardware/Software Interface. RISC-V Edition* (Morgan Kaufmann, 2018).
30. Ebadi, S. et al. Quantum phases of matter on a 256-atom programmable quantum simulator. *Nature* **595**, 227–232 (2021).
31. Scholl, P. et al. Quantum simulation of 2D antiferromagnets with hundreds of Rydberg atoms. *Nature* **595**, 233–238 (2021).
32. Jaksch, D. et al. Fast quantum gates for neutral atoms. *Phys. Rev. Lett.* **85**, 2208–2211 (2000).
33. Scholl, P. et al. Erasure conversion in a high-fidelity Rydberg quantum simulator. *Nature* **622**, 273–278 (2023).
34. Graham, T. M. et al. Multi-qubit entanglement and algorithms on a neutral-atom quantum computer. *Nature* **604**, 457–462 (2022).
35. Cong, I. et al. Hardware-efficient, fault-tolerant quantum computation with Rydberg atoms. *Phys. Rev. X* **12**, 021049 (2022).
36. Beverland, M. E., Kubica, A. & Svore, K. M. Cost of universality: a comparative study of the overhead of state distillation and code switching with color codes. *PRX Quantum* **2**, 020341 (2021).
37. Bombín, H. Gauge color codes: optimal transversal gates and gauge fixing in topological stabilizer codes. *New J. Phys.* **17**, 083002 (2015).
38. Goto, H. Minimizing resource overheads for fault-tolerant preparation of encoded states of the Steane code. *Sci. Rep.* **6**, 19578 (2016).
39. Flammia, S. T. & Liu, Y. K. Direct fidelity estimation from few Pauli measurements. *Phys. Rev. Lett.* **106**, 230501 (2011).
40. Egan, L. et al. Fault-tolerant control of an error-corrected qubit. *Nature* **598**, 281–286 (2021).
41. Postler, L. et al. Demonstration of fault-tolerant universal quantum gate operations. *Nature* **605**, 675–680 (2022).
42. Eastin, B. & Knill, E. Restrictions on transversal encoded quantum gate sets. *Phys. Rev. Lett.* **102**, 110502 (2009).
43. Brown, B. J. A fault-tolerant non-Clifford gate for the surface code in two dimensions. *Sci. Adv.* **6**, eaay4929 (2020).
44. Aaronson, S. & Gottesman, D. Improved simulation of stabilizer circuits. *Phys. Rev. A* **70**, 052328 (2004).
45. Mezher, R., Ghalbouni, J., Dgheim, J. & Markham, D. Fault-tolerant quantum speedup from constant depth quantum circuits. *Phys. Rev. Res.* **2**, 033444 (2020).
46. Paletta, L., Leverrier, A., Sarlette, A., Mirrahimi, M. & Vuillot, C. Robust sparse IQP sampling in constant depth. Preprint at https://arxiv.org/abs/2307.10729 (2023).
47. Shaw, A. L. et al. Benchmarking highly entangled states on a 60-atom analog quantum simulator. Preprint at https://arxiv.org/abs/2308.07914 (2023).
48. Wu, Y. et al. Strong quantum computational advantage using a superconducting quantum processor. *Phys. Rev. Lett.* **127**, 180501 (2021).
49. Bravyi, S., Englbrecht, M., König, R. & Peard, N. Correcting coherent errors with surface codes. *npj Quantum Inf.* **4**, 55 (2018).
50. Bravyi, S. et al. Simulation of quantum circuits by low-rank stabilizer decompositions. *Quantum* **3**, 181 (2019).
51. Sekino, Y. & Susskind, L. Fast scramblers. *J. High Energy Phys.* **2008**, 065 (2008).
52. Hangleiter, D. & Gullans, M. J. Bell sampling from quantum circuits. Preprint at https://arxiv.org/abs/2306.00083 (2023).
53. Haug, T. & Kim, M. S. Scalable measures of magic resource for quantum computers. *PRX Quantum* **4**, 010301 (2023).
54. Kim, Y. et al. Evidence for the utility of quantum computing before fault tolerance. *Nature* **618**, 500–505 (2023).
55. Bravyi, S. et al. High-threshold and low-overhead fault-tolerant quantum memory. Preprint at https://arxiv.org/abs/2308.07915 (2023).
56. Xu, Q. et al. Constant-overhead fault-tolerant quantum computation with reconfigurable atom arrays. Preprint at https://arxiv.org/abs/2308.08648 (2023).
57. Wu, Y., Kolkowitz, S., Puri, S. & Thompson, J. D. Erasure conversion for fault-tolerant quantum computing in alkaline earth Rydberg atom arrays. *Nat. Commun.* **13**, 4657 (2022).
58. Dordević, T. et al. Entanglement transport and a nanophotonic interface for atoms in optical tweezers. *Science* **373**, 1511–1514 (2021).
59. Tao, R., Ammenwerth, M., Gyger, F., Bloch, I. & Zeiher, J. High-fidelity detection of large-scale atom arrays in an optical lattice. Preprint at https://arxiv.org/abs/2309.04717 (2023).
60. Xu, W. et al. Fast preparation and detection of a Rydberg qubit using atomic ensembles. *Phys. Rev. Lett.* **127**, 050501 (2021).
61. Litinski, D. & Nickerson, N. Active volume: an architecture for efficient fault-tolerant quantum computers with limited non-local connections. Preprint at https://arxiv.org/abs/2211.15465 (2022).

出版商说明施普林格·自然对于已出版地图和机构隶属关系中的管辖权主张保持中立。

[redacted]据知识共享署名 4.0 国际许可证获得许可，该许可证允许以任何媒介或格式使[redacted]、分发和复制，只要您对原作者和来源给予适当的认可，提供知识共享许可证的链接，并注明是否进行了更改。本文中的图像或其他第三方材料包含在文章的知识共享许可中，除非材料的信用额度中另有说明。如果文章的知识共享许可中未包含材料，并且您的预期用途不受法律法规允许或超出了允许的用途，您将需要直接获得版权所有者的许可。要查看此许可证的副本，请访问 http://creativecommons.org/licenses/by/4.0/.

© The Author(s) 2023

文章方法

系统概述 我们的实验装置（扩展数据图 1a）在前面的参考文献中进行了描述。 7、8、30。为了进行这些实验，进行了几项关键升级，以实现物理和逻辑量子比特上的可编程量子电路。将包含数百万个冷 87Rb 原子的云加载到玻璃真空室内的磁光陷阱中，然后将其随机加载到由 SLM 生成的可编程静态排列的 852 nm 陷阱中，并用一对交叉 AOD（DTSX-400、AA Opto-Electronic）生成的一组 850 nm 移动陷阱进行重新排列，以实现无缺陷阵列30,31,62。原子使用 0.65-NA 物镜（特殊光学器件）成像到 CMOS 相机 (Hamamatsu ORCA-Quest C15550-20UP) 上，选择该相机是为了实现快速电子读出时间。量子比特状态在 87Rb 基态流形中以 mF = 0 超精细时钟状态进行编码，T2 > 1s（参考文献 7），并且通过双光子拉曼激发7,63 执行快速、高保真单量子比特控制（扩展数据图 1b）。照亮整个阵列的全局拉曼路径用于全局旋转（拉比频率约为 1 MHz，使用复合脉冲技术产生约 1 μs 旋转7），以及整个电路的动态解耦（通常每次运动一个全局 π 脉冲）。完全可编程的局部单量子比特旋转是使用相同的拉曼光实现的，但通过局部路径重定向，该路径通过一组附加的 2D AOD 聚焦到目标原子上。时钟量子比特之间的纠缠门（持续时间为 270 纳秒）是通过使用 420 nm 和 1,013 nm 里德堡光束到 n = 53 里德堡态的快速双光子激发来执行的，使用时间最优的双量子比特门脉冲 64,65，详细信息请参见参考文献 1。 8. 在计算过程中，原子通过 AOD 陷阱重新排列，以实现任意连接7,66,67。中间电路读出是通过用局部聚焦的 780 nm 成像光束从侧面照射来实现的，散射光子在 CMOS 相机上收集并由 FPGA (Xilinx ZCU102) 实时处理，并具有前馈控制信号输出。

量子电路使用由五个任意波形发生器 (AWG)（频谱仪器）组成的控制基础设施进行编程，如扩展数据图 1c 所示，同步抖动小于 10 ns。两通道“重排 AWG”用于在电路之前重新排列为无缺陷排列30，“里德堡 AWG”的一个通道用于纠缠门脉冲，“拉曼 AWG”的四个通道用于 6.8 GHz 源 7,63（所有量子比特的全局相位参考）的 IQ（同相和正交）控制以及全局和局部拉曼的脉冲整形在驱动过程中，“拉曼 AOD AWG”的两个通道用于生成音调，从而创建用于局部单量子比特控制的可编程光栅，“移动 AOD AWG”的两个通道用于控制电路中所有原子的位置。AOD 是我们高效控制方法的核心62，其中两个电压波形（一个用于 x 轴，一个用于 y 轴）并行控制许多物理或逻辑量子比特：网格的每一行和每一列仅对应于一个频率音调，然后这些音调叠加在传送到 AOD 的波形中（由迷你电路 ZHL-5W-1+ 放大）。选择音调之间的相位关系以最小化干扰。

编程电路 我们的方法中使用的大多数系统参数没有硬性限制，而是由可能的权衡产生的。接下来，我们详细介绍针对本工作中使用的电路所做的一些设计决策。

区域参数选择。为简单起见，我们在所有实验中保持纠缠区固定。这使我们能够方便地在表面码和 [[8,3,2]] 码实验之间进行切换，而无需进一步校准。我们选择由 SLM 相位产生的 420 nm 和 1,013 nm Rydberg“顶帽”光束实现的纠缠区轮廓

轮廓30，在35微米高的区域内是均匀的。当里德堡光束纵向传播时，纠缠区的长度大于高度。我们优化顶帽，使其在大约 250 μm 的水平范围内保持均匀。更高的区域也是可以实现的，但要以降低激光强度和更大的均质化挑战为代价。这里使用的 250 μm 区域宽度是由我们的 AOD 偏转效率的带宽决定的。我们将读出区放置在存储区的另一侧，以进一步减少纠缠区原子的退相干。

我们的两个量子比特门参数与我们之前在参考文献中的工作类似。 8. 在两个量子比特里德堡 (n = 53) 门中，我们将原子间隔 ≤2 μm 放置在“门位点”内，导致对之间的相互作用强度为 ≥450 MHz，远大于 4.6 MHz 的拉比频率。值得注意的是，由于使用了里德堡阻塞32,68，门在很大程度上独立于原子之间的确切距离。因此，不需要精确的原子间定位。门位置被分开，使得不同门位置中的原子在门期间的距离不小于10μm，从而导致可以忽略不计的长程相互作用。在整个工作中，我们垂直使用 4 个门站点（5 个用于表面码实验），水平使用 20 个门站点，同时对多达 160 个量子比特执行门（参见扩展数据图 1d）。在各种条件下，通过适当的校准，我们测量了 F = 99.3–99.5% 范围内的双量子比特门保真度。当在纠缠区中执行里德堡门时，我们没有观察到存储区原子上有任何错误。尽管顶帽里德堡激发光束的尾部仅被抑制到约 10% 的强度，但由于纠缠区原子8 存在约 20 MHz 1013 光移失谐，双光子驱动远非共振。我们原生实现物理 CZ 门；在实现 CNOT 时，我们添加了物理 H 门。我们发现门位点之间的两个量子比特串扰最小，正如参考文献中的长基准测试序列所检查的那样。 8. 虽然参考文献。图8似乎发现一些小的串扰似乎源自衰变成里德堡P态，由于门之间大约200μs的持续时间，这在实际操作中应该被大大抑制，在此期间里德堡原子应该飞走或衰变回到基态。

接送和换乘。 SLM 光镊可以有任意位置，但是静态的。 AOD 光镊是可移动的，但有一些限制7,69。特别是，AOD 阵列创建矩形网格（但并非所有位置都需要填充）。在原子移动操作过程中，它们仅用于 AOD陷阱阵列的拉伸、压缩和平移，即原子按行和列移动，并且行和列从不交叉7,69。任意量子比特运动和排列是通过在 AOD 光镊中穿梭原子，然后根据需要在 AOD 和 SLM 光镊之间转移原子来实现的。我们对 AOD-AOD 陷阱和 AOD-SLM 陷阱中的原子对执行门，通过随机基准测试测量，没有观察到门性能差异8。

我们发现 AOD 光镊中原子的自由空间穿梭（即没有转移）基本上没有保真度成本（除了时间开销），这与我们之前的工作一致7。这里的两项进一步改进是使用光电二极管来校准和均匀化我们的 2D AOD 的 2D 偏转效率，以达到我们所使用区域的百分比水平同质性，并设计原子轨迹和回波序列以消除残余路径相关的不均匀性。例如，我们将一个原子移开100微米远以实现一个遥远的纠缠门，然后在返回该原子之前，我们执行拉曼π脉冲，以便在返回过程中积累的差分光移与第一次旅行相抵消。运动是通过立方轮廓实现的，如参考文献所示。如图 7 所示，门之间的特征自由空间运动时间约为 200 μs，并且 AOD 的声透镜效应估计可以忽略不计。我们在运动过程中关闭 1013 激光器的脉冲，以消除大光偏移造成的损失影响。请注意，1013 引起的超精细微分光移

量子比特仅在 kHz 尺度上，但我们仍然确保其效果得到正确回显。

在光镊之间转移原子9提出了进一步的挑战。我们测量每次转移的不忠度（包括失相和损失）为 ≤0.1%。为了实现这一性能，在从 SLM 到 AOD 的转移中，我们在 100-200 μs 的时间内将对应于适当位点的 AOD 音调的强度（如果可能，使用二次强度分布）增加到大约是 SLM 陷阱深度两倍的陷阱深度，然后在 50-100 μs 的时间内将 AOD 陷阱移开 1-2 μm。这些时间尺度可能会大大缩短，同时使用最优控制技术抑制错误。在后续运动期间，我们将 AOD 陷阱深度保留为该 2× 值。为了将原子 AOD 传输到 SLM，我们执行相反的过程。在这些转移过程中，转移原子上的差分光移是动态变化的，并且可能导致大的不回波相移。因此，只要有可能，我们都会设计电路，使传输对能够与适当选择的 π 脉冲相呼应。当无法回显成对传输时，我们会在传输期间执行一个 XY4 或 XY8 动态解耦周期。最后，我们注意到低损耗传输对 AOD 和 SLM 网格的对齐高度敏感。我们通过微调各个 SLM 网格光镊来修复 AOD 和 SLM 光镊网格之间的小光学畸变，这些光镊可以任意定位，以与像平面参考相机上看到的 AOD 陷阱重叠。调整 SLM 而不是 AOD 很重要，因为偏离频率梳的单个 AOD 音调的小调整会导致跳动和原子损失。

动态解耦和局部门。在我们的电路设计中，我们对回波序列进行了设计，以消除尽可能多的有害方面。我们确保，在动态解耦中，CZ 门之间有奇数个 π 脉冲（只要可能），因为这反映了对单量子比特阶段 7,8 的系统和虚假贡献。我们在局部寻址与局部拉曼之间应用适当的 X(π) 和 Z(π) 旋转，以消除全局 π/2 脉冲引起的误差，以及在 420 nm 激光脉冲之间（当用于纠缠区单量子比特旋转 7 时），以回显 420 nm 光束尾部在存储区中经历的小串扰。对于我们的全局去耦脉冲，我们使用 BB1 脉冲70 和 SCROFULOUS 脉冲71。为了对复杂电路中的一致性进行基准测试和优化，我们执行了涵盖整个运动和单量子比特门序列的拉姆齐条纹测量，并优化了观察到的对比度7。当正确执行时，我们的总单量子比特误差与状态准备和测量 (SPAM)8、1-2 秒的有效相干时间以及所有拉曼脉冲的拉曼散射误差一致7,63。我们注意到，这些测量的相干时间包括区域内和区域之间的运动；尽管我们使用的脉冲（通常每个运动一个）比参考文献中用于基准 1.5 s 相干性的 XY16-128 序列要少。如图7所示，由于使用了进一步失谐的光镊（852 nm而不是830 nm），这里的相干时间自然更长。

具有拉曼 AOD 的局部单量子比特门 34,72 在 AOD 和 SLM 原子上的空间任意位置实现。目标逻辑量子比特块通过逻辑块的网格照明来寻址。量子比特网格上的任意旋转模式（例如，在色码准备期间）通过逐行序列化实现，每行中的目标 x 坐标同时被照亮。每行的持续时间为 5-8 μs（相当于任意旋转模式的几十 μs），可以大大加快速度，如下一节所述。为简单起见，我们仔细校准了阵列中 80-160 个特定位点的旋转，但也使用最接近的校准值在任意点上执行旋转。

通过校准局部单量子比特门和纠缠区双量子比特门，整个电路可以通过我们的多个 AWG 通道和 TTL 脉冲发生器的适当捕获 SLM 相位轮廓和波形来简单定义。然后对这几个通道进行编程

数百个物理量子比特上的复杂、多样的电路。我们所有编程电路的动画均作为补充视频附在后面。

可编程单量子比特门为了启用单独的单量子比特门，我们使用与全局旋转方案相同的拉曼激光系统，并使用一对交叉的 AOD 仅照射选定的原子。原子平面中的聚焦束腰为 1.9 μm，该值足够大以对原子位置的波动具有鲁棒性，并且足够小以防止与相隔 ≥6 μm 的相邻原子发生串扰。对于拉曼激发，需要仔细考虑偏振。与全局路径不同，局部光束传播方向垂直于原子量子化轴（由外部磁场设置）。因此，虚拟磁场 B→ fict 负责驱动转换，如参考文献中所述。 63，优先驱动 σ± 超精细跃迁，而不是所需的 π 时钟跃迁73。单量子比特门存在两种可能的方法，如扩展数据图 2a 所示。首先，非共振 σ± 敷料会在量子比特状态之间产生差异光移，从而实现快速局部 Z(θ) 门。全局 π/2 旋转将它们转换为局部 X(θ) 门。其次，我们可以通过将量化轴稍微向局部光束方向旋转来直接应用具有直接 π 跃迁的局部 X(θ) 门；这可以通过外部场来实现，但是，方便的是，B→ fict 具有自然旋转轴的 DC 分量。请注意，如果本地光束快速打开，相同的虚拟直流场会导致 mF = 0 子空间泄漏，因此在整个工作中使用高斯平滑脉冲。

尽管我们实现了上述 π 和 σ± 版本，但在这些实验中，由于偏振灵敏度降低，我们使用非共振 σ± 修整程序，因为我们的偏振均匀性受到 AOD 后二向色镜的尖锐波长边缘的影响。此外，对于大多数电路，我们逐行执行局部旋转（一次仅一个Y音）；这使得可以在每个站点对 X 坐标和功率进行任意微调，以实现均匀化和校准旋转（扩展数据图 2b）。我们使用扩展数据图 2c 中的程序进行校准，发现这些校准在月时间尺度上是稳定的。

为了量化保真度，我们在 16 个站点上使用 0、10、20、30、40 和 50 次局部 Z(π/2) 旋转（每个站点）执行随机基准测试，获得 F = 99.912(7)%，如扩展数据图 2d 所示（请注意，我们在全局执行的单量子比特门的保真度接近 99.99%（参考文献 1）。 7,8))。这接近了我们的 σ± 方案的拉曼散射极限（每 π/2 脉冲大约有 7 × 10−4 的误差），但是当没有很好地校准时，会受到不均匀性的限制，特别是与行的 y 位置的扭曲相关的。将来，可以通过使用 X(θ) 门进一步提高性能，从而实现稳健的复合序列，例如 BB1（参考文献 70），具有改进的拉曼散射贡献并且速度更快（大约 1 μs 持续时间）。

中电路读出和前馈为了在不影响其他量子比特的情况下对选定的量子比特执行中电路读出10-15，我们使用聚焦在读出区域上的局部成像光束，该读出区域在空间上与纠缠区域间隔大约100μm7,35。局部成像光束由 780 nm 圆偏振光组成，具有从 F = 2 到 F' = 3 的近共振分量和小的再泵浦分量。该光束通过我们的玻璃真空池的侧面发送，与全局拉曼光束和 1,013 nm 里德堡光束共同传播（扩展数据图 1a）。我们使用柱面透镜对光束进行整形，原子阵列平面内的聚焦束腰为 30 μm，原子阵列平面外的聚焦束腰为 80 μm。将一些原子移动到该读出区域后，我们首先在 F = 2 基态流形中执行布居的局部推出（通过关闭再泵浦激光频率），然后对剩余的 F = 1 布居进行局部成像。

如扩展数据图 3a 所示，我们每个成像原子平均收集约 50 个光子。为了避免在中路成像过程中过快失去原子（与我们的全局成像方案不同，

没有多轴冷却），我们使用深（大约5-mK）陷阱（帮助保留原子）并频闪脉冲它们与局部成像光异相，以避免深陷阱的有害影响，例如不均匀的光移和波动偶极力加热74（扩展数据图3b）。从双高斯拟合到图 3a 中的两个分布，我们提取了超过 99.9% 的成像保真度。由于这种拟合可能导致成像保真度的高估（例如，由于成像过程中的原子损失），因此我们将局部成像的总 SPAM 误差（通过拉姆齐条纹的幅度测量）与全局成像进行比较，以获取相同状态准备序列的误差，局部成像的误差高出 0.14(5)%；考虑到这些因素，我们保守估计局部成像保真度约为 99.8%。

各种设计考虑因素有利于读出区中的局部成像，同时保持纠缠区中数据量子比特的一致性35（扩展数据图3e-g）。退相干的主要来源是来自局部成像原子的光子的重新散射，以及撞击数据量子比特的局部成像光束的光束反射和尾部。如图 1c 所示，对于本工作中使用的 500 μs 中电路成像，我们能够在开启局部成像光的情况下实现数据量子比特的相干性不变（在误差条内相同），就像没有开启局部成像光一样。为了更定量地理解这些影响，我们测量了纠缠区中数据量子比特的错误概率，同时局部成像光束在读出区中开启长达 20 毫秒，并且强度比本工作中用于局部成像的强度更高。我们通过将数据量子比特的 780 nm 跃迁光移到与局部成像量子比特相差数十 MHz 的方式来抑制退相干，如扩展数据图 3f-g 中所研究的那样。读出区和纠缠区之间的较大空间间隔进一步抑制了数据量子比特退相干，理论上，局部成像光束高斯尾部的强度应迅速下降。即使在较大的间隔下，我们发现杂散光束反射（例如，来自玻璃单元窗口和其他光学元件的反射）也会击中数据量子比特区域。为了减轻这种影响，我们通过调整局部成像光束撞击玻璃池窗口时的角度，将反射从原子阵列上移开。来自成像原子的重新散射光子的估计影响，尤其是增加的相对失谐，可以忽略不计。考虑到所有这些因素，我们发现我们能够将数据量子比特退相干率抑制到每 500 μs 局部成像曝光 ≤0.1%，如扩展数据图 3h 所示。

完整的中间电路读出和前馈周期发生在略小于 1 ms 的时间内，包括局部推出、局部成像、相机像素读出、FPGA 上逻辑量子比特状态的解码和局部拉曼脉冲，该脉冲由条件触发器选通或关闭（扩展数据图 3d）。在未来的工作中，可以大大改进这种中电路读出和前馈的方法，以使中电路读出接近 100 μs 的规模75。该方法可以直接扩展以执行多轮测量和前馈，其中辅助原子组在整个深量子电路中连续进入读出区域。

相关解码在横贯 CNOT 操作期间，物理 CNOT 门应用于两个逻辑量子比特的相应数据量子比特之间。这些物理 CNOT 门以确定性方式在数据量子比特之间传播错误：控制量子比特上的 X 错误被复制到目标量子比特，目标量子比特上的 Z 错误被复制到控制量子比特（参见扩展数据图 4b）。因此，特定逻辑量子比特的校验子可以包含有关在该对经历横贯 CNOT 操作的时间点另一个逻辑量子比特上发生的错误的信息。我们可以使用有关这些相关性的信息，并通过联合解码算法中涉及的逻辑量子比特来提高电路保真度。我们注意到，这与解码整个电路或所谓的时空解码的其他最新进展密切相关76-79。也有关系 Steane 纠错80，其中错误有意从数据逻辑量子比特传播到辅助逻辑量子比特，然后进行投影测量以提取数据逻辑量子比特的校正子。

为了执行相关解码，我们解决了在给定测量校验子的情况下找到最可能的错误的问题。我们首先根据逻辑算法的描述构建解码超图，该算法描述了每个物理错误机制（例如，两个量子比特门之后的泡利错误通道）如何传播到测量的稳定子76,81上。超图顶点对应于稳定子测量结果。每条边或超边对应于影响其连接的稳定子的物理错误机制，边权重与该错误的概率相关。每个超边缘可以连接逻辑量子比特块内部和之间的稳定子（见图 2b）。然后，我们运行一个解码算法，使用这个超图以及每个实验快照，找到与测量结果一致的最可能的物理误差。然后将该校正应用到软件中（图 4e 除外，它是实时解码的）。

具体来说，为了构造给定逻辑电路的超图，我们执行以下过程。对于每个逻辑算法（在本节中，仅考虑 Clifford 门），我们确定一组 N 个检测器（超图的顶点）Di ∈ {0, 1}（对于 i = 1,…, N），它们对逻辑电路期间发生的物理错误敏感。检测器打开 (1) 或关闭 (0) 表示存在错误。对于一般情况，如果第 i 个稳定子测量值与其前一时间的向后传播泡利算子的测量值相匹配，则我们让 Di = 0，否则为 1（后者表明发生了错误）。特别是，对于我们的表面码实验，最终投影测量中的探测器是通过将稳定子的最终投影测量与 CNOT 之前发生的基于辅助的稳定子测量值进行比较来计算的（请注意，由于我们的状态准备过程，初始稳定子测量是随机的 ±1，但在没有噪声的情况下探测器确定性为零）。对于我们的 2D 色码实验，初始稳定子确定性为 +1，因此如果最终投影测量中相应的稳定子为 +1，则每个检测器都等于 0。为了构造具体的超图和超边权重，我们然后使用 Stim76 来识别电路中每个错误机制 Ej 的概率 pj (j = 1,…,M)，使用具有近似实验错误率的泡利通道噪声模型，以及受 Ej 影响的检测器。

为了找到最可能的物理错误，我们将其编码为混合整数程序的最优解，这是一个使用现成的商业求解器进行优化的典型问题82，类似于参考文献中之前的工作。 83. 我们将每个错误机制 Ej 与一个二进制变量关联起来，如果发生错误，则该变量等于 1，否则等于 0。我们的目标是找到总误差概率最大的误差分配{0, 1}M（或者总权重最小的误差，其中误差i的权重为wi = log[(1 – pi)/pi]），但前提是误差与测量的检测器一致。为了与测量的检测器一致，连接到给定检测器的所有超边的误差变量的奇偶性应该与该检测器的奇偶性匹配。具体来说，令 f 为从每个检测器 Di 到翻转其奇偶校验的错误机制子集的映射。最可能的错误是以下混合整数程序的最佳解决方案：

$$\begin{aligned}
&\text{Maximize} && \sum_{j=1}^{M} \log(p_j)E_j + \log(1-p_j)(1-E_j) && \\
&\text{subject to} && \sum_{E_j \in f(D_i)} E_j - 2K_i = D_i && \forall i = 1, \ldots, N \\
& && E_j \in \{0,1\} && \forall j = 1, \ldots, M \\
& && K_i \in \mathbb{Z}_{\geq 0} && \forall i = 1, \ldots, N
\end{aligned}$$

目标函数评估指定错误配置的概率对数，每个变量 Ki 确保 f(Di) 中的错误变量之和与 Di（模 2）匹配。最后，我们使用最先进的求解器 82 Gurobi 将混合整数程序求解为最优，并应用与错误索引 j 相关的校正字符串，其中在最佳分配中 Ej = 1。我们更详细地探讨了这种相关解码，包括它对纠错电路的影响以及不同解码器的渐近运行时间（M.C. 等人，准备中的手稿）。有关表面码的进一步讨论，请参阅“表面码及其实现”和“表面码中的相关解码”部分。

直接保真度估计和断层扫描逻辑量子比特电路面临的一项挑战是，可通过物理量子比特访问的便捷探针可能不再可用。这里研究的 GHZ 状态提供了这样一个例子，因为无法执行传统的奇偶振荡测量84。相反，我们使用一种称为直接保真度估计的技术，可以如下理解。目标状态 ψ 是 N 个稳定子发生器 {Si} 的同时本征态，因此，到目标状态的投影为 ψ ψ S 〉〈 = ∏(+ 1)/2 i N i | |（如果 Si = 1 ∀ i，则为 1，否则为 0）。因此，我们可以通过测量该乘积中所有项的期望值来直接测量保真度，换句话说，这是指测量由所有 Si 的指数多乘积给出的稳定剂组中所有元素的期望值。逻辑 GHZ 保真度定义为稳定剂组中所有测量元素的平均期望值。在我们的四量子比特 GHZ 状态下，具有四个稳定剂发生器 {XXXX、ZZII、IZZI、IIZZ}，16 元素稳定剂组由所有可能的产品给出：{IIII、ZZII、IZZI、IIZZ、ZIIZ、IZIZ、ZIZI、ZZZZ、XXXX、XYYX、YXXY、XXYY、YYXX、YXYX、XYXY， YYYY}。我们测量所有 16 个运算符的期望值；对于每个元素，我们只需将每个逻辑量子比特旋转到适当的逻辑基础，然后计算此测量配置中四个逻辑量子比特的平均奇偶校验。然后，我们直接对所有 16 个元素进行平均（具有适当的符号，因为某些稳定子产品应该具有 -1 值），并以这种方式计算逻辑 GHZ 状态保真度。这是逻辑状态保真度的精确测量39。通过随机测量稳定剂组的元素可以实现扩展到更大的状态39。为了执行图3e中的完整断层扫描，我们测量了所有34 = 81个碱基，从而测量了所有256个逻辑泡利弦的期望值，并通过用优化方法求解方程组来重建密度矩阵。

滑动尺度误差检测 这里我们提供关于应用于图 2 和 3 的滑动尺度误差检测协议的更多信息。 3、5和6。通常，错误检测是指丢弃（或后选择）发生任何稳定子错误的测量结果。然而，在算法的背景下，如果仅发生一个物理量子比特错误，则丢弃整个算法的结果可能太浪费了，我们可能只想丢弃许多物理量子比特失败的测量，并且算法成功的概率大大降低。因此，对于这里的算法，我们探索滑动尺度上的错误检测，为此我们可以设置所需的“置信阈值”，以便根据校验子结果，我们确定是否接受给定的测量。滑动此置信度阈值可以在算法的保真度和接受概率之间进行持续的权衡（在数据分析中）。当应用滑动尺度错误检测时，在所有适用的情况下，我们还应用错误校正以返回码空间。

我们将这种滑动尺度误差检测应用于图 3d 中的色码逻辑 GHZ 保真度测量。一种可能的方法是根据检测到的稳定子错误的数量丢弃测量结果。然而，这是次优的，因为在色码上，任何地方都可能导致单个物理量子比特错误 1 到 3 个稳定子错误之间的差异，并且还因为错误在横贯 CNOT 门期间确定性地在码之间传播，使得一个码上的单个物理错误可能导致所有码上检测到的错误，但这些错误仍然是可纠正的错误。因此，我们使用相关解码技术进行滑动误差检测，并将置信度阈值设置为解码超图上整体校正权重的阈值权重。例如，在色码 GHZ 实验中，所有四个逻辑量子比特上的稳定子错误与传播到所有四个逻辑量子比特的单个物理量子比特错误一致，实际上是低权重（或高概率）错误，因为它仅对应于单个物理量子比特错误。如果超图校正的权重（与导致观察到的校验子结果的给定错误机制发生的概率的对数成反比）低于截止阈值权重，则接受测量；否则，将被拒绝。对于每个阈值，我们然后计算平均算法结果（图 3d 的 y 轴）以及接受数据的分数（图 3d 的 x 轴）。

在图 5 中，对于 [[8,3,2]] 码，对于 3、6、24 和 48 个逻辑量子比特，我们简单地应用由检测到的稳定子错误总数给出的滑动尺度检测，尽管如上所示，这可能可以通过考虑哪些稳定子错误模式更有可能导致算法失败来改进。对于 12 个逻辑量子比特，为了获得更细粒度的滑动尺度，对于 24 = 16 个可能的稳定子结果中的每一个，我们计算 XEB 对每个观察到的稳定子结果导致算法失败的可能性进行排名，然后在确定给定测量值是否高于/低于截止阈值时使用此排名。在图6b中，我们通过稳定子错误数量设置阈值，在图6d中，为了获得更细粒度的滑动尺度信息，我们采用全部低于允许稳定子错误数量阈值的稳定子结果事件的不同子集，并计算所有这些事件的y轴（泡利期望值）和x轴（纯度）。从广义上讲，有很多方法可以执行这种滑动尺度误差检测，这既可用于保真度和接受概率之间的连续权衡，也可用于数据分析中的零噪声外推等技术（图 6d）。

QEC 方法概述在这里，我们简要概述了我们工作中使用的关键 QEC 方法。

码距、解码和阈值。 [[n,k,d]] 表示法描述了具有多个物理量子比特 n、多个逻辑量子比特 k 和码距 d 的码。码距 d 设置码可以检测或纠正的错误数量。码距是有效码字（逻辑状态）之间的最小汉明距离，即最小逻辑运算符的权重85。就此处研究的二维表面和色码而言，d 相当于系统的线性尺寸24。

根据这个定义，距离为 d 的量子码可以检测到 d – 1 以内的任意重量误差。此类误差会导致稳定子违规，表明发生了错误。对没有此类稳定子违规的结果进行后选择对应于执行错误检测，这以后选择开销为代价保护最多 d – 1 个错误的量子信息。相反，码可以纠正的错误少于它们检测到的错误（但没有任何后选择开销）。纠正过程使系统回到最接近的逻辑状态（码字）；因此，如果发生多于 d/2 的错误，则结果状态可能更接近于与初始状态不同的码字，从而导致逻辑错误85。因此，距离 d 的码可以纠正权重的任意误差，最大可达 (d – 1)/2（如果 d 为偶数则向下舍入）。解码过程是指分析观察到的错误模式并确定应用何种校正来返回到原始码状态并消除所产生的物理错误。在许多情况下，例如对于 2D 表面和色码，不需要在硬件中应用校正（物理翻转量子比特）；相反，撤消由应用程序应用的意外 XL/ZL 运算符就足够了

只需应用“软件”XL/ZL 运算符24（也称为泡利帧跟踪86）即可解决硬件错误。

随着纠错码的大小和相应的码距增加，随着物理量子比特数量的增加，发生错误的机会也随之增加。这导致了 QEC 中的阈值行为：如果错误密度 p 高于（可能与电路相关的）特征错误率 pth，则增加码距将使性能恶化。然而，如果 p < pth，则增加码距将提高性能24。理论上，因为我们需要 (d + 1)/2 错误来创建逻辑错误，所以逻辑错误率将在足够低的错误率下以指数方式抑制为 ∝ (p/pth)(d+1)/224。从图 2 中的准备和纠缠操作中观察到，随着码距的增加，性能得到改善，这意味着我们超过了该电路的阈值。我们注意到，在这种情况下，通过例如 2× 因子提高保真度，可以使所研究的距离 7 码的误差减少 24 = 16×，并随着码距的增加而进一步指数抑制。这种快速抑制错误、降低错误率和增加码距的方法是实现大规模计算的理论基础。我们强调阈值可以依赖于电路，正如下面的表面码部分详细讨论的那样。

容错和横贯门。量子电路85（我们在这项工作中使用）中容错的一个常见定义是，逻辑块内的权重 1 错误（即影响一个物理量子比特的错误）不能传播为权重 2 错误（现在影响两个物理量子比特）。此属性意味着错误不能在逻辑块内传播，从而防止单个错误不受控制地增长并导致逻辑错误。

距离 3 码具有显着的历史重要性3,87，可以纠正任何权重 1 错误。容错对于这些码尤其重要，因为否则权重 1 错误可能会导致权重 2 错误，从而导致逻辑错误。使用距离 3 码的容错电路的一个重要特征是（在低错误率情况下）概率为 p 的物理错误会导致概率为 ∝ p2 的逻辑错误。我们强调，容错的概念是指控制错误传播的电路结构，但电路可以是低保真度的容错电路，也可以是高保真度的非容错电路。例如，即使权重 1 错误可能导致权重 2 错误，但码距很远，或者如果此错误传播序列是可能的但极不可能，则此属性可能不具有实际重要性（因此，容错的定义可能会有所不同）。在实践中，QEC的目标是高保真地执行特定算法，而电路的容错结构是设计和执行高保真逻辑算法的众多工具之一。

横贯门，此处定义为由码块内的量子比特上的独立门组成（即，同一码块内的量子比特之间不执行纠缠门）42，构成了确保逻辑算法的容错结构的直接方法。由于横贯门意味着对码块的物理成分执行独立的操作，因此错误不会在码块内传播，并且保证了容错性。在这项工作中，我们实现的所有逻辑电路（在逻辑状态准备之后）都是容错的，因为我们执行的所有逻辑操作都是横贯的。特别要注意的是，尽管横贯 CNOT 允许错误在码块之间传播，但这仍然是容错的，因为它不会导致块内出现更高权重的错误，因此单个物理错误既不会导致逻辑故障，也不会导致算法故障。值得注意的是，被称为 Calderbank-Shor-Steane (CSS) 码的大系列码都具有横贯 CNOT（参考文献 2），所有这些码都可以通过此处的单步并行传输方法来实现。

尽管我们实现的所有逻辑电路都是容错的，但逻辑量子比特状态准备对于我们的 d = 3 是容错的

色码（图 3 和 4）和 d = 3 表面码（图 2 的一部分），但对于我们的 d = 5、7 表面码和 [[8,3,2]] 码的状态准备是非容错的。因此，我们所有使用 d = 3 色码的实验从头到尾都是容错的，因此整个算法是容错的，并且理论上的失败概率为 p2。然而，我们注意到，拥有容错算法并不意味着在电路执行期间不会产生错误。因此，深度电路需要重复纠错6,88以不断消除错误并持续受益于p2抑制等。

理论上，我们的逻辑 GHZ 状态的故障概率为 p2。然而，电路运行期间的误差累积（增加 p）以及误差通过横贯门的传播将我们的逻辑 GHZ 保真度限制为 72%。这与数值模型一致。与表面码建模（扩展数据图 4）类似，我们使用与整个电路上 99.4% 的双量子比特门保真度一致的经验错误率以及大约 4% 的数据量子比特退相干误差（包括 SPAM）。我们模拟实验电路（包括带有辅助逻辑标志的容错状态准备）和稳定子组的所有 16 个元件的测量（参见“直接保真度估计和断层扫描”部分），并提取 79% 的模拟逻辑 GHZ 保真度。这略高于我们测量的 72% 逻辑 GHZ 保真度，可能源于不完善的实验校准。该模型表明，我们的逻辑 GHZ 保真度受到残余物理误差的限制，随着物理错误率 p 的降低，残余物理误差将以 p2 的形式平方减小，特别是通过减少残余单量子比特误差，这些误差在测量期间较大，并且在此处主导误差预算。

表面码及其实现。在 2D 平面架构中，例如与超导量子比特相关的架构6,88，稳定子测量是纠错电路 24 最重要的构建模块。在此类系统中，需要不断测量稳定剂以纠正量子比特相移并增加相干时间，正如最近所证明的6。逻辑运算是通过改变稳定子测量模式来实现的，从而能够实现编织24和晶格手术89等技术。类似的技术可用于移动逻辑自由度以实现非局部逻辑门23。由于这种门执行策略，每个纠缠门需要 d 轮稳定子测量以确保容错能力24。

中性原子量子计算机具有不同的挑战和机遇。具体来说，它们具有长量子比特相干时间（T2 > 1s），可以通过成熟的技术进一步增加到数十到数百秒的规模72。通过使用存储区，量子比特可以闲置且安全地长期存储，而无需重复稳定子测量。因此，从实践的角度来看，通过使用逻辑编码来增加量子比特相干性并不能立即改善量子算法，而收益将来自于提高纠缠操作的保真度。此外，逻辑门和量子比特移动不必通过稳定子测量来执行。相反，它们可以通过非局部原子传输和横贯门来执行。因为这种横贯门本质上是容错的，所以它们不一定需要在每次操作后进行 d 轮校正。在某些情况下，甚至校验子测量也可以通过 Steane 纠错等技术更好地执行（类似于图 3 中使用的带有色码的辅助逻辑标志），而不是重复的稳定子测量。由于这些原因，横贯 CNOT 是纠错电路中最重要的构建模块之一。因此，我们在这里重点关注通过缩放码距来改进横贯 CNOT。

具体来说，我们使用所谓的旋转表面code6，它具有码参数[[d2,1,d]]。我们的距离 7 表面码（如图 2d 所示）由 49 个物理数据量子比特组成，其中有 24 个 X 稳定子（浅蓝色方块）和 24 个 Z 稳定子（深蓝色方块），以及 1 个量子比特。

由反交换权重 7 运算符、水平方向的 XL 和垂直方向的 ZL 描述的编码逻辑量子比特。 X 和 Z 稳定子与 XL 和 ZL 逻辑运算符交换，允许在不干扰底层逻辑自由度的情况下测量稳定子。在我们的实验中，我们在|+L⟩中准备了一个表面码，在|0L⟩中准备了一个表面码。在第一个代码中，这是通过在|+⟩中准备所有物理数据量子比特来实现的，从而准备XL的本征态和24个X稳定子，然后使用四个纠缠门脉冲投影测量具有24个辅助量子比特的24个Z稳定子（图2d红点）24。第二个代码的准备方式类似，但所有物理量子比特都在 |0⟩ 中初始化，从而准备 ZL 和 24 个 Z 稳定子的本征态，然后用 24 个辅助投影测量 24 个 X 稳定子。 CNOT 是直接横贯的，因为这两个表面码块具有相同的方向，并且不需要晶格旋转来实现 H。辅助的投影测量定义了稳定子的值。在横贯 CNOT 期间，稳定子的值也被复制到其他代码上并在软件中进行跟踪。

因为我们只执行单轮稳定子测量，所以对于 d = 5, 7 码，我们的状态准备方案是 nFT。例如，考虑以下情况：所有稳定子都定义为 +1 并且系统中不存在任何误差，但表面码晶格中间的辅助测量误差会产生 -1 的稳定子测量值。然后，校正会导致这种明显的稳定子违规与边界4发生大量配对。因此，这个单一的辅助测量错误可能会导致多个数据量子比特错误，从而导致 nFT 操作。 d = 3 码初始化是一种特殊情况，不会出现此问题38。还可以考虑稳定子测量期间由门排序给出的关于容错的高阶考虑6。

来自噪声校正子提取的这些 nFT 错误的影响是导致 |+L⟩ 状态上的 X 个物理错误和 |0L⟩ 状态上的 Z 个物理错误。因此，在仅执行 SPAM 测量时，这些误差的存在不会直接显现出来，因为这些误差通过测量 X 基础中的 |+L⟩ 和 Z 基础中的 |0L⟩ 进行交换。因此，该电路不会成为表面码状态准备的良好基准。相反，横贯 CNOT 实验对电路的各个方面都很敏感，并且可以很好地指示性能。因为我们测量了 X X L 1 L 中的贝尔态 2 个基数中，两个基数中的 nFT 错误将通过逻辑 CNOT 传播，并导致 X 和 Z 基数中的两个逻辑量子比特出现错误。由于这些原因，与表面码 SPAM 测量不同，该实验很好地表明了逻辑性能。事实上，这些 nFT 错误的影响是这样的，如果我们只在每个逻辑块内应用传统解码，那么我们会发现贝尔态随着码距的增加而大幅降低（图 2d）。

通过使用相关解码技术，可以抑制（但并未完全消除）这种 nFT 准备的影响。例如，考虑 d = 7 |+L⟩ 状态晶格中线左侧的 nFT 引起的表观稳定子违反，对应于边界的三个物理 X 误差链。这些错误将通过逻辑 CNOT 传播到第二个逻辑量子比特，并在研究 Z Z L 1 L 时影响 Z 基础中两个逻辑量子比特的独立测量 2稳定剂。当独立解码时，如果在 CNOT 将稳定子违规移动到中线右侧之后的第一个块上发生另一个单个 X 错误，成为四个 X 物理错误的链，这将导致不正确的配对并导致独立的 XL 仅此码有 1 个错误，从而损坏了 Z Z L 1 L 2稳定子并且对应于两个码之间的总权重6校正。然而，当与相关解码联合解码时，这些错误可以被有效解码，因为它们将出现在两个逻辑量子比特的稳定子上。在此示例中，最低权重配对将从两个码中删除这三个 X 错误链，并仅在第一个块上留下一个剩余的 X 错误，该错误也可以成功解码（此处的总配对权重）

只有2）。因此，我们的相关解码技术对于我们观察贝尔性能随码距的提高至关重要。

最后，我们详细阐述了贝尔对误差的评估。贝尔态保真度由总体和相干性的平均值给出，对于物理量子比特来说，可以通过 ZZ 总体和奇偶校验振荡的幅度来测量。用稳定子的语言来说，奇偶振荡幅度由 ⟨XX⟩ 和 −⟨YY⟩ 的平均值给出（参考文献 90）。使用表面码，我们无法方便地容错地测量 YL 算子（这就是为什么我们使用色码进行可编程 Clifford 算法和完整断层扫描；请参阅下一节）。因此，我们将逻辑一致性估计为 ⟨XLXL⟩，然后将其与总体进行平均以计算贝尔对误差。为了支持该分析的有效性，我们可以计算贝尔态保真度的下限90，这也表明随着我们增加码距，性能也得到了同样的改善（扩展数据图 4d）。

表面码中的相关解码。在上述讨论之后，我们提供了与表面码横贯 CNOT 情况下的相关解码相关的更多见解。考虑一个电路，其中初始化完美（无噪声）表面码，执行横贯 CNOT，然后执行投影读出。如果错误发生在横贯 CNOT 之前，则这些错误可以传播；例如，控制逻辑量子比特上的X物理错误将传播到目标逻辑量子比特上，从而使目标逻辑量子比特上的错误密度加倍。通过将目标逻辑量子比特的投影测量的 Z 稳定子与控制逻辑量子比特的投影测量的 Z 稳定子相乘，传播被撤销。现在目标逻辑量子比特只需解码其原始 X 错误密度。对于源自目标逻辑量子比特并传播到控制逻辑量子比特的 Z 错误，可以进行相同的考虑。然而，如果横贯 CNOT 之后存在误差，则乘以稳定子反而会使此类误差的密度加倍。因此，如果错误仅发生在横贯 CNOT 之后，则最佳解码策略是在两个码内执行独立匹配。横贯 CNOT 之前和之后都存在错误的一般情况与这两种情况都不对应，并且由我们的解码超图建模，该解码超图具有连接两个逻辑量子比特的边和超边，边权重由我们的实验误差模型告知。扩展数据图 5 探讨了连接两个逻辑量子比特的稳定子的边和超边的缩放权重的不同值的解码性能。这些结果表明，相关解码对于与辅助测量误差相关的 nFT 误差具有鲁棒性（但并非完全不敏感）。该功能也可以通过更简单的乘法解码器来恢复，该解码器对辅助测量的错误完全不敏感，但对 CNOT 之后的错误更敏感。具体来说，扩展数据图 5c 显示我们的优化解码器不仅仅是一个“乘法解码器”，因为辅助测量值确实有助于校正过程，并使相关解码对解码器参数更加鲁棒。对于给定的逻辑电路，我们的相关解码过程生成一个解码超图，然后我们使用最可能的错误方法来解决该超图，这是针对表面码和色码实验完成的，并且通常可以应用于任何稳定子码和克利福德电路79。更多相关解码的理论细节和讨论将在 M.C.等人，手稿正在准备中。

二维色码。二维色码是类似于表面码的拓扑码91。通常以三角形几何图形描绘，此处使用的色码是重量 4 和重量 6 稳定子的三种颜色的平铺，XL 和 ZL 运算符字符串沿着码的边界运行 91。在这项工作中，我们研究了 2D d = 3 色码，如图 3a 所示，其仅包含由每个彩色板的量子比特上的 X 和 Z 的乘积给出的权重 4 稳定剂。此 d = 3 色码与七量子比特 Steane 码相同。

然而，我们强调，这里使用的技术直接适用于较大距离的色码92。

尽管色码与表面码类似，但重要的区别在于，在色码中，X 和 Z 稳定子直接位于相同量子比特的顶部（而不是位于彼此的双晶格上），并且类似地，XL 和 ZL 算子位于彼此顶部（而不是在表面码上沿正交方向传播）。换句话说，这里的算子是对称的并且通过全局基础变换相关。这对于允许的横贯门组41,93 具有重要影响。特别是，尽管表面码在技术上具有变换 XL ↔ ZL 的横贯 H，但它需要码块的物理 90° 旋转。尽管使用原子运动技术可以实现这种晶格旋转，但对于许多电路来说，这是不方便的。相反，在色码中，H 是横贯的：它直接交换 XL ↔ ZL 以及 X 和 Z 稳定子。这种差异对于横贯 S 门来说更为重要，这对于色码来说是可能的。这里，横贯 S 按预期交换 XL ↔ YL（其中 YL 由 XL 和 ZL 的乘积给出，它们位于彼此之上），并且给定小板的 X 稳定子通过乘以同一小板的 Z 稳定子返回到自身。（这与表面码相反，表面码没有横贯 S，其中 YL 算子是水平传播 XL 和垂直传播 ZL 的乘积（参考文献 24））。由于色码具有完整的横贯门集 {H, S, CNOT}，并且也不需要跟踪任何晶格旋转，因此它非常适合探索可编程逻辑 Clifford 算法。

为了容错准备 d = 3 色码，我们使用参考文献中总结的方案的修改版本。 38，其中，我们使用九门编码电路代替八门编码电路，它更方便地映射到我们系统中的特定原子运动（对应于类似于参考文献7的图状态准备），后面是带有辅助逻辑标志的横贯CNOT。然后将逻辑 SPAM 保真度计算为解码后观察到 |0L⟩ 的概率。我们注意到，在图 3 中，我们也可以制作一个五量子比特 GHZ 状态，但为了简化执行完整断层扫描而制作了一个四量子比特 GHZ 状态。在图 4 中，当报告具有前馈的贝尔态保真度时，我们将逻辑一致性估计为 ⟨XLXL⟩ 和 −⟨YLYL⟩ 的平均值，然后我们将其与 ZLZL 总体（未绘制）进行平均以计算贝尔对保真度。最后，我们注意到图 4e 中的前馈贝尔态也可以通过软件 ZL 旋转在两个量子比特中的任何一个上执行，从而允许校正适当的贝尔态，但在这里我们在两个量子比特上执行前馈 S 来测试我们的前馈能力；该技术与执行魔法态传送直接兼容24。

克利福德门与非克利福德门的普遍性。二维拓扑码（例如表面和色码）具有 Clifford 门的横贯实现（例如，{H，S，CNOT}）。该门组不是通用的，即它不能单独用于实现任意的量子计算，需要诸如{T，CCZ}之类的非Clifford门来实现通用计算。此外，由于 Gottesman-Knill 定理，仅由稳定子状态和 Clifford 门组成的电路可以在多项式时间内进行仿真。这可以理解为稳定子跟踪；例如，考虑一个三量子比特系统，其中状态的稳定子是 X ⊗ I ⊗ I，使得 X 稳定 |+⟩ 状态，而 I 是恒等式。应用两个 CZ 纠缠门 CZ1,2 ⊗ CZ1,3 将此稳定子转换为 X ⊗ Z ⊗ Z，因为 CZ 之前的 X 翻转只会改变 Z 翻转是否应用于其他量子比特。尽管 Clifford 电路在量子比特之间产生叠加和纠缠，但状态的 N 个初始稳定子在它们通过电路传播时可以简单地进行跟踪（所谓的算子扩展 94），从而可以轻松完成电路的模拟。

然而，非克利福德门的影响要复杂得多。例如，将稳定子 X ⊗ I ⊗ I 通过 CCZ 映射到泡利弦的叠加，即 X ⊗ I ⊗ I → 1/2(X ⊗ I ⊗ I + X ⊗ Z ⊗ I + X ⊗ I ⊗ Z − X ⊗ Z ⊗ Z)，因为 X 翻转现在会改变 CZ 运算符是否应用于其他量子比特，从而导致在单个 CCZ 之后跟踪的运算符数量增加了四倍。（CZ 算子矩阵简单地等于 1/2[I ⊗ I + Z ⊗ I + I ⊗ Z − Z ⊗ Z]）。这不仅会导致算子扩散，还会导致所谓的算子纠缠94。随着我们进一步应用非 Clifford 门，要跟踪的操作员数量将呈指数级增长，最终将变得计算上难以处理。例如，最先进的 Clifford + T 模拟器可以处理大约 16 个 CCZ 门50。这是我们复杂采样电路背后的基础，其中 48 个逻辑量子比特上的 48 个 CCZ 创建了高度的加扰和魔力（定义如下），使得 Clifford + T 模拟变得不切实际。

[[8,3,2]] 电路实现 这里我们提供有关 [[8,3,2]] 电路实现的更多详细信息。 [[8,3,2]]码块用扩展数据图6中的电路初始化为|−L,+L,−L⟩状态，可以理解为准备两个四量子比特GHZ状态（对应于[[4,2,2]]码95），即 GHZ⊗GHZ Z 1,3,5,7 X 2,4,6,8，然后将它们纠缠在一起，如扩展数据中所示图 6a（以及应用 Z 门）。在我们的电路实现中，对于用于采样和两副本测量的 3-24 个逻辑量子比特的系统大小，我们准备了 8 个通过 64 个物理量子比特编码的块。对于 48 个逻辑量子比特电路（总共 128 个物理量子比特），我们对 8 个块进行编码并将它们纠缠在一起，然后将它们放入存储中；然后，我们从存储中取出 64 个新的物理量子比特，将它们编码到纠缠区中的 8 个块中并进行纠缠。最后，我们从存储中取出原始的八个块，并将它们与纠缠区中的第二组八个块纠缠在一起（扩展数据图 6）（参见补充视频）。

[[8,3,2]] 码的横贯门组按如下方式启用（另请参见参考文献 16、17、26、27）。块之间的横贯 CNOT 直接源于 [[8,3,2]] 码是 CSS 码的事实。两个逻辑量子比特 Li 和 Lj (CZLi,Lj) 之间的块内 CZ 门可以通过对应于逻辑量子比特 Lk 的面上的 S、S† 门来实现。例如，考虑将S、S†浇口的图案应用到图5中的顶面，即S S S S 1 3 † 如图 7 所示，将 XL1 = X1X2X3X4 变换为 X′ = −YX Y X L1 1 2 3 4，等于 X′ = X Z L1 L1 L2，同样适用于给出 X′ = X Z L2 L2 L1，即在逻辑量子比特 1 和 2 之间实现了一个 CZ。这个过程也可以用来理解为什么 T、T† 的模式在三个编码之间实现了一个 CCZ量子比特。 CCZ 门应将 XL3 映射到 XL3 ⊗ CZL1,L2。通过应用图 5a 中的 T、T† 模式，每个 X 面映射到自身乘以 S、S† 模式，例如，XL3 = X1X3X5X7 映射到 X′ = X S S S S L3 L3 1 3 † 7，或则 X′ = X ⊗CZ L3 L3 L2,L3。所有三个 XL 面都会发生这种情况，从而实现 CCZ 门。最后，我们详细介绍了排列 CNOT，它也在参考文献中开发。 27. 物理排列原子以交换量子比特 4 ↔ 8 和 3 ↔ 7 需要 XL1 = X1X2X3X4 到 X′ = X X X X L1 1 2 7 8 或 X′ = X X L1 L1 L2（也通过乘以全局 X 稳定子），类似地，通过跟踪量子比特排列可以看出 Z′ = Z Z L2 L2 L1，即实现一个CNOT。最后，虽然这些 3D 码没有横贯 H，但由于它们是 CSS 码，因此可以在 X 或 Z 基础上初始化和测量它们，从而有效地在电路的开头或结尾允许 H 门。

块内逻辑纠缠门逐块应用，并且可以实现任何块内门组合。为了概念简单起见，我们仅在层中应用两个特定的局部拉曼图案。第一个是门组合 CCZL1,L2,L3 · CZL1,L2 · CZL1,L3 · CZL2,L3 · ZL1 · ZL2 · ZL3，通过在整个物理量子比特块上应用 T† 给出，我们应用的第二个门组合是 CCZL1,L2,L3 · CZL2,L3 · CZL1,L3 · ZL3，给出如下在顶行应用 T，在底行应用 T†。在我们的电路中，我们交替使用块内横贯纠缠门和块外横贯 CNOT 层，在多达 4D 超立方体上纠缠逻辑块19,96,97（参见扩展数据图 6）。我们在整个电路中保持控制和目标量子比特相同的概念

简单性，允许目标量子比特上的局部物理 H 门与块内门层进行编译，但控制目标方向也可以任意选择。我们确保应用块内逻辑纠缠门，这样它们就不会与早期纠缠门应用程序简单地交换和取消。作为实验说明，我们注意到，对于本工作其他部分中实现的 Clifford 态，稳定子采用 +1 或 -1 的值（例如，由于使用物理 π/2 旋转而不是 H），然后在软件中简单地重新定义。因为，对于我们的 [[8,3,2]] 电路，我们在物理层面实现了非 Cliffords，因此确保所有稳定子都初始化并保持为 +1 非常重要；例如，如果 Z 稳定子为 -1，则逻辑 CCZ 实现会将 X 稳定子期望值发送为 0。这可以理解为单个站点上的物理 X 通过物理 T 转换为 (X + Y)/ 2 的叠加，从而变为 X 稳定子为 +1 和 -1 的相等叠加。

具有 [[8,3,2]] 码的经典硬电路 我们实现的电路相当于 IQP 电路98，这为理解为什么我们的电路经典地难以模拟提供了理论基础，为此我们还提供了所谓的反集中的数值证据99,100。 IQP 电路定义为在 n 个量子比特上初始化 |+⟩⊗n，应用对角纠缠酉，例如由 {CCZ, CZ, Z} 组成的那些，然后在 X 基上进行测量20,98。创建了 2n 位串的均匀叠加，对角门以复杂的方式将 -1 符号应用于指数级多的位串，然后在测量之前用最终的 H“取消叠加”，现在会产生复杂的“散斑”干涉图案18。在实现该电路的量子设备上可以有效地从该散斑图案的输出分布中进行采样，但对于某些 IQP 电路选择，在经典设备上的成本呈指数级增长。如上所述，[[8,3,2]] 码的横贯门集包含对位串应用 -1 符号的对角门 {CCZ, CZ, Z}，但通过应用 CNOT 使其成为非对角门，CNOT 会排列位串。由于这种位串排列不会破坏 IQP 框架，因此这些电路相当于有效的 IQP 电路，但要复杂得多：例如，具有 48 个 CCZ 和 96 个 CNOT 的电路映射到具有大约 1,000 个 CCZ 门的有效 IQP 电路。尽管如此，由于 IQP 电路是一个易于理解的框架，我们可以使用此工具集讨论我们的电路属性。

我们使用 XEB18 实验探索这些电路，定义为 i i L L L ，其中 NL 是逻辑量子比特的数量，q x ( ) i L 是逻辑量子比特的测量概率分布， p x ( ) i L 是计算的概率分布；这里，我们用理想值对 XEB 进行归一化，使得无噪声电路的 XEB 为 1。在典型情况下，如果噪声淹没了电路，测得的分布将是均匀的18，测得的 XEB 将为 0。

IQP 电路是量子优势型实验的良好设置，因为随机应用 {CCZ, CZ, Z} 门（随机 3 次多项式）的 IQP 电路的位串分布通常很难模拟20,101。在 M.K.等人，手稿正在准备中，我们表明，随着超立方体深度和尺寸的增加，随机超立方体 IQP 电路的集合（其实例在这里通过实验探索）收敛到均匀的 IQP 集合。在扩展数据图8a中，我们展示了具有随机块内操作和块外CNOT层上的随机控制目标（实现超立方体）的超立方体IQP电路，随着超立方体尺寸的增加，快速反集中，XEB最终达到均匀IQP值2。我们还发现，对于这里的计算难度至关重要的非 Clifford CCZ门的存在，进一步提高了反集中特性，正如我们观察到的那样即使没有太多随机化，实验电路的理想 XEB 也接近 2。

此外，事实证明，与通用随机电路采样设置（例如 Haar 随机电路）相比，XEB 是 IQP 电路更好的基准102-104。对于 IQP，XEB 接近多体保真度，并且在合理的噪声假设下理论上可以限制差异（M.K. 等人，手稿正在准备中）。直观上，这一事实与 IQP 电路的对角结构有关，该结构允许 XEB 以更接近保真度的方式捕获错误，尽管仅在计算基础中进行定义。换句话说，Z 误差总是会破坏 X 基准测量，而 X 误差（测量前的一个除外）将产生新的 Z 误差，从而也会破坏 X 基准测量。因此，在完全后选择的情况下，电路末端的错误可以通过逻辑错误很好地描述，我们预计 XEB 是保真度的良好衡量标准。我们进一步注意到，除了这里有效生成复杂的 IQP 电路之外，这里提出的 [[8,3,2]] 门组还可以实现由 {CCZ, CZ, Z} 门 105 组成的任意 IQP 电路。块内 {CCZ, CZ, Z} 操作可以应用于任何量子比特分组，注意组合块内和块外 CNOT 允许我们对不同块之间的目标单个逻辑量子比特进行任意横贯 SWAP 操作。

位串概率的仿真为了计算评估 XEB 和对我们的电路进行基准测试所需的逻辑位串概率，我们使用结合了波函数和张量网络 106 方法的混合仿真方法。只有在一次执行超立方体的所有纠缠门时，它才能发挥最佳效果，并且依赖于最后一轮 CNOT 后立即进行测量的事实，从而简化网络收缩。具体来说，对于 D 维逻辑超立方体，由 2D−1 块组成的两个子系统被独立模拟，然后 CNOT 和块内操作的最后一层与测量结果（感兴趣的比特串）相结合，从而导致两个 82D−1 张量的收缩（参见扩展数据图 8b）。与使用 O(8) 2D 空间的完整波函数模拟相比，这是内存需求的平方根减少。理想的 XEB 值是通过从理想输出分布中采样位串，然后对相应的概率求平均值来计算的。使用边际采样算法对位串进行采样，该算法使用与上述相同的收缩方案。

接下来我们考虑是否可以通过前面对已实现电路的精确模拟并使用资源较少的经典算法来轻松“欺骗”该问题中的有限 XEB 分数，其实质上与参考文献中介绍的算法类似。 102. 对于图 5 中研究的电路，超立方体上只包含单层门，只有单轮 CNOT 连接两个 2D−1-块分区；因此，将它们从电路中移除并从两个独立的一半进行采样可能不会显着降低 XEB，同时将内存需求降低到 82D−2 。在扩展数据图 8c 中，我们研究了这种欺骗攻击的性能，发现对于我们电路的特定扩展，一旦引入更多的门层，获得的 XEB 就会迅速减少。

上面的收缩方案用于理想模拟和 XEB 欺骗，随着量子比特的数量呈指数级扩展。然而，由于超立方体电路可以自然地划分为更小的块，并且电路末端只有一个 CNOT 的单个划分间层，因此指数大大减小。因此，如果我们在分区间层之后引入额外的 CNOT 层（在单个分区内），这种模拟方法的效率就会降低，正如我们在图 5d 中估计的那样。应用 l = {0,…, D − 1} 进一步的分区内 CNOT 层迫使扩展数据图 8b 中的 CNOT 张量被分成 2l 组，这导致执行时间大致为 O(8 /2) l 2l ，其中分子来自张量收缩复杂性，分母说明由于阻塞而减少的收缩数量。图 5d 中引用的作为额外 CNOT 层函数的显式时间为

基于上述矩阵乘法估计并进行拟合，使得深度 1 超立方体时间匹配 1.44 s，这对应于我们的实现。在实践中，由于硬件和软件优化以及其他因素（例如张量排列的成本），实际运行时间可能会有所不同；然而，我们预计总体趋势将持续下去。最后，如果直接存储 2l 分块张量，则该方法的内存需求将增长为 82l+1，恢复 l = D – 1 的完整 82D 内存复杂性。

在这项工作中，我们使用这些电路和 XEB 结果来对我们的逻辑编码进行基准测试，这需要能够模拟这些电路。未来的逻辑算法实验可以探索使用编码量子比特的量子优势18,48,107–109测试，M.K.等人，手稿正在准备中。

物理量子比特电路实现 为了将我们的逻辑量子比特算法与物理量子比特上的类似电路进行比较，我们使用与逻辑电路中使用的相同的物理门集 Clifford + T，在物理量子比特上制定了采样/加扰电路的具体实现，然后我们也尝试通过实验来实现。我们用三个物理量子比特块替换每个 [[8,3,2]] 块，将“块内”CCZ 门分解为六个 CNOT 和七个 {T，T†} 门，并直接在三个量子比特块之间实现“横贯”CNOT。我们注意到，CZ 可以编译到 CCZ 实现中，但这对我们的分析和估计影响较小。这些物理电路很复杂：具有 48 个 CCZ 和 228 个二量子比特门（用我们的逻辑量子比特实现）的 48 个量子比特分解为有效的 516 个二量子比特门（如果 CZ 门编译到 CCZ 中则为 384 个）。在尝试在实践中实现这些电路时，相干误差的累积导致物理电路的 XEB 消失。这些实验清楚地表明，等效逻辑电路的性能大大优于物理电路，从而提供了直接证据，证明我们的逻辑算法对于该特定采样电路优于物理算法。

更定量地，通过具体的物理实现，我们通过假设乐观的性能来计算上限。我们假设我们的最佳测量保真度：SPAM 为 99.4%（参考文献 8），局部单量子比特门保真度为 99.91%（扩展数据图 2），双量子比特门保真度为 99.55%（参考文献 8），T2 = 2s。然后，我们计算 CZ 门的纠缠门脉冲总数、编译的本地单量子比特门总数以及估计的电路持续时间，并使用这些来计算图 5f 中所示的估计值。我们进一步证实了这种针对小规模电路实现的分析。对于短的三量子比特电路，我们对物理电路的 XEB 进行基准测试约为 0.87，低于估计的三量子比特上限约 0.92。我们注意到，在图 5f 中，我们绘制了物理量子比特保真度的估计值，而不是 XEB，但我们预计 XEB 和保真度密切相关，如前所述。

我们注意到在比较这些复杂电路的物理和逻辑实现时所做的一些观察。首先，从经验上看，逻辑电路似乎对相干错误的容忍度要高得多49,110,111，并且理解其表现是一个持续研究的主题。具体来说，逻辑电路似乎实现了固有的数字操作，为此，小的相干误差不会显着改变/扭曲位串分布，而只是降低整体保真度49,110（例如，参见扩展数据图7a中的一致）。这与物理实现相反，在物理实现中，相干误差被认为显着改变了比特串分布的形状，例如，改变相对幅度。其次，我们注意到我们仅通过优化稳定子期望值来优化 [[8,3,2]] 电路，而不是直接优化 XEB 或双拷贝结果。运行复杂电路时，稳定子可作为有用的中间保真度基准，用于优化电路设计和确保正确执行，特别是在无法计算输出分布或其他可观察量的情况下。全面的，我们发现这些复杂的电路在逻辑量子比特上的表现似乎比物理量子比特上的表现要好得多。

两个副本测量 提取各种感兴趣量的有效方法是同一状态的两个副本之间的贝尔基测量21,22,52。首先，我们使用这些测量来计算所得状态的纯度或纠缠熵7,21,52,112,113。测量单线态 01⟩–10⟩ 的出现情况 2（应用最终成对纠缠操作后的|11⟩测量结果）探测给定一对位点 i 处的 SWAP 算子 sî 的特征值。通过观察 ρ Tr[ ]= A 2，这又与状态的纯度相关 s ρ ρ Tr[Π ⊗] i A i A A ε 对于任何子系统 A。因此，平均纯度可以通过平均奇偶校验 ρ⁄ Tr[ ] = ⟨(–1) ⟩ A 2 no 来估计。 A 内观察到的单重态的数量，因此还有二阶 Rényi 纠缠熵 SA ρ ( ) = –log Tr[ ] A 2 2 2 。纠缠熵计算仅涉及单线态结果。通过利用完整的结果分布，我们还可以从单个数据集中评估所有 4N 个泡利串的绝对值，其中 N 是状态每个副本中涉及的量子比特数22。更具体地说，考虑给定的泡利串 O = ∏iPi，其中 Pi ∈ {Xi, Yi, Zi, Ii} 是站点 i 上的各个泡利算子（和恒等式），以及给定的观测位串 a b {→, →}，其中 a→, b→ 在对照和目标副本中标记结果。通过考虑贝尔态映射到的计算状态并考虑 XX、YY 和 ZZ 的哪些算子对于各种贝尔态具有 +1 或 -1 特征值，可以制定出通过这些贝尔基位串重建泡利串的规则。我们明确列出了分析过程：对于泡利项 Xi，如果 ai = 0，我们分配奇偶校验 +1，否则分配 –1；对于泡利项 Yi，如果 ai ≠ bi，我们分配奇偶校验 +1，否则分配 -1；对于泡利项 Zi，如果 bi = 0，我们分配奇偶校验 +1，否则分配 –1；对于 Ii，我们总是分配奇偶校验 +1。位串 a b {→, →} 对 Oρ tr( ) 2 的贡献则由各个奇偶校验的乘积给出。

我们可以根据所应用的错误检测量执行相同的分析。如扩展数据图9a所示，随着应用更多的错误检测，预期为零和非零的泡利期望值的分布进一步分离。这也提供了一种通过零噪声外推来执行错误缓解的自然方法：通过执行滑动尺度错误检测，我们可以提取具有相同期望值的泡利字符串组的泡利期望值的平方，作为逻辑纯度的函数。我们对泡利期望值平方与逻辑纯度进行线性拟合，并外推到纯度 ρ tr( ) = 1 2，对应于零噪声的情况，以估计误差减轻值。选择线性拟合的动机是 Oρ tr( ) 2 和 ρ tr( ) 2 均随密度矩阵的 2 次方缩放。我们期望使用有关每个算子权重的知识，以及每个实验重复中检测到的错误是否与给定的泡利算子重叠，对噪声模型进行更详细的考虑，可以进一步改善错误缓解结果。

我们还可以使用参考文献中的加性贝尔魔术测度来计算与稳定子状态的距离测量，也称为“魔术”。 53，只需要 O(1) 个样本和 O(N) 经典后处理时间。为此，我们随机采样四个测量的贝尔基础位串 r、r′、q、q′ 的子集，并使用 ref 的检查交换方法计算它们对贝尔魔法的贡献。53：

$$\mathcal{B} = \sum_{\mathbf{r},\mathbf{r}',\mathbf{q},\mathbf{q}'} P(\mathbf{r})P(\mathbf{r}')P(\mathbf{q})P(\mathbf{q}')\,\|[\sigma_{\mathbf{r}\oplus\mathbf{r}'},\sigma_{\mathbf{q}\oplus\mathbf{q}'}]\|_\infty, \text{ with } \|[\sigma_{\mathbf{r}\oplus\mathbf{r}'},\sigma_{\mathbf{q}\oplus\mathbf{q}'}]\|_\infty$$

当两个泡利弦交换时为 0，否则为 2。 r r ⊕′ 表示两个位串之间的按位异或。 P(r) 是观察比特串 r 的概率。当位点 i 的目标量子比特和控制量子比特分别读取 00、01、10 或 11 时，泡利串 σr 的长度为 N，第 i 个元素为 I、X、Z 或 Y。我们通过公式 B B = –log (1 –) a 2 将此结果转换为加性贝尔魔力。我们使用大约 107 个样本来估计每个数据集的加性贝尔魔力。这

作为所应用的非 Clifford 门数量的函数（扩展数据图 9f 中所示的电路）的估计加性贝尔魔力的结果如图 6c 所示。这些结果还使用同一数据集中的纯度估计，这些估计用于减少误差，如参考文献的方程（13）-（15）中所述。 53. 显示的所有附加贝尔魔法数据均应用了完整的错误检测。

我们在这里进行的相同实验也可以解释为物理贝尔基础测量。利用这一见解，在扩展数据图 9c、d 中，我们在将数据分析为物理贝尔对测量并应用不同级别的基于稳定子的后选择时，显示了不同子系统大小的纠缠熵。值得注意的是，当对所有稳定子进行正确的后选择时，在将结果分析为物理或逻辑电路时，全系统奇偶性是相同的。这是因为，在这个限制下，物理电路分析的结果可以被视为采用（不完美的）逻辑状态并运行完美的编码电路，因此给出相同的结果。

数据可用性

支持本研究结果的数据可根据要求向通讯作者提供。

62. Barredo, D., De Léséleuc, S., Lienhard, V., Lahaye, T. & Browaeys, A. An atom-by-atom assembler of defect-free arbitrary two-dimensional atomic arrays. *Science* **354**, 1021–1023 (2016).
63. Levine, H. et al. Dispersive optics for scalable Raman driving of hyperfine qubits. *Phys. Rev. A* **105**, 032618 (2022).
64. Jandura, S. & Pupillo, G. Time-optimal two- and three-qubit gates for Rydberg atoms. *Quantum* **6**, 712 (2022).
65. Pagano, A. et al. Error budgeting for a controlled-phase gate with strontium-88 Rydberg atoms. *Phys. Rev. Res.* **4**, 033019 (2022).
66. Lengwenus, A., Kruse, J., Schlosser, M., Tichelmann, S. & Birkl, G. Coherent transport of atomic quantum states in a scalable shift register. *Phys. Rev. Lett.* **105**, 170502 (2010).
67. Schlosser, M., Tichelmann, S., Kruse, J. & Birkl, G. Scalable architecture for quantum information processing with atoms in optical micro-structures. *Quantum Inf. Process.* **10**, 907 (2011).
68. Levine, H. et al. Parallel implementation of high-fidelity multiqubit gates with neutral atoms. *Phys. Rev. Lett.* **123**, 170503 (2019).
69. Tan, D. B., Bluvstein, D., Lukin, M. D. & Cong, J. Compiling quantum circuits for dynamically field-programmable neutral atoms array processors. Preprint at https://arxiv.org/abs/2306.03487 (2023).
70. Wimperis, S. Broadband, narrowband, and passband composite pulses for use in advanced NMR experiments. *J. Magn. Reson. A* **109**, 221–231 (1994).
71. Cummins, H. K., Llewellyn, G. & Jones, J. A. Tackling systematic errors in quantum logic gates with composite rotations. *Phys. Rev. A* **67**, 042308 (2003).
72. Barnes, K. et al. Assembly and coherent control of a register of nuclear spin qubits. *Nat. Commun.* **13**, 2779 (2022).
73. Le Kien, F., Schneeweiss, P. & Rauschenbeutel, A. Dynamical polarizability of atoms in arbitrary light fields: General theory and application to cesium. *Eur. Phys. J. D* **67**, 92 (2013).
74. Hutzler, N. R., Liu, L. R., Yu, Y. & Ni, K. K. Eliminating light shifts for single atom trapping. *New J. Phys.* **19**, 023007 (2017).
75. Shea, M. E., Baker, P. M., Joseph, J. A., Kim, J. & Gauthier, D. J. Submillisecond, nondestructive, time-resolved quantum-state readout of a single, trapped neutral atom. *Phys. Rev. A* **102**, 053101 (2020).
76. Gidney, C. Stim: a fast stabilizer circuit simulator. *Quantum* **5**, 497 (2021).
77. Higgott, O., Bohdanowicz, T. C., Kubica, A., Flammia, S. T. & Campbell, E. T. Improved decoding of circuit noise and fragile boundaries of tailored surface codes. *Phys. Rev. X* **13**, 031007 (2023).
78. Gottesman, D. Opportunities and challenges in fault-tolerant quantum computation. Preprint at https://arxiv.org/abs/2210.15844 (2022).
79. Delfosse, N. & Paetznick, A. Spacetime codes of Clifford circuits. Preprint at https://arxiv.org/abs/2304.05943 (2023).
80. Steane, A. M. Active stabilization, quantum computation, and quantum state synthesis. *Phys. Rev. Lett.* **78**, 2252 (1997).
81. McEwen, M., Bacon, D. & Gidney, C. Relaxing hardware requirements for surface code circuits using time-dynamics. *Quantum* **7**, 1172 (2023).
82. Gurobi Optimization. Gurobi optimizer reference manual. *Gurobi Optimization* https://www.gurobi.com/documentation/current/refman/index.html (2023).
83. Landahl, A. J., Anderson, J. T. & Rice, P. R. Fault-tolerant quantum computing with color codes. Preprint at https://arxiv.org/abs/1108.5738 (2011).
84. Monz, T. et al. 14-qubit entanglement: creation and coherence. *Phys. Rev. Lett.* **106**, 130506 (2011).
85. Gottesman, D. *Stabilizer Codes and Quantum Error Correction*. Thesis, California Institute of Technology (1997).
86. Knill, E. Quantum computing with realistically noisy devices. *Nature* **434**, 39–44 (2005).
87. Shor, P. W. Scheme for reducing decoherence in quantum computer memory. *Phys. Rev. A* **52**, R2493 (1995).
88. Krinner, S. et al. Realizing repeated quantum error correction in a distance-three surface code. *Nature* **605**, 669–674 (2022).
89. Horsman, C., Fowler, A. G., Devitt, S. & Meter, R. V. Surface code quantum computing by lattice surgery. *New J. Phys.* **14**, 123011 (2012).
90. Tóth, G. & Gühne, O. Entanglement detection in the stabilizer formalism. *Phys. Rev. A* **72**, 022340 (2005).
91. Kubica, A., Yoshida, B. & Pastawski, F. Unfolding the color code. *New J. Phys.* **17**, 083026 (2015).
92. Chamberland, C., Kubica, A., Yoder, T. J. & Zhu, G. Triangular color codes on trivalent graphs with flag qubits. *New J. Phys.* **22**, 023019 (2020).
93. Kubica, A. & Beverland, M. E. Universal transversal gates with color codes: a simplified approach. *Phys. Rev. A* **91**, 032330 (2015).
94. Mi, X. et al. Information scrambling in quantum circuits. *Science* **374**, 1479–1483 (2021).
95. Linke, N. M. Fault-tolerant quantum error detection. *Sci. Adv.* **3**, e1701074 (2017).
96. Hashizume, T., Bentsen, G. S., Weber, S. & Daley, A. J. Deterministic fast scrambling with neutral atom arrays. *Phys. Rev. Lett.* **126**, 200603 (2021).
97. Jia, Y. & Verbaarschot, J. J. Chaos on the hypercube. *J. High Energy Phys.* **2020**, 154 (2020).
98. Bremner, M. J., Jozsa, R. & Shepherd, D. J. Classical simulation of commuting quantum computations implies collapse of the polynomial hierarchy. *Proc. R. Soc. A Math. Phys. Eng. Sci.* **467**, 459–472 (2011).
99. Hangleiter, D., Bermejo-Vega, J., Schwarz, M. & Eisert, J. Anticoncentration theorems for schemes showing a quantum speedup. *Quantum* **2**, 65 (2018).
100. Bouland, A., Fefferman, B., Nirkhe, C. & Vazirani, U. On the complexity and verification of quantum random circuit sampling. *Nat. Phys.* **15**, 159–163 (2019).
101. Bremner, M. J., Montanaro, A. & Shepherd, D. J. Achieving quantum supremacy with sparse and noisy commuting quantum computations. *Quantum* **1**, 8 (2017).
102. Gao, X. et al. Limitations of linear cross-entropy as a measure for quantum advantage. Preprint at https://arxiv.org/abs/2112.01657 (2021).
103. Morvan, A. et al. Phase transition in random circuit sampling. Preprint at https://arxiv.org/abs/2304.11119 (2023).
104. Ware, B. et al. A sharp phase transition in linear cross-entropy benchmarking. Preprint at https://arxiv.org/abs/2305.04954 (2023).
105. Shepherd, D. & Bremner, M. J. Temporally unstructured quantum computation. *Proc. R. Soc. A Math. Phys. Eng. Sci.* **465**, 1413–1439 (2009).
106. Pan, F. & Zhang, P. Simulation of quantum circuits using the big-batch tensor network method. *Phys. Rev. Lett.* **128**, 030501 (2022).
107. Boixo, S. et al. Characterizing quantum supremacy in near-term devices. *Nat. Phys.* **14**, 595–600 (2018).
108. Zhong, H.-S. et al. Quantum computational advantage using photons. *Science* **370**, 1460–1463 (2020).
109. Madsen, L. S. et al. Quantum computational advantage with a programmable photonic processor. *Nature* **606**, 75–81 (2022).
110. Iverson, J. K. & Preskill, J. Coherence in logical quantum channels. *New J. Phys.* **22**, 073066 (2020).
111. Iyer, P. & Poulin, D. A small quantum computer is needed to optimize fault-tolerant protocols. *Quantum Sci. Technol.* **3**, 030504 (2017).
112. Kaufman, A. M. et al. Quantum thermalization through entanglement in an isolated many-body system. *Science* **353**, 794–800 (2016).
113. Brydges, T. et al. Probing Rényi entanglement entropy via randomized measurements. *Science* **364**, 260–263 (2019).


致谢 我们感谢 A. Kubica 指出我们的横贯门组和 IQP 电路之间的联系，感谢 J. Campo、S. Haney、T. Wong、T. T. Wang、P. Stroganov，特别是 J. Amato-Grill 在 FPGA 技术和快速 CMOS 读出的开发方面做出的贡献。我们衷心感谢与 B. Braverman、H. Briegel、S. Cantu、S. Choi、J. Cong、M. Devoret、H.-Y 进行的有益讨论。 Huang、A. Keesling、H. Levine、A. Lukin、K. V. Kirk、N. Meister、H. Pichler、H. Poulsen、J. Ramette、J. Sinclair、D. Tan 以及 Lukin 小组的所有成员。我们感谢 DARPA ONISQ 计划（拨款号 W911NF2010021）、超冷原子中心（NSF 物理前沿中心）、国家科学基金会、陆军研究办公室 MURI（拨款号 W911NF-20-1-0082）、IARPA 和陆军研究办公室根据纠缠逻辑量子比特计划（合作协议号）提供的财政支持W911NF-23-2-0219）和 QuEra 计算。 D.B.感谢 NSF 研究生研究奖学金计划（赠款 DGE1745303）和房利美和约翰赫兹基金会的支持。 S.J.E.感谢国防科学与工程研究生 (NDSEG) 奖学金的支持。 T.M.感谢哈佛量子计划科学与工程博士后奖学金的支持。 MC感谢能源计算科学研究生奖学金的支持，奖项编号为 DE-SC0020347。 D.H. 感谢美国国防部通过 QuICS Hartree 奖学金提供的支持。 J.P.B.A.感谢 Q 一代 G2 奖学金和拉姆齐西方文明中心的支持。 N.M. 感谢能源计算科学研究生奖学金的支持，奖项编号为 DE-SC0021110。我知道了。感谢赫兹基金会的阿尔弗雷德·斯佩克特和朗达·科斯特奖学金、保罗和黛西·索罗斯奖学金以及 NDSEG 的支持。 M.J.G.和 D.H. 感谢 NSF QLCI 的支持（奖项编号：OMA-2120757）。这项工作中使用的商业设备并不反映 NIST 的认可。本文件中包含的观点和结论属于作者的观点和结论，不应被解释为代表 IARPA、陆军研究办公室或美国政府明示或暗示的官方政策。尽管此处有任何版权注释，美国政府仍有权出于政府目的复制和分发重印本。

作者贡献 D.B.、S.J.E.、A.A.G.、S.H.L.、H.Z.、T.M.、S.E. G.S. 帮助建立了实验装置，进行了测量并分析了数据。


M.C.、M.K.、D.H.、J.P.B.A.、N.M.、I.C.和 X.G.进行了理论分析。 P.S.R.和 T.K.开发了 FPGA 电子器件。所有工作均由 M.J.G.、M.G.、V.V. 监督。和 M.D.L.所有作者都对逻辑处理器愿景做出了贡献，讨论了结果并为手稿做出了贡献。

利益冲突 M.G.、V.V.和 M.D.L.是联合创始人和股东，H.Z.、P.S.R.和 T.K.是 QuEra 计算公司的员工。


其他信息 补充信息 在线版本包含 https://doi.org/10.1038/s41586-023-06927-3. 上提供的补充材料 通讯和材料请求应发送给 Mikhail D. Lukin。同行评审信息 《自然》感谢本杰明·布朗和其他匿名审稿人对这项工作的同行评审所做的贡献。同行评审报告可供使用。转载和许可信息可在 http://www.nature.com/reprints. 获取




扩展数据图 1 |中性原子量子计算机架构。 a，实验布局，配备光学工具，包括静态 SLM 和 2D 移动 AOD 陷阱、全局和局部拉曼单量子比特激光束、420 nm 和 1,013 nm Rydberg 光束以及用于全局和局部成像的成像系统。 b，87Rb 原子的能级结构，以及本工作中使用的相关原子跃迁。 c，用于对量子电路进行编程的控制基础设施，具有多个 AWG。特别是，移动 AOD 和拉曼 2D AOD 均由两个波形控制（一个用于 x 轴，一个用于 y 轴）。在电路开始之前，在先进先出 (FIFO) 模式下使用额外的 AWG 进行重新排列，然后将移动 AOD 控制切换到“移动 AWG”。参见参考文献。 30 了解更多 SLM 和预电路重排细节，请参见 ref. 30。 8 了解更多 Rydberg AWG 详细信息和 Rydberg 激励详细信息，参考文献。 7,63 了解更多拉曼激光和微波控制基础设施的详细信息和参考。 7 了解进一步的 AWG 详细信息。所有 AWG（“重排”除外）AWG'）同步至 <10 ns 抖动。在里德堡门期间，陷阱会被 TTL 短暂脉冲关闭。FPGA 实时处理来自相机的图像，并在本研究中将控制信号发送到拉曼 2D AOD 以进行本地单量子比特控制。 d，具有纠缠、存储和读出区域的示例阵列布局。可以针对不同的应用以及特定的光镊位置直接重新编程和重新定位区域。光镊光束和局部拉曼控制从平面外投射。整个物镜视场的直径为 400 μm，因此，我们预计或观察到处理器边缘附近不会出现明显的光镊变形。在双量子比特里德堡门中，我们将原子间隔≤2μm放置在门位点内，并且门位点被分开，使得不同门位点中的原子在门期间不小于10μm。目前，n = 53，双光子拉比频率为 4.6 MHz，封锁半径约为 4.3 μm，这样相邻原子就在封锁范围内，而远处的原子就在封锁范围之外。




扩展数据图 2 |单量子比特拉曼寻址。 a，5S1/2 超精细级图，说明局部单量子比特门的两种可能实现：具有双光子拉比频率 ΩRaman 的谐振 X(θ)（紫色）和非谐振 Z(θ)（绿松石色）旋转。在这项工作中，我们使用 Z 旋转方案，并从双光子共振中蓝色失谐 2 MHz。由于 Clebsch-Gordan 系数，Ω = – 3 Ω Z Z Raman Raman。 b，示意图显示局部 Z(π/2) 到局部 X(±π/2) 门的转换，其中中心 Y(π) 之前（之后）的脉冲具有正（负）符号，同时保持非寻址量子比特状态不变。高斯平滑局部脉冲对于 π/4 脉冲的持续时间为 2.5 μs，对于 π/2 脉冲的持续时间为 5 μs，并且每次在单行上执行，后续门之间有 3 μs 的间隙，以允许改变 AOD 中的 RF 音调（包括这一点，每行持续时间为 5-8 μs）。通过这种方式，可以解决任意的量子比特模式，例如所画的示例。 c，用于在 220 μm × 35 μm 阵列上均匀化拉比频率的校准程序。说明了 80 个位置的位置校准：局部执行近似 X(π/2) 门，并并行扫描所有色调的水平/垂直位置，以便高斯拟合返回最佳对准。此后，功率被迭代校准，直到各个射频音调的拟合比例因子收敛到一致。 d，局部 Z(π/2) 门的单量子比特随机基准测试。局域门与随机全局单量子比特 Clifford 门交错，并且选择最终操作 Cf 以返回到初始状态。每个数据点是 100 个随机 Clifford 门集的平均值，并且将指数衰减拟合到返回概率可量化每个本地门的保真度 F。请注意，我们对每个数据点应用所有 51 个全局 Clifford 门，这样来自全局 Clifford 门的错误（以及 SPAM 错误）不会对拟合值产生影响。




扩展数据图 3 |中电路读数和前馈。 a，读出区域中的单次 500μs 局部图像，其中峰值对应于 CMOS 相机收集的大约 50 个光子。 b，用于辅助量子比特局部成像的原子跃迁和脉冲序列。数据量子比特陷阱光移位抑制了数据量子比特错误，以及纠缠区和读出区之间的大空间分离。通过使用高 5 倍的陷阱深度，我们避免在局部成像期间快速丢失读出区原子，并且我们对辅助量子比特陷阱和局部成像光进行脉冲处理，以直接在共振上成像，同时避免大陷阱光偏移的负面影响。 c，中间电路读出和前馈步骤涉及的组件图。使用 FPGA 进行原子检测和逻辑状态解码，然后输出条件 TTL，以门控对纠缠区中的逻辑量子比特执行的本地拉曼脉冲。 d，中间电路前馈周期的近似时序图。首先，F = 2 布居被推出（10 μs 内），然后剩余的 F = 1 布居在本地成像 500 μs。覆盖读出区域的24行像素在200μs内被读出到FPGA，然后进行处理。最后，基于解码状态的条件 TTL 输出可打开或关闭本地拉曼脉冲。整个读数和前馈周期需要不到 1 毫秒，并且将来可以通过优化局部成像和相机读数来加速。例如，局部成像期间数据量子比特的错误概率的表征。 e，数据量子比特错误概率（从 F = 2 泵浦到 F = 1 的总体分数）作为局部成像持续时间的函数，可达 20 ms，以量化超长照明下局部成像光束对数据量子比特相干性的影响。 f，局部成像 20 ms 后的数据量子比特错误概率，作为局部成像光束失谐的函数，显示出对数据量子比特转变中红色失谐或蓝色失谐错误的抑制。 g，同样，增加数据量子比特的陷阱深度可以抑制局部成像光束导致的退相干。由于读出区中的量子比特是在其陷阱被脉冲关闭时成像的，因此来自陷阱的数据量子比特跃迁的任何光移都会直接导致相对失谐。 h，对于具有最佳局部成像参数的长 10.5 毫秒局部光束照明，我们观察到 XY8 动态解耦序列期间数据量子比特误差增加了 0.7(1)%。这表明在本工作中使用的 500 μs 中间电路读出图像期间，数据量子比特的错误概率约为 0.034(5)%。




扩展数据图 4 |进一步的表面码数据。 a，贝尔态电路和 d = 7 表面码的描述。 b，图表显示横贯 CNOT 和物理错误传播规则。 c，两个碱基中 48 个测量的稳定剂的协方差。对角线附近的相关性对应于每个块内的相邻稳定子。由于横贯 CNOT 中的误差传播，还观察到与另一个块的稳定子的强相关性。 d，贝尔对不保真度上限（与图 2d 中估计的贝尔对误差相反；参见方法），显示出随着码距的增加而有所改善。 e，96 个测量稳定子中每一个均未检测到错误的概率，与根据经验选择的错误率得出的理论值进行比较时显示出一致性（实验平均值 = 77%，理论平均值 = 82%）。请注意，X 基逻辑 1 和 Z 基逻辑 2 具有更高的由于横贯 CNOT 中的误差传播而导致的稳定子误差概率（相对于不执行横贯 CNOT 的情况减少期望值）。 f，使用与 e 中测量的稳定子的数据理论一致性相对应的经验误差率，我们对贝尔对误差的改进（作为码距的函数）的模拟与实验非常一致。使用的经验错误率与针对该较大阵列测量的 99.3% 的双量子比特门保真度以及大约 4% 的数据量子比特退相干误差（在整个电路上积分并通过 Ramsey 方法测量）一致。当我们以串行方式准备两个表面码时（参见补充视频），这些移相错误率由复杂的移动序列主导，并且对于重复纠错实验来说会小得多。




扩展数据图 5 |表面码准备和解码数据。 a，状态准备后两个独立的 d = 7 码的表面码稳定子。实现了与横贯CNOT相对应的整个运动电路，并且简单地关闭横贯纠缠门脉冲。总共 96 个稳定子的平均成功概率为 83%。 X 和 Z 碱基中两个独立码稳定子成功的高概率表明已准备好拓扑表面码（扩展数据图 4 显示它们在横贯 CNOT 期间被保留）。我们注意到，由于校准漂移，在此测量过程中物理保真度稍低，因此，这些结果稍微低估了相对于图 2 和扩展数据图 4 中的数据的性能。b，通过（相反）缩放连接两个逻辑量子比特稳定子的逻辑间边和超边的权重来优化解码器时的逻辑贝尔对误差（较高的值对应于较低的配对权重）。更具体地说，对与逻辑间边/超边相对应的错误机制的概率p进行缩放，并将权重计算为log((1-p)/p)。定性地，优化该缩放值会优化横贯 CNOT 之前或之后的错误概率，因为 CNOT 之前的错误将导致两个逻辑量子比特之间的相关性，对应于逻辑间边。由于通过调整逻辑间缩放因子来优化解码器，因此所有三个码距的性能均得到改善，并且如预期的那样，在接近最佳解码配置时，较大的码距改善得更快。这些数据与针对所有三个码距正确优化的解码器一致，与我们对码大小的改进并非源于低距离的次优解码器性能这一事实一致。请注意，y 轴是对数刻度。 c，使用（黑色）和不使用（灰色）辅助稳定子测量值时的逻辑贝尔对误差，作为连接两个逻辑量子比特的稳定子的逻辑间边缘和超边缘的缩放的函数。辅助测量有助于校正过程，并且对于较小的逻辑间标度值贡献更大，因为它们对应于横贯 CNOT 之前发生的错误。 0×逻辑间缩放对应于两个独立表面码内的常规解码。对于此处绘制的 1× 逻辑间缩放，选择的 d = 7 逻辑间缩放参数与图 2d 中略有不同，以在三个码距上保持一致性（这会在误差条内产生测量值）。



扩展数据图 6 | [[8,3,2]] 和超立方体编码。 a，[[8,3,2]] 码的状态准备电路，其中两个四量子比特 GHZ 状态同时准备并随后纠缠。这会用逻辑状态 |–L1,+L2,–L3⟩ 初始化 [[8,3,2]] 码。 b，在 48 个逻辑量子比特（128 个物理量子比特）上执行的 4D 超立方体电路。该电路是在块级别上绘制的，其中每个块由三个逻辑量子比特和八个物理量子比特组成。第一个块内门层采用全局 T† 执行。局部门模式以及它们在每个码块内执行的相应逻辑门如插图所示。 c，图表说明了整个过程中码块的移动和处理器分区架构的使用电路。最初，在纠缠区中准备八个 [[8,3,2]] 码块，并将用于稍后状态准备八个附加码块的原子加载到存储区中。然后，纠缠区中的码块被拾取并与相邻块交错以执行三个横贯 CNOT 层。然后交换两组八个码块，并对第二组码块重复相同的过程。然后第一组码块被移回纠缠区并与第一组的原子交织以执行最终的并行横贯 CNOT。 CNOT 门层将码块连接起来，从而在 16 个 [[8,3,2]] 码块上构建了一个 4D 超立方体。另请参阅补充视频。




扩展数据图 7 |进一步对[[8,3,2]]电路采样数据。 a，检测到错误的 12 量子比特采样数据与理论分布的重叠（与图 5b 中完全检测到错误的情况相同的数据）。渐进放大显示理论与实验之间的一致性，低至每个比特串 10–4 概率的水平。该错误检测数据集由 23,545 个实验重复组成（原始数据集为 138,626 个实验重复）。请注意，我们同时测量两组 12 个逻辑量子比特；这里绘制的只是 XEB 为 0.69(1) 的两个 12 逻辑组之一，而在图 5e、f 和扩展数据图 7b 中，我们对两个逻辑组进行平均，得到的测量 XEB 为 0.616(7)。 b，与图 5f 相同的数据，但也绘制了通过两份测量测量的纯度（橙色）。测得的 XEB 略低于测得的纯度，这证明 XEB 是忠实的保真度代理。我们进一步注意到，在错误检测下，这些 IQP 电路的逻辑 XEB 应该是一个很好的保真度代理。值得注意的是，行为可能不同对于原始的、未经校正的数据，因为我们在物理层面应用的电路不是 IQP。如果不应用错误检测，并非所有错误都是逻辑错误，因此，该电路与 IQP 行为不同，并且可以适用于不同的缩放。对于 3、6 和 12 个逻辑量子比特的系统，并行测量多个系统并对它们的结果进行平均。我们注意到，虽然我们准备的 [[8,3,2]] 码状态使这些状态出现在立方体上，但它在第一步中的两对量子比特之间没有 CNOT，因此不具有立方体的完整门连接。相反，我们可以将这些 CNOT 解释为已包含在内，但随后在它们与状态交换时被编译掉。我们在绘制物理量子比特连接时忽略了这一点，该连接源自将 3D 立方体纠缠在 4D 超立方体连接上，从而实现 7D 超立方体。 c，48 量子比特 XEB 滑动尺度错误检测数据。对所有稳定子进行完全后选择的点都是完美的，仅返回八个样本，因此为了清楚起见，我们从正文的图中省略了这一点。



扩展数据图 8 |超立方IQP电路的理论探索。 a，我们电路的抗集中特性。如果该电路的输出分布几乎均匀地分布在所有结果中，而概率不集中在位串的子集上，则该电路被称为反集中的。这一特性对于经典硬度 20,100 的许多证明至关重要，因此，我们的采样电路需要反集中。该图显示，随着超立方体尺寸的增加，随机超立方体电路（块内随机操作和块外 CNOT 层中的随机控制/目标）的输出分布反集中，并且 XEB（捕获输出碰撞概率）收敛到均匀 IQP 值 2（此处使用 Clifford 电路；即仅包含随机 CZ 和 Z 的电路）20。这表明从理想输出分布中进行抽样通常是困难的。一般来说，随着深度和超立方维数的增加，超立方 IQP 电路系综在总变差距离上收敛到均匀 IQP 系综（M.K. 等人，手稿正在准备中）。实验中实现的特定电路实例也随着超立方体尺寸的增加而快速反集中。 b，超立方体电路的单层允许有效的张量网络收缩方案，这使我们能够评估理想和实验的 XEB 值。最终的出块 CNOT 层紧随其后的是测量，可以将其合并到在网络的两半之间收缩的非单一张量中。

系统（最终 CNOT 层的控制和目标）。这种收缩方案将内存需求减少到系统大小的一半，从而能够对 48 量子比特实验进行位串幅度评估。通过在两个子系统内应用进一步的块外操作，强制分区内张量的阻塞，从而增加内存和运行时要求（图 5d），可以使这种模拟方法变得更加昂贵。 c，为了了解有限 XEB 对所需经典模拟时间的影响，我们探讨了我们的电路系列是否可以通过更便宜的近似模拟来“欺骗”，从而实现较高的 XEB 分数102，这里针对具有完整状态向量模拟的 24 量子比特系统进行研究。欺骗算法的工作原理是从系统的两半（两组，每组 12 个量子比特）独立采样，有效地去除 CNOT 的最后一层。这进一步降低了仿真复杂性，因为原则上，每个半部都可以使用 b 中的有效方法进行独立仿真。该图显示，对于我们电路的特定扩展，通过使用更多门层扩展电路（类似于用于降低高效超立方体收缩性能的方法），可以以指数方式减少 24 量子比特非 Clifford 电路的欺骗 XEB。这一结果表明，未来的工作可以考虑在这些电路中添加额外的 CNOT 层，以证明量子优势（在存在有限实验噪声的情况下）。



扩展数据图 9 |进一步的贝尔基础测量结果。 a、Pρ tr( ) 的直方图 2 对于六逻辑量子比特电路中的所有 46 个泡利串 P，作为稳定子后选择阈值（即，跨 6 × 2 逻辑量子比特的正确稳定子的数量）的函数。蓝色（红色）表示预计具有 Pρ tr( ) = 0.0625 2 (0) 的泡利弦。随着应用更多的后选择，直方图之间的分离度会提高。 b，信噪比（纯度除以纯度的统计不确定性）作为 12 逻辑量子比特两副本测量的滑动尺度误差检测（转换为可接受分数）的函数，其中子系统大小 1 表示一个副本中的单个逻辑量子比特，子系统大小 12 表示所有逻辑量子比特。对于子系统大小 1，随着数据被丢弃，信噪比会变得更差，因为信号不会改变（最大程度地混合），但重复次数会减少。相比之下，对于整体纯度，信噪比会增加，因为接近统一的纯度测量速度更快113。 c,d，将电路作为物理贝尔基础测量（而不是逻辑贝尔基础测量）进行分析时的纠缠熵。对于逻辑纠缠熵计算，我们对给定子系统大小的所有可能子系统进行平均，我们发现由于高维超立方体连通性，其行为与例如连续子系统非常相似。在物理量子比特纠缠熵计算中，我们从可能的子系统中随机选择，因为有很多子系统。 c，每个副本 6 个逻辑（16 个物理）量子比特。 d，每个副本 12 个逻辑（32 个物理）量子比特。有限采样对非常高的纠缠熵值施加了本底噪声。 e，纠缠熵测量，如图 6b 所示，但作为逻辑子系统大小的函数。 f，用于基准测试魔法的逻辑电路。对于一个CCZ，我们包括U1，省略U0；对于两个CCZ，我们包括U0并省略U1；对于三个 CCZ，我们包括 U0 和 U1。