

ΠΟΛΥΤΈΧΝΕΙΟ ΚΡΗΤΉΣ ΣΧΟΛΉ ΗΜΜΥ

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΩΝ & ΥΛΙΚΟΥ ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ: ΗΡΥ 302 - Οργάνωση Υπολογιστών

EAPINO EEAMHNO 2025

Χαράλαμπος Μυλωνάκης 2022030133 Κωνσταντίνος Κυρκος 2022030112


1 Σκοπός - Ζητούμενα

Σκοπός της άσκησης ήταν να μοντελοποιήσουμε και να να υλοποιήσουμε μια μονάδα μνήμης όπου εχει δυνατότητα εγγραφής και ανάγνωσης 16 βιτ αριθμών με την χρήση του Core Generator μέσω ενώς κυκλώματως με ΕΙΣΟΔΟΥΣ-ΕΞΔΟΥΣ

| ONOMA | IN/OYT | BIT |
|-----------|--------|-----|
| CLK | IN | 1 |
| RST | IN | 1 |
| AddrWrite | IN | 5 |
| AddrRead | IN | 5 |
| Write | IN | 1 |
| Read | IN | 1 |
| NumberIN | IN | 16 |
| NumberOUT | ΟΥΤ | 16 |
| Valid | ΟΥΤ | 1 |

Πίναχας 1: : Είσοδοι - έξοδοι του χυχλώματος.

2 FSM Διάγραμμα καταστάσεων




Σχήμα 1: FSM STATE DIAGRAM

3 Σχεδίαση FSM-MemoryBlock –Block Diagram

Αρχίκά, δημιουργήσαμε το memory block χρησιμοποιόντας το Distributed Memory Block του Core Generator Xilinx και συγκεκριμένα το dual port Ram (έγινε και αρχίκοποίηση με coe file όπως ορίζεται απο την εκφώνηση)και την μηχανή καταστάσεων. Έπειτα, ενώσαμε τα δύο components με ενα TopLevel vhdl entity στο οποίο δημιουργήσαμε 3 signals τα οποία συνδέουν κατάληλα την μνήμη με την μηχανή καταστάσεων. Πιο συγκεκριμένα, έχουμε:

- Ένα καλώδιο που ενώνουμε την διεύθυνση που θέλουμε να γράψουμε στην μνήμη(input)με την διέυθυνση της μνήμης.
- Ενα καλώδιο που ενώνουμε το Write Enableτης μηχανής καταστάσεων με την μνήμη για να δηλώσουμε πότε θέλουμε να γράψουμε.
- Ένα καλώδιο που ενώνουμε την διεύθυνση που θέλουμε να διαβάσουμε απο την μνήμη με την μνήμη.

Τέλος,δημιουργήσαμε ενα output Valid έτσι ώστε να ξεχωρίζουμε πότε το NumberOut που βλέπουμε είναι αποτέλεσμα ανάγνωσης και όχι invalid value.



Σχήμα 2: Block Diagram

4 Δοκιμή-TestBench

Οι περιπτώσεις είναι (Αριθμός Καταστάσεων * Αριθμος Πιθανών Έπόμενων Καταστάσεων)4*4=16 πιθανές περιπτώσεις. Στο σχήμα 3 παρακάτω παρουσιάζονται ακριβώς η απόκριση του συστήματως σε ολες τις περιπτώσεις. Το κύκλωμα μας είναι πλήρως λειτουργικό και συμπεριφέρεται ακριβώς όπως ορίζεται από την εκφώνηση. Η μεταπήδηση από κατάσταση σε κατάσταση, η εγγραφή και η ανάγνωση από και προς την μνήμη και ορθή λειτουργία των σημάτων επιτυγχάνονται πλήρως. Αυτό αποδεικνύεται από τα TestBench και τα screenshot που ακολουθούν:



Σχήμα 3: TestBench

5 Παρατηρήσεις - Συμπέρασματα

Παρατηρήσαμε στο TestBench οτι το WriteEnable και το Valid δεν ήταν συγχρονισμένα με το ιδιο το Write και Read αντίστοιχα για αυτό, επιλέξαμε να τα αλλάζουμε με το που έχουμε ακμή του ρολογιού και έτσι συγχρονίστηκαν.

Γενικά, η επιτυχία της σχεδίασης επιβεβαιώθηκε από τα αποτελέσματα που έδειξε το TestBench.