计算机组成原理 P7 实验报告

彭杰奇 15061169

一、数据通路设计

F 级功能部件:

1. IFU 模块

(1) 基本描述

IFU 主要功能是完成取指令功能。IFU 内部包括了 PC、IM(指令存储器)以及其他相关逻辑。

(2) 模块接口

文件	模块接口定义		
	IFU(nextPC, Clk, Reset, PC_En, PC4, Instr);		
	input [31:0] nextPC;		
	input Clk;		
IFU.v	input Reset;		
	input PC_En;		
	output [31:0] Instr;		
	output [31:0] PC4;		

信号名	方向	描述
nextPC[31:0]	I	输入 PC 的下一条指令地址
Reset	I	复位信号,1:有效,0:无效
Clk	I	时钟信号
PC_En	I	IFU 内部 PC 的使能端,1:有效,0:无效
Instr[31:0]	О	当前指令输出
PC4[31:0]	О	当前 PC 下 PC + 4 的值

(3) 功能定义

序号	功能名称	功能描述
1	复位	复位信号有效时,PC 设置为 0x00003000
2	取指令	根据 PC 当前值从 IM 中取指令输出
3	输出 PC+4	PC4 为当前 PC 下 PC + 4 的值

2. IM 模块

(1) 基本描述

IM 是指令存储模块,由一个 32bit×2048 字的存储器组成,其功能是保存指令,并根据输入的 PC 输出相应指令。

(2) 模块接口

文件	模块接口定义
	IM(Addr,Instr);
IM.v	input [11:2] Addr; // 输入的指令地址
	output [31:0] Instr; // 输出的指令

信号名	方向	描述
Addr[11:2]	I	输入的指令地址
Instr[31:0]	О	输出的指令

(3) 功能定义

序号	功能名称	功能描述
1	输出指令	Instr ← im[Addr]

IF_ID 流水线寄存器:

(1)模块接口

ンが ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	掛かせ口 ウツ		
文件	模块接口定义		
	IF_ID(IM, ADD4, Clk, Reset, IR_D_En, IR_D, PC4_D);		
	input [31:0] IM;		
	input [31:0] ADD4;		
IF ID.v	input Clk;		
IF_ID.v	input Reset;		
	input IR_D_En;		
	output [31:0] IR_D;		
	output [31:0] PC4_D;		

(2) 功能定义

序号	功能名称	功能描述
1	复位	清空寄存器
2	存数取数	将前一级的值存入寄存器中,将后一级的值输出
3	冻结	冻结 IR_D

D 级功能部件:

1. GRF 模块

(1) 基本描述

GRF 模块为通用寄存器堆,主要由 32 个具有写使能端的 32 位寄存器组成,能够同时根据由 rs 和 rt 输入的地址从其中两个寄存器中读出数据,并根据 wr 中输入的地址向其中一个寄存器写入数据。

(2) 模块接口

文件	模块接口定义
	GRF(rs, rt, wr, WData, Clk, Reset, RegWrite, RData1, RData2);
	input [4:0] rs;
	input [4:0] rt;
	input [4:0] wr;
CDE	input [31:0] WData;
GRF.v	input Clk;
	input Reset;
	input RegWrite;
	output [31:0] RData1;
	output [31:0] RData2;

信号名	方向	描述
rs[4:0]	I	rs 寄存器的地址
rt[4:0]	I	rt 寄存器的地址
wr[4:0]	I	要写入的寄存器的地址
WData[31:0]	I	要写入的数据
Clk	I	时钟信号
Reset	I	复位信号
RegWrite	I	一般写使能信号,1:有效,0:无效
RData1[31:0]	О	rs 寄存器的值
RData2[31:0]	О	rt 寄存器的值

(3) 功能定义

序号	功能名称	功能描述
1	 读数据	$RData1 \leftarrow (GRF[rs])$
1	决划///	RData2←(GRF[rt])
2	写数据	RegWrite 有效时,(GPR[wr])←WData
3	清零	复位信号有效时,GRF 中所有寄存器都清零

2. EXT 模块

(1) 基本描述

EXT 模块的作用是将 16 位立即数扩展为 32 位。

(2) 模块接口

文件	模块接口定义
	EXT(Imm_16, ExtOp, Imm_32);
EXT.v	input [15:0] Imm_16;
	input [1:0] ExtOp;
	output [31:0] Imm_32;

信号名	方向	描述
Imm_16[15:0]	I	要扩展的 16 位立即数
ExtOp[1:0]	Ι	扩展方式选择信号 2'b00:符号扩展 2'b01:后接 16 位 0 2'b10:无符号扩展
Imm_32[31:0]	О	扩展后的 32 位立即数

(3) 功能定义

序号	功能名称	功能描述
		ExtOp 为 2'b00 时, 16 位立即数正常符号扩展为 32 位
1	位数扩展	ExtOp 为 2'b01 时, 16 为立即数后接 16 位 0 扩展为 32 位
		ExtOp 为 2'b10 时, 16 为立即数无符号扩展为 32 位

3. CMP 模块

(1) 基本描述

CMP 模块用来比较输入的两个数据是否相等以及数据和 0 的比较,用于 beq 指令是否跳转和其他 b 类型指令跳转的判断

文件	模块接口定义	
CMP.v	CMP(A1, A2, equal); input [31:0] A1; input [31:0] A2; output equal; output bgez; output bgtz; output blez; output blez;	

信号名	方向	描述
A1[31:0]	I	第一个数据

A2[31:0]	I	第二个数据
		输入的数据是否相等
Equal	О	1:相等
		0:不相等
bgez	О	A1 大于等于 0 则为 1, 否则为 0
bgtz	О	A1 大于 0 则为 1, 否则为 0
blez	О	A1 小于等于 0 则为 1, 否则为 0
bltz	О	A1 小于 0 则为 1, 否则为 0

序号	功能名称	功能描述
1	等于判断	equal ← (A1==A2)?1:0

4. NPC 模块

(1) 基本描述

NPC 模块能够输出当前指令为 beq 或 J 类型等跳转指令时下一条指令地址

文件	模块接口定义
	NPC(PC4, Instr, J_Sel, Branch, Zero, nPC);
	input [31:0] PC4;
	input [31:0] Instr;
NPC.v	input [1:0] J_Sel;
	input Branch;
	input Zero;
	output [31:0] nPC;

信号名	方向	描述
PC4[31:0]	I	来自 PC4_D 寄存器
Instr[31:0]	I	来自 IR_D 寄存器
		当下 J 类型指令具体为:
		2'b00:不是 j 类型指令
J_Sel[1:0]	I	2'b01:指令为 J
		2'b10:指令为 Jal
		2'b11:指令为 Jr
Branch	T	当下指令是否为 beq
Diancii	1	1:是, 0:不是
Zero	т	若为 beq 指令,比较的两个数据是否相等
Zero	1	1:相等, 0:不相等
nPC[31:0]	О	下一条指令地址

J_Sel 为 2'b01 或 2'b10:
$nPC \leftarrow PC[31:28] \ index \ 0^2$
Branch 为 1 且 Zero 为 1:
nPC ← PC + 4 + Imm_32 0^2
Branch 为1而 Zero 为0:
nPC← PC4 + 4
其中:
PC = PC4-4 Index = Instr[25:0] Imm16 = Instr[15:0]

序号	功能名称	功能描述
1	输出下一条 PC 地址	nPC 输出当指令为 beq 或者 J 类型指令时下一条指令的地址

ID_EX 流水线寄存器:

(1)模块接口

文件	模块接口定义		
ID_EX.v	ID_EX(IR_D, PC4_D, RD1, RD2, EXT, Clk, Reset, IR_E_Clr, IR_E, PC4_E, RS_E, RT_E, EXT_E); input [31:0] IR_D; input [31:0] PC4_D; input [31:0] RD1; input [31:0] RD2; input [31:0] EXT; input Clk; input Reset; input IR_E_Clr; output [31:0] IR_E; output [31:0] RS_E; output [31:0] RS_E; output [31:0] RT_E; output [31:0] RT_E; output [31:0] EXT E;		

(2) 功能定义

序号	功能名称	功能描述
1	复位	清空寄存器
2	存数取数	将前一级的值存入寄存器中,将后一级的值输出
3	清除	清除 IR_E 的值

EX 级功能部件:

1. ALU 模块

(1) 基本描述

ALU 为算数逻辑单元,可以对输入的两个数据进行加、减、按位与和按位或操作,并能够判断输入数据是否相等。

(2) 模块接口

文件	模块接口定义
	ALU(A1, A2, ALUCtr, ALUResult);
ALU.v	input [31:0] A1;
	input [31:0] A2;
	input [2:0] ALUCtr;
	output [31:0] ALUResult;

信号名	方向	描述
A1[31:0]	I	第一个运算数
A2[31:0]	I	第二个运算数
ALUCtr[2:0]	I	ALU 控制信号 2'b000:加法运算 2'b001:减法运算 2'b010:按位与运算 2'b011:按位或运算
ALUResult[31:0]	О	ALU 运算结果

(3) 功能定义


序号	功能名称	功能描述
1	加法运算	ALUResult ← A1+A2
2	减法运算	ALUResult ← A1-A2
3	按位与运算	ALUResult ← A1&A2
4	按位或运算	ALUResult ← A1 A2

2. Mult Div 模块

(1) 基本描述

乘除法部件支持 mult、multu、div、divu、mfhi、mflo、mthi 及 mtlo 这些乘除法相关指令,内置 Hi 和 Lo 寄存器。

文件	模块接口定义
Mult_Div.v	Mult_Div(A1, A2, MDOp, MTOp, Clk, Reset, start, busy, Hi, Lo);



信号名	方向	描述
A1[31:0]	I	第一个运算数
A2[31:0]	I	第二个运算数
		乘除法控制信号
		001: 有符号乘
MDOp[2:0]	I	010: 无符号乘
		011: 有符号除
		100: 无符号除
		写 Hi 与 Lo 寄存器控制信号
MTOp[1:0]	I	01: 写 Hi 寄存器
		10: 写 Lo 寄存器
start	I	乘除法运算开始信号
Clk	I	时钟信号
Reset	I	复位信号
busy	О	乘除法延迟信号
Hi	О	Hi 寄存器输出
Lo	О	Lo 寄存器输出

序号	功能名称	功能描述
1	乘法运算	{Hi,Lo} ← A1*A2
2	除法运算	Lo ← A1/A2 Hi ← A1%A2

EX_MEM 流水线寄存器:

(1)模块接口

文件	模块接口定义
EX_MEM.v	EX_MEM(IR_E, PC4_E, AO, RT_E, Clk, Reset, IR_M, PC4_M, AO_M, RT_M); input [31:0] IR_E; input [31:0] PC4_E;

input [31:0] AO;
input [31:0] RT E;
input Clk;
input Reset;
output [31:0] IR M;
output [31:0] PC4_M;
output [31:0] AO_M;
output [31:0] RT_M;

(2) 功能定义

序号	功能名称	功能描述
1	复位	清空寄存器
2	存数取数	将前一级的值存入寄存器中,将后一级的值输出

MEM 级功能部件:

1. DM 模块

(1) 基本描述

DM 模块为数据存储器,由一个 32bit * 2048 字的存储器构成,起始地址为 0x00000000 用于存储数据。

文件	模块接口定义
文件 DM.v	模块接口定义 DM(Addr,Din,MemWrite,MemRead,Clk,Reset,Dout); input [31:0] Addr; input [31:0] Din; input MemWrite; input MemRead; input [3:0] BE; input Clk; input Reset;
	output [31:0] Dout;

信号名	方向	描述
Addr[31:0]	I	读/写 DM 的地址
Din[31:0]	I	要写入 DM 的数据
MemWrite	I	写 DM 的控制信号
MemRead	I	读 DM 的控制信号
BE	I	字节使能
Clk	I	时钟信号
Reset	I	复位信号

Dout[31:0] O 从 DM 读出的数据	
-------------------------	--

序号	功能名称	功能描述		
1	读数据	当 MemRead 为 1 时,ReadData ← RAM(Addr[11:2])		
2	写数据	当 MemWrite 为 1 时,RAM(Addr) ← WriteData		
3	清零	复位信号有效时,存储器清零		

MEM_WB 流水线寄存器:

(1)模块接口

文件	模块接口定义
	MEM_WB(IR_M, PC4_M, AO_M, DR_M, Clk, Reset, IR_W, PC4_W,
	AO_W, DR_W);
	input [31:0] IR_M;
	input [31:0] PC4_M;
	input [31:0] AO_M;
MEM WD	input [31:0] DR_M;
MEM_WB.v	input Clk;
	input Reset;
	output [31:0] IR_W;
	output [31:0] PC4_W;
	output [31:0] AO_W;
	output [31:0] DR_W;

(2) 功能定义

序号	功能名称	功能描述		
1	复位	清空寄存器		
2	存数取数	将前一级的值存入寄存器中,将后一级的值输出		

W 级功能部件:

1. Load_Ext 模块

(1) 模块接口

文件	模块接口定义		
	Load_Ext(Din,Addr,Op,Dout); input [31:0] Din;		
Load_Ext.v	input [31:0] Addr;		
	input [2:0] Op;		
	output [31:0] Dout;		

信号名	方向	描述	
Addr[31:0]	I	原本读/写 DM 的地址	
Din[31:0]	I	输入 32 位数据	
Op[2:0]	I	数据扩展控制码 000: 无扩展 001: 无符号字节数据扩展 010: 有符号字节数据扩展 011: 无符号半字数据扩展 100: 有符号半字数据扩展	
Dout[31:0]	О	扩展后的 32 位数据	

(2) 功能定义

序号	功能名称	功能描述
1	数据扩展	根据数据扩展控制码对输入的数据进行扩展

二、控制器设计

1. Controller 模块定义

(1) 基本描述

Controller 模块为 CPU 控制器,可以根据输入指令的 opcode 和 funct 值输出各种控制信号。

文件	模块接口定义							
	Controller(Instr, RegDst, ALUSrc, MemtoReg, RegWrite, MemWrite,							
	MemRead, ExtOp, Branch, J_Sel, ALUCtr, PC_Sel);							
	input [31:0] Instr;							
	output [1:0] RegDst;							
	output ALUSrc;							
	output [1:0] MemtoReg;							
C	output RegWrite;							
Controller.v	output MemWrite;							
	output MemRead;							
	output [1:0] ExtOp;							
	output Branch;							
	output [1:0] J_Sel;							
	output [1:0] PC_Sel;							
	output [2:0] ALUCtr;							

信号名	方向	描述		
Instr[31:0]	I	指令		
		寄存器写入端地址控制		
D D -4[1.0]	0	2'b00:选择 rt 字段		
RegDst[1:0]	О	2'b01:选择 rd 字段		
		2'b10:选择 31 号寄存器		
		ALU 输入端 A2 选择		
ALUSrc	О	0:选择 MSRTE		
		1:选择 EXT_E		
		寄存器堆写入端 WD 选择		
MemtoReg[1:0]	О	2'b00:来自 ALU 输出		
Wiemtokeg[1.0]		2'b01:来自 DM 输出		
		2'b10:来自 PC4_W+4		
RegWrite	O	写寄存器控制信号		
MemWrite	О	写 DM 控制信号		
MemRead	О	读 DM 控制信号		
ExtOp[1:0]	О	EXT 扩展方式控制信号		
Branch	О	判断是否为 beq 指令		
		2'b00:其他指令		
I Cal[1.0]	О	2'b01:J 指令		
J_Sel[1:0]	U	2'b10:Jal 指令		
		2'b11:Jr 指令		
	:0] O	2'b00:IFU 的 nextPC 选择 PC+4		
PC_Sel[1:0]		2'b01:IFU 的 nextPC 选择 nPC		
		2'b10:IFU 的 nextPC 选择 RData1		
ALUCtr[2:0]	О	ALU 控制信号		

2. Controller 真值表

Instr	Subu	addu	Jr
opcode	000000	000000	000000
funct	100011	100001	001000
RegDst[1:0]	2'b01	2'b01	2'b01
ALUSrc	0	0	0
MemtoReg[1:0]	2'b00	2'b00	2'b00
RegWrite	1	1	0
Branch	0	0	0
J_Sel[1:0]	2'b00	2'b00	2'b11
ExtOp[1:0]	X	X	X
MemRead	0	0	0
MemWrite	0	0	0

PC_Sel[1:0]	2'b00	2'b00	2'b10	
ALUCtr[2:0]	3'b000	3'b001	3'b000	

Instr	J	ori	sw	lw	lui	beq	jal
opcode	000010	001101	100011	101011	000100	001111	000011
funct				N/A			
RegDst[1:0]	X	2'b00	2'b00	X	X	2'b00	2'b10
ALUSrc	0	1	1	1	0	1	0
MemtoReg[1:0]	X	0	1	X	X	0	2'b10
RegWrite	0	1	1	0	0	1	1
Branch	0	0	0	0	1	0	0
J_Sel[1:0]	2'b01	2'b00	2'b00	2'b00	2'b00	2'b00	2'b10
ExtOp[1:0]	2'b00	2'b10	2'b00	2'b00	2'b00	2'b01	2'b00
MemRead	0	0	1	0	0	0	0
MemWrite	0	0	0	1	0	0	0
PC_Sel[1:0]	2'b01	2'b00	2'b00	2'b00	2'b00	2'b01	2'b01
ALUOp[2:0]	3'b000	3'b010	3'b000	3'b000	3'b000	3'b000	3'b000

三、冲突控制器

(1)模块接口

文件 模块接口定义	
文件 模块接口定义 Conflict_manager(IR_D, IR_E, IR_M, IR_W, F, FRTE, FRTM, stall); input [31:0] IR_D; input [31:0] IR_E; input [31:0] IR_M; input [31:0] IR_W; input busy; input start; output [1:0] FRSD; output [1:0] FRTD; output [1:0] FRTE; output [1:0] FRTM; output stall;	RSD, FRTD, FRSE,

(2) 功能定义

序号	功能名称	功能描述
1	产生暂停信号	暂停信号 stall
2	产生转发信号	5 个转发信号

暂停机制

IF	/ID当前指	*		EX/MEM		
指令类型	源寄存器	Tuse	cal_r1/rd	cal_i1/rt	load2/rt	load1/rt
beq	rs/rt	0	pause	pause	pause	pause
cal_r	rs/rt	1			pause	
cal_i	rs	1			pause	
1oad	rs	1			pause	
store	rs	1			pause	
store	rt	2				
jr	rs	0	pause	pause	pause	pause
jalr	rs	0	pause	pause	pause	pause

转发机制

						ID/EX		EX/MEM			MEM/WB					
						ja1	jalr	jal	cal_r	cal_i	jalr	jal	cal_r	cal_i	load	jalr
						0	0	0	0	0	0	0	0	0	0	0
流水线寄存器	源寄存器	涉及指令				31	rd	31	rd	rt	rd	31	rd	rt	rt	rd
IR@D	rs	beq, btype, jalr, jr	MFRSD	FRSD	RF. RD1	PC4_E+4	PC4_E+4	PC4_M+4	AO	AO	PC4_M+4	M4	M4	M4	M4	M4
	rt	beq	MFRTD	FRTD	RF. RD2	PC4_E+4	PC4_E+4	PC4_M+4	AO	AO	PC4_M+4	M4	M4	M4	M4	M4
IR@E	rs	cal_r, cal_i, ld, st	MFRSE	FRSE	RS@E	/	/	PC4_M+4	AO	AO	PC4_M+4	M4	M4	M4	M4	M4
	rt	cal_r, st	MFRTE	FRTE	RT@E	/	/	PC4_M+4	AO	AO	PC4_M+4	M4	M4	M4	M4	M4
IR@M	rt	st	MFRTM	FRTM	RT@M	/	/	/	/	/	/	M4	M4	M4	M4	M4
			转发Mux	控制信号	输入0											

Tnew					Tnew					Tnew					
ID/EX				EX/MEM					MEM/WB						
cal_r	cal_i	1oad	jal	jalr	cal_r	cal_i	1oad	jal	jalr	cal_r	cal_i	1oad	ja1	jalr	
1	1	2	0	0	0	0	1	0	0	0	0	0	0	0	
rd	rt	rt	31	rd	rd	rt	rt	31	rd	rd	rt	rt	31	rd	

流水线寄存器	源寄存器	涉及指令								
IR@D	rs	beq, jr	MFRSD	FRSD	RF. RD1	AO@M	M4	PC4_E+4	PC4_M+4	M4
	rt	beq	MFRTD	FRTD	RF. RD2	AO@M	M4	PC4_E+4	PC4_M+4	M4
IR@E	rs	cal_r, cal_i, ld, st	MFRSE	FRSE	RS@E	AO@M	M4	PC4_M+4	/	/
	rt	cal_r, st	MFRTE	FRTE	RT@E	AO@M	M4	PC4_M+4	/	/
IR@M	rt	st	MFRTM	FRTM	RT@M	M4	/	/	/	/
			转发Mux	控制信号	输入0	输入1	输入2	输入3	输入4	输入5

四、测试代码

lui \$3,0xf0e3
ori \$4,\$0,12
addi \$5,\$4,15
nop
nop

addi \$6,\$3,1 srl \$6,\$6,2

```
addi $8,$4,-10
srlv $7,$6,$8
srl $8,$7,3
sll $8,$8,2
sra $9,$8,1
ori $8,$0,1
sllv $9,$9,$8
sra $9,$3,10
slt $10,$9,$8
sltu $11,$9,$8
slt $12,$11,$10
bgtz $12, label
slti $12,$12,3
nop
nop
label:
addi $1,$0,2
bgez $12, label2
addi $1,$1,1
nop
label2:
sw $3,4($0)
sw $4,8($0)
sw $5,12($0)
lw $6,12($0)
sra $7,$6,3
nor $8,$6,$7
xor $9,$8,$7
xori $10,$9,0xfe10
sh $10,14($0)
sb $10,9($0)
add $10,$10,$9
slti $11,$10,10
sb $11,10($0)
lh $12,10($0)
lbu $13,11($0)
lb $13,9($0)
lh $14,6($0)
lhu $15,6($0)
lb $16,13($0)
li $6,4
```

```
lh $17,10($6)
bgez $17, label3
mult $4,$5
mflo $6
addi $6,$5,1
nop
label4:
nor $6,$4,$5
nor $7,$3,$6
and $8,$6,$7
or $9,$8,$7
sub $9,$9,$8
addi $10,$9,12
addi $12,$10,12
addi $15,$0,0x313c
jal label5
addi $12,$0,12
div $12,$10
nop
mtc0 $ra $14
mfc0 $t1 $14
ori $t2 $t1 2
ori $t3 $t1 4
ori $t4 $t1 6
sw $t2 820($0)
sw $t3 824($0)
sw $t4 828($0)
j end
nop
label5:
jalr $12,$15
nop
jr $31
lui $11,1
nop
nop
div $15,$12
jr $12
nop
label3:
```

mflo \$7

```
mult $7,$5
addi $6,$0,5
mflo $8
div $7,$6
mflo $9
divu $7,$9
mfhi $10
mflo $11
li $11,-2
li $12,-3
mult $11,$12
mflo $13
li $7,2
multu $11,$7
divu $11,$13
mfhi $15
mflo $16
add $17,$16,$15
div $17,$16
mthi $17
sub $18,$17,$17
mflo $18
mfhi $18
sll $18,$17,10
sra $19,$18,10
multu $18,$19
mfhi $21
bltz $21, label4
nop
nop
end:
addi $15,$0,1
nop
li $1,0x00007f00 #timer
li $2,0x0000001 #Ctrl
li $3,10 #Preset
sw $0,0($1) #Ctrl
sw $3,4($1) #Preset
sw $2,0($1) #Ctrl
nop
nop
nop
nop
```

```
nop
nop
nop
nop
nop
nop
nop
j realend
nop
realend:
nop
nop
期望输出
$3 \le 0xf0e30000
4 \le 0x00000000
$5 \le 0x0000001b
$6 \le 0xf0e30001
$6 \le 0x3c38c000
\$8 \le 0x00000002
$7 \le 0x0f0e3000
\$8 \le 0x01e1c600
\$8 \le 0x07871800
$9 \le 0x03c38c00
\$8 \le 0x00000001
$9 \le 0x07871800
$9 \le 0xfffc38c0
10 \le 0x00000001
11 \le 0x000000000
12 \le 0x00000001
12 \le 0x00000001
1 \le 0x00000002
1 \le 0x00000003
0x0000000004 \le 0xf0e30000
*0x000000008 \le 0x00000000c
*0x0000000c \le 0x0000001b
$6 \le 0x0000001b
$7 \le 0x00000003
\$8 \le 0xffffffe4
9 \le 0xffffffe7
10 \le 0 \times 10^{-1}
0x00000000e \le 0x0000001f7
```

- $11 \le 0x00000001$
- $12 \le 0x00000001$
- $13 \le 0x000000000$
- 13 <= 0xfffffff7
- $14 \le 0xfffff0e3$
- $16 \le 0x000000000$
- $$6 \le 0x00000004$
- $17 \le 0x000001f7$
- $$33 \le 0x000000000$
- $$34 \le 0x00000144$
- $$7 \le 0x00000144$
- $$33 \le 0x000000000$
- $$34 \le 0x0000222c$
- $$6 \le 0x00000005$
- $\$8 \le 0x0000222c$
- $$33 \le 0x00000004$
- $$34 \le 0x00000040$
- $$9 \le 0x00000040$
- $$33 \le 0x00000004$
- $$34 \le 0x00000005$
- $10 \le 0x00000004$
- $11 \le 0x000000005$
- $11 \le 0$ xfffffffe
- $12 \le 0$ xfffffffd
- $$33 \le 0x000000000$
- $$34 \le 0x00000006$
- $13 \le 0x000000006$
- $$7 \le 0x00000002$
- $$33 \le 0x00000001$
- $$34 \le 0xfffffffc$
- $$33 \le 0x00000002$
- \$34 <= 0x2aaaaaaa
- $15 \le 0x000000002$
- \$16 <= 0x2aaaaaaa
- \$17 <= 0x2aaaaaac
- $$33 \le 0x00000002$
- $$34 \le 0x00000001$
- $$33 \le 0x2aaaaaaa$
- $18 \le 0x000000000$
- $18 \le 0x00000001$
- $18 \le 0x2$ aaaaaaac
- $18 \le 0$ xaaaab000

```
$19 \le 0xffeaaaac
```

- $$33 \le 0xaa9c771c$
- $$34 \le 0xe38e4000$
- $$21 \le 0xaa9c771c$
- $$6 \le 0xffffffe0$
- $$7 \le 0x0000001f$
- $$8 \le 0x00000000$
- $$9 \le 0x0000001f$
- $$9 \le 0x0000001f$
- $10 \le 0x00000002b$
- $12 \le 0x00000037$
- $15 \le 0x0000313c$
- $$31 \le 0x000030f8$
- $12 \le 0x00000000$
- \$12 <= 0x00003130
- $$33 \le 0x00000000c$
- \$34 <= 0x00000001
- $11 \le 0x00010000$
- \$33 <= 0x00000024
- $$34 \le 0x00000124$
- $$9 \le 0x000030f8$
- \$10 <= 0x000030fa
- $11 \le 0x000030$ fc
- $12 \le 0x000030$ fe
- $*0x00000334 \le 0x000030$ fa
- $*0x00000338 \le 0x000030$ fc
- $*0x0000033c \le 0x000030fe$
- $15 \le 0x00000001$
- $1 \le 0x00007f00$
- $$2 \le 0x00000001$
- $$3 \le 0x00000000a$
- $*0x00007f00 \le 0x000000000$
- $0x00007f04 \le 0x000000000$
- $*0x00007f00 \le 0x00000001$

五、思考题

1. 我们计组课程一本参考书目标题中有"硬件/软件接口"接口字样,那么到底什么是"硬件/软件接口"?

我认为硬件/软件接口指的是硬件和软件的交互和协调运作的通道;硬件的 设计能够影响软件和程序的编写,而软件的编写规则也会影响到硬件的构造。

2. DM 在我们现在的流水线中处于 CPU 内部,请你考虑实际上它的位置应该在何处。

主存储器

3. BE 部件对所有的外设都是必要的吗?

不是必要的

4. 请开发一个主程序以及定时器的 exception handler。整个系统完成如下功能: 定时器在主程序中被初始化为模式 0;

定时器倒计数至0产生中断:

handler 重置初值寄存器从而再次启动定时器的计数器。2 及 3 被无限重复。主程序在初始化时将定时器初始化为模式 0,设定初值寄存器的初值为某个值,如 100 或 1000。(注意,主程序可能需要涉及对 CPO. SR 的编程,推荐阅读过后文后再进行。)

```
.text 0x00003000
li $1,0x00007f00 #timer
li $2,0x00000001 #Ctrl
li $3,30  #Preset

label:
sw $0,0($1)  #Ctrl
sw $3,4($1)  #Preset
sw $2,0($1)  #Ctrl
nop
nop
...
nop
```

exhandler:

.ktext 0x00004180

eret

nop j label nop

5. 请查阅相关资料, 说明鼠标和键盘的输入信号是如何被 CPU 知晓的?

键盘、鼠标这类的低速设备是通过中断请求的方式进行 IO 操作的。即当键盘上按下一个按键的时候,键盘会发出一个中断信号,中断信号经过中断控制器传到 CPU,然后 CPU 根据不同的中断号执行不同的中断响应程序,然后进行相应的 IO 操作,把按下的按键编码读到寄存器(或者鼠标的操作),最后放入内存中。

6. 你该如何判断你的 CPO 实现是正确的?请简述你的测试方法。

通过写包含 mfc0 和 mtc0 的测试代码进行测试,查看关于 CP0 的读写是否正确;通过令外设产生中断信号,查看 CP0 中相关信号是否正确;通过测试代码查看相关的暂停和转发冲突。

7. 试解释"异常嵌套"。

在一些情况下,想要在异常处理例程中允许(或许无法避免)进一步的异常, 这称为异常嵌套。如果处理不慎就有可能导致混沌,被中断的程序的要害状态要 储存在 EPC 和 SR 中,必须预计到其他的异常可能会冲掉其值。一个异常处理程 序想要活过一个嵌套的异常,必须使用某些内存区域来保存寄存器值。